JP2007293328A - アクティブマトリクス装置 - Google Patents
アクティブマトリクス装置 Download PDFInfo
- Publication number
- JP2007293328A JP2007293328A JP2007096321A JP2007096321A JP2007293328A JP 2007293328 A JP2007293328 A JP 2007293328A JP 2007096321 A JP2007096321 A JP 2007096321A JP 2007096321 A JP2007096321 A JP 2007096321A JP 2007293328 A JP2007293328 A JP 2007293328A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- circuit
- current
- control
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】 2本の制御線で、画素へのデータの書き込みと、電流供給による表示素子の発光と、表示素子の消灯と、画素の動作の検査と、の4機能を切り替える有機EL駆動回路を提供する。
【解決手段】 表示素子(EL)に駆動電流を供給する駆動トランジスタ(M)と、駆動トランジスタをデータ信号線に接続するための第1のスイッチ(S1)と、駆動トランジスタの制御電極と他方の主電極とを選択的に接続するための第2のスイッチ回路(S2)と、駆動トランジスタを機能素子に接続するための第3のスイッチ回路(S3)とを有する表示装置であって、第1のスイッチの動作は第1の制御線(P1)により制御され、第2と第3のスイッチ回路は、それぞれ、第1の制御線と第2の制御線(P4)で開閉される2つのスイッチを直列接続してなるスイッチである。
【選択図】 図2
【解決手段】 表示素子(EL)に駆動電流を供給する駆動トランジスタ(M)と、駆動トランジスタをデータ信号線に接続するための第1のスイッチ(S1)と、駆動トランジスタの制御電極と他方の主電極とを選択的に接続するための第2のスイッチ回路(S2)と、駆動トランジスタを機能素子に接続するための第3のスイッチ回路(S3)とを有する表示装置であって、第1のスイッチの動作は第1の制御線(P1)により制御され、第2と第3のスイッチ回路は、それぞれ、第1の制御線と第2の制御線(P4)で開閉される2つのスイッチを直列接続してなるスイッチである。
【選択図】 図2
Description
本発明は、表示装置、電子放出装置、或いは発光装置などに用いられるアクティブマトリクス装置に関するものである。
画素が行方向と列方向に配列し、それぞれの画素に表示素子と駆動回路が配置されたアクティブマトリクス表示装置は、液晶表示装置やエレクトロルミネッセンス(以下ELと略す)表示装置などに採用されている。
アクティブマトリクス表示装置の画素ごとに設けられた駆動回路(以下画素回路ともいう) は、表示信号に応じて信号線から供給される電流または電圧を保持する機能と、表示素子にその電圧または電流を供給する機能とを有している。
特許文献1に提案されているEL表示装置の画素回路は、駆動電流の設定とEL発光素子への駆動電流供給の機能に加えて、駆動TFTに流れる電流値を検出して個々の画素回路の動作が正常であるか否かを調べる画素回路テストの機能を持つ。3つの機能は行方向に配置された2本の制御線によって切り替えられる。
特許文献2に記載されている有機EL表示装置の画素回路は、表示信号を取り込み保持する機能と、表示素子にその表示信号を電圧または電流として供給する機能とに加えて、EL素子に流れる電流経路を遮断するスイッチを設けて、EL素子の発光時間をコントロールする機能を付加したものである。これも2本の制御線によって機能が切り替えられる。
特許文献3にも、発光時間をコントロールできるEL駆動回路が提案されている。
特開2004−151166号公報
米国特許第6509690号明細書
特開2004−325940号公報
上記の各画素回路は、信号をとりこみ保持する、表示素子にその信号を電圧または電流として供給する、画素回路の動作を検査する、およびEL素子の発光時間をコントロールする、の4つのうち3つを備えるものである。これら4つの機能はいずれも、表示装置の機能として、あるいはその製造プロセス上の検査手段として重要な役割を果たすので、4つ全てを備えることが望まれている。
一方、機能を切り替える制御線の本数はできるだけ少ないことが望ましい。一般に表示装置には画素数を増やして高精細化することが求められており、とくに小型の表示装置において行数の増加が強く要望されている。そのためには画素面積を小さくすることに加えて、制御線の本数をできるだけ少なくしなければならない。
画素回路は、基板上にTFTや容量などの回路要素とそれらを結ぶ配線が配置されて構成されるので、その占有面積は回路設計ルールによってほぼ決まってしまう。
制御線は、行を選択しその行の画素回路の機能を切り替えるための配線であり、1行ごとに行方向に延びて配設されている。段差があっても途切れずに延伸され、かつ抵抗値を決められた値より小さくするために、一定の幅が必要である。制御線本数が多くなると、画素ピッチが大きくなり高精細化が困難である。
本発明の表示装置は、行方向と列方向に配列した画素の各々を構成する表示素子と前記表示素子を駆動する駆動回路、各画素に一定電圧を供給する2つの電源、行ごとに設けられた第1および第2の制御線、ならびに前記第1および第2の制御線に交差して配置されたデータ線、を有する表示装置であって、
前記駆動回路は、ソースとドレインと前記発光素子とが直列に前記2つの電源の間に配置されている駆動トランジスタと、前記駆動トランジスタのドレインと前記データ信号線の間を結合する第1のスイッチと、前記駆動トランジスタのドレインとゲートの間を直列に結合する第2と第3のスイッチと、前記駆動トランジスタのドレインと前記発光素子の間を直列に結合する第4と第5のスイッチとを備えており、
前記第1の制御線は、前記第1のスイッチ、前記第2のスイッチ、および前記第4のスイッチの各制御端子に接続されて、前記第1のスイッチと前記第2のスイッチとを同時に、かつ前記第2のスイッチと前記第4のスイッチとを相補的に開閉する制御を行い、前記第2の制御線は、前記第3のスイッチと前記第5のスイッチの各制御端子に接続されてそれぞれを開閉する制御を行うことを特徴とする。
前記駆動回路は、ソースとドレインと前記発光素子とが直列に前記2つの電源の間に配置されている駆動トランジスタと、前記駆動トランジスタのドレインと前記データ信号線の間を結合する第1のスイッチと、前記駆動トランジスタのドレインとゲートの間を直列に結合する第2と第3のスイッチと、前記駆動トランジスタのドレインと前記発光素子の間を直列に結合する第4と第5のスイッチとを備えており、
前記第1の制御線は、前記第1のスイッチ、前記第2のスイッチ、および前記第4のスイッチの各制御端子に接続されて、前記第1のスイッチと前記第2のスイッチとを同時に、かつ前記第2のスイッチと前記第4のスイッチとを相補的に開閉する制御を行い、前記第2の制御線は、前記第3のスイッチと前記第5のスイッチの各制御端子に接続されてそれぞれを開閉する制御を行うことを特徴とする。
本発明によれば、2本の制御線により各スイッチを制御することができ、表示信号を取り込み保持する、その表示信号を表示素子に電圧または電流として供給する、画素回路の動作を検査する、およびEL素子の発光時間をコントロールする、の4つの機能を切り替えることができる。これにより、機能を切り替えるための制御線の本数を2本に抑えることができ、表示装置の高精細化が可能になる。
また、制御線本数が2本のみなので、制御線との交差で生じるデータ線の寄生容量も小さく抑えられる。
(アクティブマトリクス表示装置)
まず、表示素子として発光素子を用いたアクティブマトリクス表示装置について説明する。発光素子はエレクトロルミネセンスによる発光を行うものとする。
まず、表示素子として発光素子を用いたアクティブマトリクス表示装置について説明する。発光素子はエレクトロルミネセンスによる発光を行うものとする。
図3は、アクティブマトリクス表示装置の全体構成を示す。
表示領域2には行方向と列方向にマトリクス状に画素1が配置されており、それぞれの画素は発光素子(EL)とそれを駆動する画素回路10(図では画素1と同じ位置にある)からなっている。
表示領域2内には、列方向(図の縦方向)に延びるデータ信号線(以下データ線という)4と、行方向(図の横方向)に延びる2本1組の制御信号線(以下制御線という)71、72が設けられ、画素回路10に接続されている。2本の制御線71,72は行ごとに設けられ、データ線4は列ごとに設けられている。
2本1組の制御線71、72は走査線であり、行選択信号によって1つの行の画素回路10が選択される。データ信号線4にはデータ信号が供給され、選択された行の画素回路10に取り込まれる。その行が非選択になると、画素回路10から発光素子ELにデータ信号に応じた駆動電流が流れ、発光素子ELは駆動電流に応じた輝度で発光する。
各画素の発光素子は画素回路上に積層され、表示領域2の中で2次元マトリックス状に複数配置される。発光素子のマトリクス配列としては、各列の機能素子が一列に配列された、いわゆるストライプ配列、或いは、隣接行の画素配列が画素の半分ずれて配置されたいわゆるデルタ配列などがある。
カラー表示するためには、RGB三原色の表示素子をもつ3つ画素回路10の組みを用いて構成されればよい。
第1と第2の制御線71、72は、それぞれ表示領域2の両辺に配置された行制御回路62から信号の供給を受ける。行制御回路62は行数分のレジスタブロックを有する行レジスタ61によって構成され、行クロックKRと行走査開始信号SPR1、SPR2が入力される。第2の制御線に信号を供給する表示領域左辺の行制御回路62には画面全体の輝度を調節するための制御信号CONTが入力されている。
各データ信号線4に供給される各列のデータ信号は、列駆動回路3によって生成される。3列ごとに配列されるRGB三原色の表示素子に対応して列駆動回路3は3個の組から構成される。各列の列駆動回路3には、映像信号VIDEO、サンプリング信号SPが入力され、データ信号を生成する。データ信号は水平制御信号8のタイミングに従ってデータ信号線4に供給される。制御回路9は水平同期信号SCの入力により水平制御信号8を生成する。
列レジスタ5は、水平制御信号8の入力によってリセットされ、列クロックKCとサンプリング開始開始信号SPCによってサンプリング信号SPを順次生成する。
(画素回路)
図1は本発明の実施形態であるアクティブマトリクス表示装置の画素回路10(点線内)とその周囲の回路を示す図である。画素回路10はマトリクス配置中の4つのみを描いてある。
図1は本発明の実施形態であるアクティブマトリクス表示装置の画素回路10(点線内)とその周囲の回路を示す図である。画素回路10はマトリクス配置中の4つのみを描いてある。
図2は、図1の4つの画素回路の1つを詳しく示す図である。各TFTの制御電極であるゲートをG、主電極であるソースとドレインをそれぞれSとDで示してある。ソース電極はゲート電位の基準となるほうの主電極である。Nチャネル型のTFTでは、ソース電位に対してゲート電位が高くなるとトランジスタがオンになり、ドレインからソースの向きに電流が流れる。Pチャネル型ではソース電位に対してゲート電位が低くなると電流がソースからドレインに向かって流れる。
各画素回路10にはEL発光素子EL(以下EL素子ともいう)が付随しており、EL素子ELの一端は基準電圧源であるコモン電極CGNDに接続されている。ここではコモン電極CGNDの電位は接地電位である。
データ線dataは、表示信号を伝える配線で列方向(図1では横方向)に延びている。容量C1はデータ線dataから表示データを取り込み電荷として保持する。EL発光素子ELに駆動電流を供給する駆動トランジスタMは、一方の主電極であるソースが基準電圧源VCCに接続され、他方の主電極であるドレインは選択スイッチS1(第1スイッチまたは第1スイッチ回路と呼ぶ)を介してデータ信号線dataに選択的に接続される。第1のスイッチS1は第1の制御線P1によりその動作が制御される。
駆動トランジスタMの制御電極であるゲートは、容量C1を介して基準電圧源VCCに接続される。
駆動トランジスタMのドレインは、また、第2のスイッチ回路S2を介して駆動トランジスタMのゲートに接続されている。第2のスイッチ回路S2は、第1の制御線P1で動作が制御されるスイッチングトランジスタS2a(第2スイッチ)と、第2の制御線P4で動作が制御されるスイッチングトランジスタS2b(第3スイッチ)とを直列に接続した回路である。S2aとS2bがともに閉じて第2のスイッチ回路S2がオンになると、駆動トランジスタMのドレインとゲート間が短絡される。
駆動トランジスタMのドレインは、さらに、第3のスイッチ回路S3を介して発光素子ELに接続されている。この第3のスイッチ回路S3は、第1の制御線P1で制御されるスイッチングトランジスタS3a(第4スイッチ)と、第2の制御線P4で制御されるスイッチングトランジスタS3b(第5スイッチ)の直列回路からなる。そして、第3のスイッチ回路S3は、駆動トランジスタMのドレインとを直列に接続した回路である。
第1と第2の制御線P1,P4によってオン/オフが制御される第1−第3のスイッチ回路S1,S2,S3は、画素回路の機能を切り替えると同時に、1行ごとに画素回路を選択する行選択線、すなわち走査線の役割を持っている。すなわち、各スイッチがオンまたはオフすることにより行単位で画素回路の機能を選択し、次の時間では別の行の各スイッチがオンまたはオフする。これによって機能選択が順次次の行に移っていく。
図4は、図2に示した画素回路10の動作を表すタイミングチャートである。
1つの行(ここでは第N行とする)の画素回路の動作に着目して説明する。行ごとに設けられている第1と第2の制御線P1,P4は、行を区別するためにP1(N)、P4(N)などと書き表してある。
時刻t1で、第2制御線P4(N)の電圧レベルはハイ(H)を維持し、第1制御線P1(N)の電圧レベルはロー(L)からハイ(H)になる。この結果、トランジスタS1、S2a、S2bはオン(ON)し、トランジスタS3a、S3bはオフ(OFF)となり、データ信号線dataに供給されるデータ信号電流が駆動トランジスタMのソース・ドレイン間に流れ、この電流に対応した電圧がゲートの容量C1に生じる。
時刻t2で、第2の制御線P4(N)の電圧レベルがハイからローになる。トランジスタS2bはオンからオフとなり、駆動トランジスタMのゲート・ドレイン間の短絡は遮断される。この結果、データ信号電流が電圧に変換され、ゲート容量C1に保持されることになる。こうして、駆動トランジスタMはデータ信号電流と同じ電流(駆動電流)を流す準備ができた状態になる。以上の、データ線から表示データを取り込み保持する動作を電流プログラミングと呼ぶ。
時刻t2とt3の間はトランジスタS3bはオンであるが、トランジスタS3aがオフのままであるため、駆動トランジスタからの駆動電流は発光素子ELに供給されない。
時刻t3で、第1の制御線P1(N)の電圧レベルがハイからローになる。トランジスタS2aはオンからオフ、トランジスタS3aはオフからオンとなり、発光素子ELに駆動トランジスタMからの駆動電流が供給される。こうして、発光素子ELが電流に応じた輝度で発光する。
同時に、時刻t3では、次行の第1の制御線P1(N+1)の電圧レベルがローからハイになりN+1行目の画素回路が電流プログラミング動作を開始する。
時刻t3で第N行のEL素子が発光を開始してから、所望の発光期間が経過し時刻t4に達すると、第2の制御線P4(N)の電圧レベルがローからハイに遷移する。この結果、トランジスタS3bはオンからオフになり、駆動トランジスタMから発光素子EL間への電流供給が停止され、EL素子ELは消灯状態に移行する。t3からt4までが、第N行のEL素子が発光しその画素が点灯状態になる期間である。
以下、行毎に、電流信号の取り込み(プログラミング)、発光(駆動電流供給)、消灯(駆動電流遮断)が、行を追って時系列的に繰り返される。
第2の制御線P4は各行でLレベルの期間が等しく、各行の発光期間は等しくなるように設定されている。EL素子の輝度は、この発光期間とその期間に流れる電流とで制御される。発光期間の長さは外部からの制御信号(図1のCONT)で与えられる。制御信号CONTによって与えられた発光期間の長さを決めるデータは、行制御回路62内のレジスタ(不図示)に保持されており、行制御回路62はそれを参照して各行のP4に供給する信号の発生タイミングを決めている。
図3に示すように、第1の制御線P1(図3では71)に供給される行選択信号と第2の制御線P4(図3では72)に供給される行選択信号はそれぞれ表示領域の対向する辺に配置された2つの行レジスタ61で生成される。
後で説明する画素回路の電流テスト機能を別にすれば、上で説明したように、第1の制御線P1は表示データの取り込みと発光の2つの機能を切り替えるための制御線であり、第2の制御線P4は発光と消灯を切り替えるための制御線である。発光と消灯を行方向の制御線P4で切り替えることにより、データ信号線dataからのデータ信号による階調制御とは独立して、表示画面全体の明るさをコントロールすることが可能になる。図3の信号CONTは表示画面全体の明るさを調節する信号である。
256段階の階調表示が可能な表示装置の場合、256段階のデータ電流がデータ線に供給される。一方、画面全体の明るさは、ビデオ信号とは独立した制御信号CONTに応じて決定される。明るさを指定する制御信号CONTに応じて、制御線P1とP4の行選択信号の点灯タイミングt3及び消灯タイミングt4を変更することにより、表示画面の明るさ制御機能が実現される。
時刻t2から時刻t3の期間は、理想的には必要ではない。しかしながら、当該期間の存在により、スイッチS2a、S2bと、スイッチS3a、S3bとが同時にオンとなって、駆動トランジスタMのゲートとドレインと発光素子とが短絡する状態を、確実に回避できる。これにより、データ信号により書き込まれたゲート容量C1のプログラミング電圧が確実に保持される。
(電流テスト動作)
以下、電流テストのための回路とその動作について説明する。
以下、電流テストのための回路とその動作について説明する。
図1の電流検出回路50は、データ線dataを流れる電流あるいはデータ線dataの電圧を入力としてその大きさに応じた電流または電圧を出力する回路である。図1では電流検出回路50がデータ線dataの末端に配置されているが、列制御回路3と表示領域2の間など、スイッチ51の下流(表示領域側)であればデータ線data上のどの位置に接続されていてもよい。
データ線dataはスイッチ51を介して列制御回路3に接続されている。スイッチ51は列制御回路3内に設けられていてもよい。あるいは、列制御回路の出力がスイッチング素子であるTFTのドレイン端子になっているときは、そのTFTをオフにすることにより出力をハイインピーダンスにすることができてスイッチ51の機能を代理するので、列制御回路の外にスイッチ51を設ける必要はない。
図5は図2の画素回路の電流テスト動作を説明するタイミングチャートである。
図4と同じ信号には同じ符号を付した。図5ではスイッチ51の制御信号を同じ符号51で示してある。X1、X2、・・・は制御ライン58の信号を列ごとに表したものである。列の数を512本とした。
電流テストに先立って、時刻t5で1つの行(第N行とする)を選択して第1と第2の制御線P1(N)、P4(N)をHレベルにする。同時に、スイッチ51をオン(閉状態)にして列制御回路3からデータ線dataに表示信号を出力する。この表示信号はあらかじめ決めた一定の信号である。ただし、「白」の画像を表す表示信号など、ゼロでない一定の駆動電流を与える信号でなければならない。
他の行の第1、第2制御線(P1(N+1),P4(N+1)など)は全てLレベルにしておく。
P1(N)、P4(N)がHレベルなので、画素回路10のスイッチ回路S1とS2はオン、S3はオフになっており、データ線dataの信号が第N行の画素回路10に取り込まれる。
ついで、時刻t6で第1の制御線P1(N)はHレベルのまま、第2の制御線P4(N)をLレベルにする。同時に、データ信号線dataに設けられたスイッチ51をオフにして、列駆動回路3とデータ信号線dataの接続を遮断する。他の行の第1、第2制御線(P1(N+1),P4(N+1)他)は全てそのままLレベルのままにしておく。
この状態では、第N行の画素回路10の第1スイッチ回路S1がオン、第2、第3スイッチ回路S2、S3がオフになるので、駆動TFTMのドレイン端子はデータ線dataに接続され、Mのソース−ドレイン間を流れる電流は第1のスイッチを通ってデータ線dataに流れ出る。
この電流は電流検出回路50の入力となる。データ線に流れ出た電流を入力とする電流増幅器を用いて電流検出回路50を構成することができる。
あるいは、データ線には容量Cxが設けられているか、あるいは寄生的に生じているので、流れ出た電流はこれを充電する。電流検出回路50はこの容量の電圧を入力とする電圧増幅回路であってもよい。
電流検出回路50は制御ライン58の信号X1,X2,・・・で列順次で個々に選択されアクティブ状態になる。それにより各列の電流値が時系列で検出され、電圧として出力される。
すべての列が選択し終わると、引き続いて時刻t7で第N+1行を選択して同じデータ取り込みと電流検出を行う。以下、N+2行・・・を順次選択して同じ動作を繰り返す。
このようにして全ての画素回路の駆動TFTMを流れる電流値が検出される。
電流テストは、基板上にアクティブマトリクス装置の画素回路が形成された後、EL素子がまだ構成されていない段階で実施することにより、不良の画素回路を含む基板をチェックして取り除くために行われる。これにより、正常に動作する基板にだけEL素子を形成することができ、EL形成の効率を高めることができる。
電流テストは、EL素子が形成されて発光動作が可能になった段階で実施してもよい。このときは、発光動作の不良が、画素回路によるものかEL素子によるものかを識別することができる。発光不良の原因特定が容易になる。
また、表示装置として完成した後、表示動作の合間に電流テストを行ってもよい。画素回路を構成するTFTは時間経過とともに特性が変化する。特に、TFTを有機半導体や酸化物半導体で作った場合には特性変化が著しい。得られた電流値をもとに、特性変化により輝度が減少した画素回路の電流を増やす、もしくは印加電圧を高くすることにより、輝度減少を画素単位で補償することができる。
表示動作の合間に電流テストを行う場合は、図4の時刻t2とt3の間を利用する、または垂直帰線時間(フレームとフレームの間)を利用する。あるいは、表示装置の電源投入直後や電源を切る直前に行ってもよい。
(回路の構成と制御方法)
図4,4で説明した画素回路の制御と機能を示したのが表1である。表1は、第1の制御線P1の電圧レベルと第2の制御線P4の電圧レベルがそれぞれH,Lのときに発現する各機能を示している。
図4,4で説明した画素回路の制御と機能を示したのが表1である。表1は、第1の制御線P1の電圧レベルと第2の制御線P4の電圧レベルがそれぞれH,Lのときに発現する各機能を示している。
このように、2本の制御線により、表示信号を取り込み保持するプログラミング、その表示信号を表示素子に電圧または電流として供給する発光、画素回路の動作を検査する電流テスト、およびEL素子の発光時間をコントロールする消灯、の4つの機能を切り替えることができる。機能を切り替えるための制御線の本数を2本に抑えることができるので、表示装置の高精細化が可能になる。また、制御線との交差で生じるデータ線の寄生容量も小さく抑えられる。
制御線を2本にすることができたのは、第2のスイッチ回路S2と第3のスイッチ回路S3をともに2つのスイッチの直列接続で構成した結果である。
第1のスイッチ回路S1と第2のスイッチ回路S2は、プログラミング時にはともにオン、発光時にはともにオフであるから、それだけなら1本の制御線P1だけで切り替えが出来る。第3のスイッチ回路S3は、第1第2スイッチ回路S1・S2がオンの時オフ、第1第2スイッチ回路S1・S2がオフの時オンになるので、第1第2のスイッチと連動させ、相補的に開閉すればよい。具体的には、第1スイッチ回路S1と第3スイッチ回路S3を極性が逆のトランジスタで構成することにより、それぞれを制御線P1の正論理と負論理で相補的に制御することができる。また同一の開閉を行う第1のスイッチ回路S1と第2のスイッチ回路S2は、同じ極性のトランジスタで構成する。
なお、本願明細書で言うトランジスタの極性とは、半導体中で電流を担う多数キャリアの極性のことである。バイポーラトランジスタのPNPとNPNは互いに逆極性のトランジスタである。MOSFETのPチャネルとNチャネルも逆極性のトランジスタである。
発光と消灯を切り替えるためには、第1と第2のスイッチ回路S1,S2をオフに保ったまま第3のスイッチ回路S3を開閉する必要がある。これには、第3スイッチ回路S3をS3aとS3bの2つのスイッチの直列スイッチとし、第1スイッチ回路S1と相補的にスイッチさせるほう(S3aとする)をP1で制御し、他方S3bを第2の制御線P4で制御すればよい。
一方、プログラミングと電流テストの切り替えは、第1のスイッチ回路S1がオンの時に第2のスイッチ回路S2を開閉にしなければならない。ところが、プログラミング時および電流テスト時はともに第1のスイッチ回路S1がオンであるが、オフとなる第3スイッチ回路S3は、直列の2つのスイッチS3a,S3bのうちP1で制御されるほうのスイッチ(S3a)がオフであるから、P4で制御されるほうのスイッチS3bはオンオフどちらでもよく、制御する必要がない。そこで、この期間は制御線P4を第2スイッチ回路S2の制御に用いることができる。制御線P4でプログラミングと電流テストを切り替えるには、第2スイッチ回路S2を直列の2つのスイッチで構成して、P1と揃って開閉する方(S2aとする)をP1で制御し、他方(S2bとする)をP4で制御すればよい。
第2スイッチを直列にすると、プログラミング時には直列の両方のスイッチをオンにし、電流テスト時には一方をオフにする必要があるが、上で述べたように、いずれも第2の制御線P4による第3スイッチ回路S3の制御が不要のときであるから、P4で第2スイッチ回路S2を自由に切り替えることができる。
逆に、発光と消灯の切り替えは、第3スイッチ回路S3のオンオフを第2の制御線P4でおこなうが、発光と消灯いずれの期間も第2スイッチ回路S2はP1の制御でオフになっており、P4の制御が不要の期間であるから、第3スイッチの開閉をP4で自由に行うことができる。
このようにS2とS3を直列スイッチで構成し、プログラミングと電流テストの切り替え、および発光と消灯の切り替えを第2の制御線で行うことで、さらなる第3の制御線は不要になる。
(変形例1)
図6に図2の画素回路の変形例を示す。図2と異なるのは、第2の制御線P4で制御されるスイッチS2bとS3bが同じ極性のNチャネルTFTで形成されている点である。
図6に図2の画素回路の変形例を示す。図2と異なるのは、第2の制御線P4で制御されるスイッチS2bとS3bが同じ極性のNチャネルTFTで形成されている点である。
図2の回路で説明したとおり、S2bとS3bの切り替えはそれぞれ任意に行うことができるから、TFTのチャネル極性が同じで開閉が同一に行なわれてもよく、また図2のようにTFTのチャネル極性が逆で開閉が相補的に行なわれてもよい。
表2に制御線の電圧と4つの動作の関係を示す。
図2の回路と異なり、P4のHレベルで発光、Lレベルで消灯となる。
図6の回路は、第3のスイッチ回路S3の直列スイッチS3a、S3bがともにオフ時の電流リークが少ないNチャネルTFTで形成されており、図2の回路に比べて電流遮断をより確実に行うことができる。
(変形例2)
図7に図2の画素回路の別の変形例を示す。図2と異なるのは、第2の制御線P4で制御されるスイッチS2bとS3bが同じ極性のPチャネルTFTで形成されている点である。
図7に図2の画素回路の別の変形例を示す。図2と異なるのは、第2の制御線P4で制御されるスイッチS2bとS3bが同じ極性のPチャネルTFTで形成されている点である。
表3に制御線の電圧と4つの動作の関係を示す。
図2の回路と異なり、P4のHレベルで電流テスト、Lレベルでプログラミングとなる。
(TFTの構造)
図2の回路を構成する駆動トランジスタM、スイッチングトランジスタS3a、S3bはそれぞれ、非単結晶シリコンを用いたPチャンネル絶縁ゲート型TFT(薄膜トランジスタ)である。一方、選択スイッチ回路S1、スイッチングトランジスタS2a、S2bは非単結晶シリコンを用いたNチャンネル絶縁ゲート型薄膜トランジスタである。
図2の回路を構成する駆動トランジスタM、スイッチングトランジスタS3a、S3bはそれぞれ、非単結晶シリコンを用いたPチャンネル絶縁ゲート型TFT(薄膜トランジスタ)である。一方、選択スイッチ回路S1、スイッチングトランジスタS2a、S2bは非単結晶シリコンを用いたNチャンネル絶縁ゲート型薄膜トランジスタである。
図8はスイッチに用いられるTFTの断面模式図である。
88はガラスなどの絶縁性表面を有する基板、89は絶縁層、90はソースまたはドレイン電極であり、例えば駆動トランジスタMのドレインに接続される。91は多結晶シリコンなどの薄膜半導体の島である。この島の中で、92、93、94はP+導電型の半導体からなるソースまたはドレイン領域、95、96はN導電型の半導体からなるチャンネル領域、97、98はゲート電極である。99はソースまたはドレイン電極であり、発光素子ELのアノードに接続される。
トランジスタS3a、S3bの接続ノードは、P+型半導体領域93を用いて共通に形成することができる。つまり、トランジスタS3a、S3bは共通の非単結晶薄膜半導体の島に形成できる。このように、同じ導電型の2つのトランジスタは夫々個別の非単結晶薄膜半導体の島内に作る必要がなくなるので、ソース・ドレイン電極とのコンタクト領域が省ける。
同様に、トランジスタS2a、S2bの接続ノードは、N型半導体領域で共通に形成することができる。つまり、トランジスタS2a、S2bは共通の非単結晶薄膜半導体の島に形成できる。この場合の構成は、図5の半導体領域の導電型を逆にすればよい。
また、本発明においては、ドレインが、ゲート電極に近いドープ領域と、そのドープ領域よりドーパント濃度の高い高ドープ領域とを有する構成であってもよい。この構成のトランジスタはLDD(Lightly Doped Drain)として知られている。
本発明に用いられる表示素子としては、有機EL素子、無機EL素子、電子放出素子、電子放出素子と蛍光体とを組み合わせた表示素子、発光ダイオードなどの電気光学素子が好ましく用いられる。
また、本発明に用いられるトランジスタとしては、非晶質シリコン、多結晶シリコン、微結晶シリコンなどの非単結晶半導体を活性層とする薄膜トランジスタ(TFT)が好ましく用いられる。また、シリコン以外の化合物半導体、酸化物半導体、有機化合物半導体を用いたアクティブマトリクス装置の画素回路にも本発明は適用できる。
図1の電流検出回路50は、データ線の電流または電圧が入力されてその値に応じた電流または電圧を出力する任意の回路であってよい。図9にその1例を示す。図9は図1の画素回路を用いた本発明の表示装置の実施例である。
図9の電流検出回路50には、Nチャンネルトランジスタからなるスイッチ51、52、53、CMOSインバータ54、Pチェンネルトランジスタ55が含まれている。これらは、画素回路10と同一の基板上に設けられている。
各列の電流検出回路50の出力は共通に結線されて、表示パネル外部の負荷抵抗56と測定回路57に接続されている。負荷抵抗56と測定回路57とは、表示装置のある基板の外部に設けられている。
スイッチ52は、図1に示した出力選択制御線58(図9では不図示)により列ごとに順次選択されて電流計測回路50を計測可能なアクティブ状態にする。1つの列の電流計測回路50がアクティブのとき、他の列の電流計測回路の出力はハイインピーダンス状態になっている。電流計測回路50の出力は全列に共通の負荷抵抗56と測定回路57で測定され、結果が(不図示の)メモリに保存される。
第N行が選択され、画素回路10の駆動TFTMのドレインがデータ線dataに接続された状態にあるとき、1つの列のスイッチ52をオンにする。スイッチ52のTFTをオンにするゲート制御信号は列ごとに順次与えられる。
ついでスイッチ53を瞬間的にオンにしてデータ線dataの電位を接地準位にリセットした後オフに戻す。この動作は全列いっせいに行ってもよい。他の列はスイッチ52がオフになっているので、データ線の電位には影響しない。
スイッチ53がオフに戻った後、データ信号線dataの寄生容量Cxには、選択されている第N行の画素回路10の駆動トランジスタMから電流が供給されて、データ信号線dataの電位は上昇していく。
データ信号線dataの電位がCMOSインバータ54の反転閾値を越えると、CMOSインバータ54の出力はHレベルからLレベルに反転する。CMOSインバータ54の出力が反転すると、Pチャンネルトランジスタ55は負荷抵抗56に電流を流し、負荷抵抗56の両端の電圧はHレベルになる。
測定回路57はカウンタ(不図示)を内蔵しており、電流検出回路50のTFT53が瞬間的にオンになってからの経過時間をカウントしている。測定回路57の入力電圧が一定の値を越えるとカウンタが停止し、その値によってスイッチ53をオフしてから負荷抵抗56の電圧がハイレベルに遷移するまでの時間Tが測定される。
CMOSインバータ54の閾値電圧をVthとすると、計測された時間Tと駆動トランジスタMを流れる電流Iとは、I=Cx・Vth/Tの関係がある。時間Tがあらかじめ設定した値より短いときは、過大な電流が流れていると判断でき、あらかじめ設定した値より長いときは電流が少なすぎると判断できる。このようにして時間Tの計測により所定の電流が流れているか否かを判定することができる。
この計測の間、他の列の電流検出回路50は、スイッチ52が開放状態なので、スイッチ53の瞬間的オンにより接地電位にリセットされたままである。CMOSコンバータ54の出力は反転せず、TFT55は出力インピーダンスが高いオフ状態に保たれる。したがって、前列共通に接続された電流検出回路の出力線には選択列の電流検出回路50の出力が表れ、測定回路57で測定される。
以上の計測を列ごとに順次行い、さらに次の行を選択して同じ計測を繰り返すことにより、全画素回路の駆動TFTを流れる電流が検査される。
1 画素回路
2 表示領域
3 列駆動回路
4 データ信号線
5 列レジスタ
62 行レジスタ
72 制御線
M 駆動トランジスタ
S1 第1のスイッチ
S2 第2のスイッチ回路
S3 第3のスイッチ回路
S2a 第2スイッチ
S2b 第3スイッチ
S3a 第4スイッチ
S3b 第5スイッチ
2 表示領域
3 列駆動回路
4 データ信号線
5 列レジスタ
62 行レジスタ
72 制御線
M 駆動トランジスタ
S1 第1のスイッチ
S2 第2のスイッチ回路
S3 第3のスイッチ回路
S2a 第2スイッチ
S2b 第3スイッチ
S3a 第4スイッチ
S3b 第5スイッチ
Claims (5)
- 行方向と列方向に配列した画素の各々を構成する表示素子と前記表示素子を駆動する駆動回路、各画素に一定電圧を供給する2つの電源、行ごとに設けられた第1および第2の制御線、ならびに前記第1および第2の制御線に交差して配置されたデータ線、を有する表示装置であって、
前記駆動回路は、ソースとドレインと前記発光素子とが直列に前記2つの電源の間に配置されている駆動トランジスタと、前記駆動トランジスタのドレインと前記データ信号線の間を結合する第1のスイッチと、前記駆動トランジスタのドレインとゲートの間を直列に結合する第2と第3のスイッチと、前記駆動トランジスタのドレインと前記発光素子の間を直列に結合する第4と第5のスイッチとを備えており、
前記第1の制御線は、前記第1のスイッチ、前記第2のスイッチ、および前記第4のスイッチの各制御端子に接続されて、前記第1のスイッチと前記第2のスイッチとを同時に、かつ前記第2のスイッチと前記第4のスイッチとを相補的に開閉する制御を行い、
前記第2の制御線は、前記第3のスイッチと前記第5のスイッチの各制御端子に接続されてそれぞれを開閉する制御を行う
ことを特徴とする表示装置。 - 前記表示装置が、前記第1と第2の制御線の信号により、
前記第1のスイッチと前記第2および第3のスイッチが閉じ、前記第4および第5のいずれかのスイッチが開いた第1の状態で、前記データ線の電流を前記駆動回路内に取り込み、
前記第1のスイッチと前記第2および第3のいずれかのスイッチとが開き、前記第4および第5のスイッチが閉じた第2の状態で、前記駆動回路が前記表示装置に電流を供給し、
前記第1のスイッチと、前記第2および第3のいずれかのスイッチと、前記第4および第5のいずれかのスイッチとが開いた第3の状態で、前記駆動回路の前記表示装置への電流供給が停止し、
前記第1のスイッチが閉じ、前記第2および第3のいずれかのスイッチと前記第4および第5のいずれかのスイッチとが開いた第4の状態で、前記駆動トランジスタのソース−ドレイン間を流れる電流が前記データ線に流れる、
請求項1に記載の表示装置。 - 前記第4の状態で、前記データ線を通して、前記駆動トランジスタのソース−ドレイン間を流れる電流を検出する電流検出回路が、前記データ線に接続されている請求項2に記載の表示装置。
- 前記電流検出回路が列ごとにまたは複数の列を含む列群ごとに時分割で選択されて動作する請求項3に記載の表示装置。
- 前記第1ないし第5のスイッチが薄膜トランジスタで構成され、前記第1のスイッチと前記第2のスイッチとが同じチャネル極性を有し、前記第2のスイッチと前記第4のスイッチとが逆のチャネル極性を有している請求項1に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007096321A JP2007293328A (ja) | 2006-03-31 | 2007-04-02 | アクティブマトリクス装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006097996 | 2006-03-31 | ||
JP2007096321A JP2007293328A (ja) | 2006-03-31 | 2007-04-02 | アクティブマトリクス装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007293328A true JP2007293328A (ja) | 2007-11-08 |
Family
ID=38763955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007096321A Pending JP2007293328A (ja) | 2006-03-31 | 2007-04-02 | アクティブマトリクス装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007293328A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013148908A (ja) * | 2008-01-07 | 2013-08-01 | Panasonic Corp | 表示装置、電子装置及び駆動方法 |
CN110619849A (zh) * | 2018-06-19 | 2019-12-27 | 三星显示有限公司 | 显示装置 |
WO2021064930A1 (ja) * | 2019-10-03 | 2021-04-08 | シャープ株式会社 | 表示装置およびその駆動方法 |
-
2007
- 2007-04-02 JP JP2007096321A patent/JP2007293328A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013148908A (ja) * | 2008-01-07 | 2013-08-01 | Panasonic Corp | 表示装置、電子装置及び駆動方法 |
CN110619849A (zh) * | 2018-06-19 | 2019-12-27 | 三星显示有限公司 | 显示装置 |
WO2021064930A1 (ja) * | 2019-10-03 | 2021-04-08 | シャープ株式会社 | 表示装置およびその駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2017118212A1 (zh) | 显示面板测试方法及测试装置 | |
EP3185237B1 (en) | Pixel circuit, organic electroluminescent display panel and display apparatus | |
US8791883B2 (en) | Organic EL display device and control method thereof | |
US8633874B2 (en) | Display device and method of driving the same | |
US9293085B2 (en) | Pixel circuit which corrects variations in threshold voltage for a driving transistor and driving method thereof | |
KR101269360B1 (ko) | 화상 표시 장치 | |
JP5453121B2 (ja) | 表示装置および表示装置の駆動方法 | |
US20170169761A1 (en) | Pixel circuit, driving method thereof, and display apparatus | |
US10170055B2 (en) | Display device and driving method thereof | |
KR20130061480A (ko) | 배선 및 역다중화부의 불량 검출 방법, 불량 검출 장치 및 불량 검출 장치를 포함하는 표시 패널 | |
US8884863B2 (en) | Buffer circuit, scanning circuit, display device, and electronic equipment | |
CN110047437B (zh) | 一种像素电路、显示面板和显示面板的驱动方法 | |
JP2020519912A (ja) | 画素回路及びその駆動方法、ディスプレイパネル | |
KR20140126703A (ko) | El 표시 장치 및 그 제조 방법 | |
US7839363B2 (en) | Active matrix display device | |
CN114512099B (zh) | 显示装置 | |
US8537151B2 (en) | Inspection method | |
US10241369B2 (en) | Display device | |
JP2015184633A (ja) | 表示装置及び表示装置の駆動方法 | |
US20100141640A1 (en) | Display device and aging method | |
US7852299B2 (en) | Active-matrix device | |
JP2007293328A (ja) | アクティブマトリクス装置 | |
JP5192208B2 (ja) | 画像表示装置 | |
CN113112958B (zh) | 像素驱动电路及显示面板 | |
CN110706629A (zh) | 显示基板的检测方法和检测装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100201 |