CN110047437B - 一种像素电路、显示面板和显示面板的驱动方法 - Google Patents

Abstract

本发明公开了一种像素电路、显示面板和显示面板的驱动方法。像素电路包括数据电压写入模块、驱动模块、发光模块、发光控制模块、存储模块和感应模块，感应模块与发光模块电连接。在发光阶段，感应模块感测发光模块的电压，并对发光模块的电压进行补偿，使得不同像素电路中的发光模块补偿后的电压信号相等，因此不同像素电路中的发光模块的发光亮度相同，从而提高了显示面板显示的均一性。而且，在发光阶段通过感应模块根据预设电压对发光模块的电压进行补偿，可以避免驱动模块的初始电压对驱动信号的影响，改善了显示面板在不同帧的画面切换时出现的残影现象。

Description

一种像素电路、显示面板和显示面板的驱动方法

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路、显示面板和显示面板的驱动方法。

背景技术

有机发光二极管(Organic Light-Emitting Diode,OLED)显示面板在显示过程中，由于OLED显示面板中不同颜色的子像素中驱动晶体管的初始栅源电压不同，导致不同颜色的子像素的驱动电流不同，造成OLED显示面板发光均一性差，并且在变换显示图像的过程中会留有原来图像的图形，形成短期的残影现象，严重影响显示效果。

发明内容

本发明提供一种像素电路、显示面板和显示面板的驱动方法，以提高显示面板显示的均一性，改善残影。

第一方面，本发明实施例提供了一种像素电路，包括数据电压写入模块、驱动模块、发光模块、发光控制模块、存储模块和感应模块；

所述数据电压写入模块用于向所述驱动模块写入数据电压；

所述存储模块与所述驱动模块电连接，用于存储写入所述驱动模块的数据电压；

所述驱动模块用于根据所述数据电压输出驱动信号；

所述感应模块与所述发光模块电连接，用于在发光阶段感测所述发光模块的电压，对所述发光模块的电压进行补偿；

所述发光控制模块用于控制所述驱动信号输出至所述发光模块，控制所述发光模块发光。

可选地，所述数据电压写入模块包括第一晶体管，所述驱动模块包括驱动晶体管，所述发光模块包括发光二极管，所述发光控制模块包括第二晶体管，所述存储模块包括第一电容，所述感应模块包括第三晶体管；所述像素电路还包括感应端；

所述第一晶体管的栅极与所述像素电路的第一扫描信号输入端电连接，所述第一晶体管的第一极与所述像素电路的数据信号输入端电连接，所述第一晶体管的第二极和所述驱动晶体管的栅极以及所述第一电容的第一极电连接；

所述驱动晶体管的第一极和所述第一电容的第二极与所述像素电路的第一电源信号输入端电连接；所述驱动晶体管的第二极与所述第二晶体管的第一极和所述第三晶体管的第一极电连接；

所述第二晶体管的第二极与所述发光二极管的第一极电连接；所述第二晶体管的栅极与所述像素电路的发光控制信号输入端电连接；

所述第三晶体管的栅极与所述发光控制信号输入端电连接；所述第三晶体管的第二极与所述感应端电连接；

所述发光二极管的第二极与所述像素电路的第二电源信号输入端电连接。

可选地，像素电路还包括第二电容；所述第二电容的第一极与所述驱动晶体管的第二极电连接，所述第二电容的第二极与所述第三晶体管的第一极电连接。

可选地，所述数据电压写入模块包括第一晶体管，所述驱动模块包括驱动晶体管，所述发光模块包括发光二极管，所述发光控制模块包括第二晶体管和第四晶体管，所述存储模块包括第一电容，所述感应模块包括第三晶体管；所述像素电路还包括第五晶体管和感应端；

所述第一晶体管的栅极和所述第五晶体管的栅极与所述像素电路的第一扫描信号输入端电连接，所述第一晶体管的第一极与所述像素电路的数据信号输入端电连接，所述第一晶体管的第二极和所述驱动晶体管的第一极与所述第四晶体管的第一极电连接；所述第四晶体管的第二极和所述第一电容的第二极与所述第一电源信号输入端电连接；

所述驱动晶体管的第二极与所述第二晶体管的第一极、所述第三晶体管的第一极以及所述第五晶体管的第一极电连接；所述驱动晶体管的栅极与所述第一电容的第一极以及所述第五晶体管的第二极电连接；所述第二晶体管的第二极与所述发光二极管的第一极电连接，所述第二晶体管的栅极、所述第三晶体管的栅极和所述第四晶体管的栅极与所述像素电路的发光控制信号输入端电连接；所述第三晶体管的第二极与所述像感应端电连接；所述发光二极管的第二极与所述像素电路的第二电源信号输入端电连接。

可选地，像素电路还包括第六晶体管和第七晶体管；

所述第六晶体管的栅极和所述第七晶体管的栅极均与所述像素电路的第二扫信号输入端电连接，所述第六晶体管的第一极和所述第七晶体管的第一极均与所述像素电路的参考信号输入端电连接；所述第六晶体管的第二极与所述发光二极管的第一极电连接，所述第七晶体管的第二极与所述驱动晶体管的栅极电连接。

第二方面，本发明实施例还提供了一种显示面板，包括信号采集与处理单元和本发明任意实施例提供的像素电路；

所述信号采集与处理单元通过感应线与多个所述像素电路的感应模块电连接，用于通过所述感应线和所述感应模块采集所述像素电路的发光模块的电压，并通过所述感应线和所述感应模块对所述像素电路的发光模块提供电压补偿信号。

可选地，显示面板还包括第一电源信号线和数据信号线；

所述数据信号线与所述数据电压写入模块电连接，所述第一电源信号线与所述驱动模块和所述存储模块电连接；所述感应线与所述数据信号线和/或所述第一电源信号线不同层，且至少部分交叠。

可选地，所述感应线的材料为MO/Al/MO、TI/Al/TI或Cu。

第三方面，本发明实施例还提供了一种显示面板的驱动方法，用于驱动本发明任意实施例提供的显示面板；包括：

数据写入阶段，多个像素电路中的所述数据电压写入模块依次向所述驱动模块写入数据电压，所述存储模块存储所述数据电压；

发光阶段，多个像素电路中的所述发光控制模块控制所述驱动模块输出的驱动信号输出至所述发光模块，所述发光控制模块控制所述感应模块感测所述发光模块的电压，所述显示面板的信号采集与处理单元通过所述感应模块采集多个像素电路的发光模块的电压，并通过所述感应模块对像素电路的发光模块提供电压补偿信号，所述发光模块发光。

可选地，所述像素电路还包括阈值补偿模块，在所述数据写入阶段之时，还包括：

所述阈值补偿模块对写入所述驱动模块的数据电压进行阈值补偿。

本发明实施例的技术方案，像素电路包括数据电压写入模块、驱动模块、发光模块、发光控制模块、存储模块和感应模块，感应模块与发光模块电连接。在发光阶段，感应模块感测发光模块的电压，并根据预设电压对发光模块的电压进行补偿，使得不同像素电路中的发光模块补偿后的电压信号相等，因此不同像素电路中的发光模块的发光亮度相同，从而提高了显示面板显示的均一性。而且，在发光阶段通过感应模块根据预设电压对发光模块的电压进行补偿，可以避免驱动模块的初始电压对驱动信号的影响，改善了显示面板在不同帧的画面切换时出现的残影现象。

附图说明

图1为本发明实施例提供的一种像素电路的电路结构示意图；

图2为本发明实施例提供的另一种像素电路的电路结构示意图；

图3为图2的像素电路对应的一种时序图；

图4为本发明实施例提供的另一种像素电路的电路结构示意图；

图5为本发明实施例提供的另一种像素电路的电路结构示意图；

图6为本发明实施例提供的另一种像素电路的电路结构示意图；

图7为图6的像素电路对应的一种时序图；

图8为本发明实施例提供的一种显示面板的结构示意图；

图9为本发明实施例提供的一种显示面板的膜层分布示意图；

图10为图9沿AA’剖面得到的剖面结构示意图；

图11为本发明实施例提供的一种显示装置的结构示意图。

图12为本发明实施例提供的一种显示面板的驱动方法的流程图；

图13为本发明实施例提供的另一种显示面板的驱动方法的流程图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

现有技术中，由于OLED显示面板中不同颜色的子像素中驱动晶体管的初始栅源电压不同，导致不同颜色的子像素的驱动电流不同，造成OLED显示面板发光均一性差。另外，OLED显示面板在进行画面切换时，切换前的一个画面不会立刻消失，而是随着下一个画面慢慢消失，使得OLED显示面板上存在短期的残影现象。例如，OLED显示面板显示黑白棋格的画面，黑色棋格画面对应的像素单元的发光亮度较低，黑色棋格对应的像素单元中的驱动晶体管的栅源电压比较低。白色棋格对应的像素单元的发光亮度较高，白色棋格对应的像素单元中的驱动晶体管的栅源电压比较高。当OLED显示面板由黑白棋格的画面切换为灰色画面时，显示面板中所有的像素电路写入相同的数据电压，灰色画面对应的像素单元的驱动晶体管的栅源电压比白色棋格对应的像素单元中的驱动晶体管的栅源电压低，同时比黑色棋格对应的像素单元中的驱动晶体管的栅源电压高。此时黑色棋格对应的像素单元的驱动晶体管的栅源电压由低变高，发光亮度由暗变亮，白色棋格对应的像素单元的驱动晶体管的栅源电压由高变低，发光亮度由亮变暗。由于驱动晶体管的磁滞效应，黑色棋格对应的像素单元的驱动晶体管的栅源电压由低变高时，在短时间内驱动晶体管的栅源电压小于灰色画面对应的驱动晶体管的栅源电压，黑色棋格对应的像素单元画面转变为灰色画面后，发光亮度相对于灰色画面对应的发光亮度偏暗。白色棋格对应的像素单元的驱动晶体管的栅源电压由高变低时，在短时间内驱动晶体管的栅源电压大于灰色画面对应的驱动晶体管的栅源电压，白色棋格对应的像素单元画面转变为灰色画面后，发光亮度相对于灰色画面对应的发光亮度偏亮，从而导致了OLED显示面板上短期的残影现象，严重影响显示面板的显示效果。

针对上述问题，本发明实施例提出一种像素电路，以提高显示面板显示的均一性，改善残影现象。

图1为本发明实施例提供的一种像素电路的电路结构示意图，如图1所示，该像素电路包括数据电压写入模块10、驱动模块20、发光模块30、发光控制模块40、存储模块50和感应模块60。

数据电压写入模块10用于向驱动模块20写入数据电压。存储模块50与驱动模块20电连接，用于存储写入驱动模块20的数据电压。驱动模块20用于根据数据电压输出驱动信号。感应模块60与发光模块30电连接，用于在发光阶段感测发光模块30的电压，对发光模块30的电压进行补偿。发光控制模块40用于控制驱动信号输出至发光模块，控制发光模块30发光。

示例性地，如图1所示，数据电压写入模块10的控制端与第一扫描信号输入端Scan1电连接，用于输入第一扫描信号，数据电压写入模块10的第一端与数据信号输入端Vdata电连接，用于输入数据电压，数据电压写入模块10的第二端与驱动模块20的控制端电连接。驱动模块20的控制端与存储模块50的第二端电连接，驱动模块20的第一端和存储模块50的第一端与像素电路的第一电源信号输入端Vdd电连接，驱动模块20的第二端与发光控制模块40的第一端和感应模块60的第一端电连接，发光控制模块40的控制端和感应模块60的控制端与像素电路的发光控制信号输入端E1电连接，发光控制模块40的第二端与发光模块30的第一端电连接，发光模块30的第二端与像素电路的第二电源信号输入端Vss电连接。在像素电路工作过程中，在数据写入阶段，第一扫描信号输入端Scan1输入的第一扫描信号控制数据电压写入模块10向驱动模块20写入数据电压，存储模块50对数据电压进行存储。在发光阶段，发光控制信号输入端E1输入的发光控制信号控制发光控制模块40将驱动信号输出至发光模块30。同时，感应模块60感测发光模块30的电压，当感测到发光模块30的电压与预设电压不相等时，感应模块60对发光模块30的电压进行补偿，使得发光模块30的电压与预设电压相等，发光模块30在补偿后的电压信号下进行发光。

在发光模块30发光的过程中，发光模块30的发光亮度与流过发光模块30的电流成正比。而流过发光模块30的电流与驱动模块20的电压相关。当驱动模块20的第二端电压为V_N，第一电源信号输入端Vdd输入的第一电源信号输入端为vdd，数据信号输入端Vdata输入的数据信号为vdata时，在数据写入阶段结束时，驱动模块20的控制端的电压为vdata。发光模块30上的电流I＝K(vdd+V_N-vdata)²/2。其中，vdd为常数，K为系数。一般情况下，驱动模块20第二端的电压V_N为零，发光模块30上的电流I＝K(vdd-vdata)²/2，发光模块30的发光亮度与数据信号vdata对应。当驱动模块20的控制端的电压因漏流等原因发生变化时，驱动模块20的控制端的电压为vdata+Δv，其中Δv为驱动模块20的控制端电压的变化值。则形成发光模块30的电流I≠K(vdd-vdata)²/2，此时可以通过感应模块60对驱动模块20第二端的电压V_N进行补偿，使V_N的值与驱动模块20的控制端电压的变化值Δv相等，形成发光模块30电流I＝K(vdd+V_N-(vdata+Δv))²/2＝I＝K(vdd+Δv-(vdata+Δv))²/2＝K(vdd-vdata)²/2，从而发光模块30的发光亮度与数据信号vdata对应，避免了驱动模块20的控制端的电压变化导致的发光模块30的发光亮度变化的现象。在感应模块60对驱动模块20第二端的电压V_N进行补偿时，感应模块60感测驱动模块20第二端的电压，并根据感测到驱动模块20第二端的电压和预设电压的实际差值进行补偿。驱动模块20第二端的电压即为发光模块30的电压，因此感应模块60可以感测发光模块30的电压实现感测驱动模块20第二端的电压。显示面板包括多个像素电路，通过设置多个像素电路中预设电压，使得补偿后的发光模块30的电压相等，经过发光模块30的电流相等，显示面板在显示时，不同像素电路的发光模块30的发光亮度相同，从而可以提高显示面板显示的均一性。

在上述过程中，发光模块30上的电流与驱动模块20的控制端的电压相关。在数据写入阶段，驱动模块20的控制端电压从上一帧的vdata变化至当前帧的vdata。当显示面板上一帧写入不同像素电路的驱动模块20的数据电压不同时，不同像素电路中的驱动模块20的控制端的初始电压不同。在显示面板当前帧进行显示时，在数据写入阶段，数据电压写入模块10向驱动模块20写入相同的数据电压，驱动模块20从不同的初始电压开始写入数据电压，驱动模块20输出的驱动信号不同。在发光阶段通过感应模块60根据预设电压对发光模块30的电压进行补偿，使不同像素电路中的发光模块30的电流I＝K(vdd-vdata)²/2，发光模块30的发光亮度与在补偿后的电压信号对应，不同像素电路中的发光模块20的发光亮度相同，从而避免了驱动模块20的初始电压对驱动信号的影响，改善了显示面板在不同帧的画面切换时出现的残影现象。

一般情况下，预设电压可以为提前预设的电压值，例如，可以为vdd-vdata与驱动模块20第二端的实际电压值的差值，从而可以实现对驱动模块20的控制端的变压变化进行补偿，使得发光模块30可以根据数据电压进行显示。或者，预设电压可以为多个像素电路的感应模块60感测发光模块30的电压的平均值。在显示面板的显示区域内，可以选取多个子显示区，每个子显示区包括多个像素电路，对所有子显示区中的像素电路的感应模块60感测的发光模块30的电压取平均值，作为像素电路的预设电压。

本实施例的技术方案，像素电路包括数据电压写入模块、驱动模块、发光模块、发光控制模块、存储模块和感应模块，感应模块与发光模块电连接。在发光阶段，感应模块感测发光模块的电压，并根据预设电压对发光模块的电压进行补偿，使得不同像素电路中的发光模块补偿后的电压信号相等，因此不同像素电路中的发光模块的发光亮度相同，从而提高了显示面板显示的均一性。而且，在发光阶段通过感应模块根据预设电压对发光模块的电压进行补偿，可以避免驱动模块的初始电压对驱动信号的影响，改善了显示面板在不同帧的画面切换时出现的残影现象。

在上述技术方案的基础上，图2为本发明实施例提供的另一种像素电路的电路结构示意图。如图2所示，数据电压写入模块10包括第一晶体管T1，驱动模块20包括驱动晶体管Tdr，发光模块30包括发光二极管D1，发光控制模块40包括第二晶体管T2，存储模块50包括第一电容C1，感应模块60包括第三晶体管T3。像素电路还包括感应端Sense。

第一晶体管T1的栅极与像素电路的第一扫描信号输入端Scan1电连接，第一晶体管T1的第一极与像素电路的数据信号输入端Vdata电连接，第一晶体管T1的第二极与驱动晶体管Tdr的栅极以及第一电容C1的第一极电连接。驱动晶体管Tdr的第一极与第一电容C1的第二极以及像素电路的第一电源信号输入端Vdd电连接，驱动晶体管Tdr的第二极与第二晶体管T2的第一极以及第三晶体管T3的第一极电连接第二晶体管T2的第二极与发光二极管D1的第一极电连接。第二晶体管T2的栅极与像素电路的发光控制信号输入端E1电连接。第三晶体管T3的栅极与发光控制信号输入端E1电连接。第三晶体管T3的第二极与像素电路的感应端Sense电连接。发光二极管D1的第二极与像素电路的第二电源信号输入端Vss电连接。

图3为对应图2的像素电路的一种时序图。现结合图2和图3，以图2所示的像素电路中的晶体管为P型晶体管为例，说明该像素电路的工作原理。

请参考图3，scan1为第一扫描信号输入端Scan1输入的第一扫描信号的时序，e1为第一发光控制端E1输入的第一发光控制信号的时序。

在数据写入阶段t1，scan1为低电平，e1为高电平，第一晶体管T1导通，数据信号写入至驱动晶体管Tdr的栅极，并通过第一电容C1对数据信号进行存储。此时驱动晶体管Tdr导通。

在发光阶段t2，scan1为高电平，e1为低电平，第二晶体管T2和第三晶体管T3导通。驱动晶体管Tdr输出驱动信号至N点。像素电路的感应端Sense通过第三晶体管T3感测N点电压，并与预设电压作比较。当感测的N点电压与预设电压不相等时，感应端Sense输出预设电压对N点的电压进行补偿，使得N点的电压与预设电压相等。补偿后的电压通过第二晶体管T2输出至发光二极管D1，发光二极管D1的发光亮度与补偿后的电压对应。

在显示面板中，每个像素电路均包括第三晶体管T3和感应端Sense，因此可以对显示面板中所有的像素电路进行N点电压的补偿，使得不同的发光二极管D1发光亮度相同，提高了显示面板显示的均一性。而且，在发光阶段通过第三晶体管T3根据预设电压对发光二极管D1的电压进行补偿，使得像素电路中的发光二极管D1的电流I＝K(vdd-vdata)²/2，可以避免驱动晶体管Tdr栅极的初始电压不同导致数据写入阶段后驱动晶体管Tdr的栅极电压不同造成的残影现象，因此改善了显示面板在不同帧的画面切换时出现的残影现象。

在上述各技术方案的基础上，图4为本发明实施例提供的另一种像素电路的电路结构示意图。如图4所示，像素电路还包括第二电容C2。第二电容C2的第一极与驱动晶体管Tdr的第二极电连接，第二电容C2的第二极与第三晶体管T3的第一极电连接。

具体地，如图4所示，第二电容C2串联在N点与第三晶体管T3之间。第三晶体管T3导通，感应端Sense通过第三晶体管T3感应N点电压时，第二电容C2可以防止N点电压通过第三晶体管T3漏流至感应端Sense，避免不同的像素电路中通过第二晶体管T2输出至发光二极管D1的电压不一致造成的显示面板显示的均一性差的问题。

图5为本发明实施例提供的另一种像素电路的电路结构示意图。如图5所示，数据电压写入模块10包括第一晶体管T1，驱动模块20包括驱动晶体管Tdr，发光模块30包括发光二极管D1，发光控制模块40包括第二晶体管T2和第四晶体管T4，存储模块50包括第一电容C1，感应模块60包括第三晶体管T3，像素电路还包括第五晶体管T5和感应端Sense。

第一晶体管T1的栅极和第五晶体管T5的栅极与像素电路的第一扫描信号输入端Scan1电连接，第一晶体管T1的第一极与像素电路的数据信号输入端Vdata电连接，第一晶体管T1的第二极和驱动晶体管Tdr的第一极与第四晶体管T4的第一极电连接，第四晶体管T4的第二极和第一电容C1的第二极与第一电源信号输入端Vdd电连接。驱动晶体管Tdr的第二极与第二晶体管T2的第一极、第三晶体管T3的第一极以及第五晶体管T5的第一极电连接。驱动晶体管Tdr的栅极与第一电容C1的第一极以及第五晶体管T5的第二极电连接。第二晶体管T2的第二极与发光二极管D1的第一极电连接，第二晶体管T2的栅极、第三晶体管T3的栅极和第四晶体管T4的栅极与像素电路的发光控制信号输入端E1电连接。第三晶体管T3的第二极与感应端Sense电连接。发光二极管D1的第二极与像素电路的第二电源信号输入端Vss电连接。

图3为对应图5的像素电路的一种时序图。现结合图3和图5，以图5所示的像素电路中的晶体管为P型晶体管为例，说明该像素电路的工作原理

在数据写入阶段t1，scan1为低电平，e1为高电平，第一晶体管T1和第五晶体管T5导通，数据电压通过第一晶体管T1和第五晶体管T5写入至驱动晶体管Tdr的栅极，并通过第一电容C1对数据电压进行存储。直至驱动晶体管Tdr的栅极电压为vdata-vth，驱动晶体管Tdr截止。其中的vth为驱动晶体管Tdr的阈值电压。因此，在数据写入阶段t1，像素电路完成了数据电压的写入以及驱动晶体管Tdr的阈值补偿。

在发光阶段t2，scan1为高电平，e1为低电平，第一晶体管T1和第五晶体管T5截止，第二晶体管T2、第三晶体管T3导通和第四晶体管T4导通。驱动晶体管Tdr输出驱动电流至N点。像素电路的感应端Sense通过第三晶体管T3感测N点电压，并与预设电压作比较。当感测的N点电压与预设电压不相等时，感应端Sense输出预设电压对N点的电压进行补偿，使得N点的电压与预设电压相等。补偿后的电压通过第二晶体管T2输出至发光二极管D1，发光二极管D1的发光亮度与在补偿后的电压对应。

另外，第五晶体管T5可以为双栅晶体管，可以减小驱动晶体管Tdr的栅极通过第五晶体管T5的漏电流。同理，像素电路还可以包括第二电容C2，用于防止N点电压通过第三晶体管T3漏流至感应端Sense，避免不同的像素电路中通过第二晶体管T2输出至发光二极管D1的电压不一致造成的显示面板显示的均一性差的问题。

图6为本发明实施例提供的另一种像素电路的电路结构示意图。如图6所示，像素电路还包括第六晶体管T6和第七晶体管T7。

第六晶体管T6的栅极和第七晶体管T7的栅极均与像素电路的第二扫信号输入端Scan2电连接，第六晶体管T6的第一极和第七晶体管T7的第一极均与像素电路的参考信号输入端Vref电连接，第六晶体管T6的第二极与发光二极管D1的第一极电连接，第七晶体管T7的第二极与驱动晶体管Tdr的栅极电连接。

图7为图6的像素电路对应的一种时序图。现结合图6和图7对图6的像素电路工作原理进行说明。

具体地，在图7中，scan1为第一扫描信号输入端Scan1输入的第一扫描信号的时序，scan2为第二扫描信号输入端Scan2输入的第二扫描信号的时序，e1为第一发光控制端E1输入的第一发光控制信号的时序。

在复位阶段t3，scan1为高电平，scan2为低电平，e1为高电平，第六晶体管T6和第七晶体管T7导通，参考电压信号输入端Vref输入参考电压信号至发光二极管D1的阳极和驱动晶体管Tdr的栅极，对发光二极管D1的阳极和驱动晶体管Tdr的栅极进行复位。此时驱动晶体管Tdr导通。

在数据写入阶段t4，scan1为低电平，scan2为高电平，e1为高电平，第六晶体管T6和第七晶体管T7截止，第一晶体管T1和第五晶体管T5导通，在复位阶段t3阶段结束时，驱动晶体管Tdr导通。数据信号通过第一晶体管T1和第五晶体管T5写入至驱动晶体管Tdr的栅极，并通过第一电容C1对数据信号进行存储。直至驱动晶体管Tdr的栅极电压为vdata-vth，驱动晶体管Tdr截止。其中的vth为驱动晶体管Tdr的阈值电压。因此，在数据写入阶段t1，像素电路完成了数据电压的写入以及驱动晶体管Tdr的阈值补偿。

在发光阶段t5，scan1为高电平，scan2为高电平，e1为低电平，第一晶体管T1、第五晶体管T5、第六晶体管T6和第七晶体管T7截止，第二晶体管T2、第三晶体管T3导通和第四晶体管T4导通。驱动晶体管Tdr输出驱动信号至N点。像素电路的感应端Sense通过第三晶体管T3感测N点电压，并与预设电压作比较。当感测的N点电压与预设电压不相等时，感应端Sense输出预设电压对N点的电压进行补偿，使得N点的电压与预设电压相等。补偿后的电压通过第二晶体管T2输出至发光二极管D1，发光二极管D1在补偿后的电压作用下发光。

因第七晶体管T7与驱动晶体管Tdr的栅极电连接，第七晶体管T7截止时可能存在漏电流，在数据写入阶段t4之后，驱动晶体管Tdr栅极的电压通过第七晶体管T7以漏电流的形式下降。通过设置第七晶体管T7为双栅晶体管，可以减少第七晶体管T7的漏电流，进而可以减少驱动晶体管Tdr栅极的电压因漏电流导致的变化，从而可以减小不同的像素电路中驱动晶体管Tdr栅极电压的差值，进而减小了驱动晶体管Tdr的栅极电压写到相同电压的时间，缩短了显示面板残影现象的时间。

本发明实施例还提供一种显示面板。图8为本发明实施例提供的一种显示面板的结构示意图。如图8所示，该显示面板包括信号采集与处理单元110和多个本发明任意实施例提供的像素电路120。

信号采集与处理单元110位于非显示区11，像素电路120位于显示区12。信号采集与处理单元110通过感应线111与多个像素电路120的感应模块电连接，用于通过感应线111和感应模块采集像素电路的发光模块的电压，并通过感应线111和感应模块对像素电路的发光模块提供电压补偿信号。

具体地，显示面板还包括数据线112和扫描线113。在像素电路工作时，数据线112为像素电路提供数据信号，扫描线113为像素电路提供扫描信号。感应模块可以包括晶体管，在发光阶段，晶体管导通，信号采集与处理单元110通过晶体管采集像素电路120发光模块的电压，信号采集与处理单元110根据采集的电压与预设电压作比较，当采集的电压与预设电压不相等时，信号采集与处理单元110形成电压补偿信号，并通过晶体管提供至像素电路120的发光模块，使发光模块发光。

图9为本发明实施例提供的一种显示面板的膜层分布示意图，图10为图9沿AA’剖面得到的剖面结构示意图。如图8至图10所示，显示面板还包括第一电源信号线114和数据信号线112。

数据信号线112与数据电压写入模块电连接，第一电源信号线114与驱动模块和存储模块电连接，感应线111与数据信号线112和/或第一电源信号线114不同层，且至少部分交叠。

具体地，显示面板包括基板115，基板115设置有像素电路和走线，例如数据信号线112、扫描信号线113和第一电源信号线114。一般情况下，基板115上依次层叠设置有半导体有源层117、栅极绝缘层(图9中未示出)、栅极层、层间绝缘层和源漏极层。栅极层设置于第一金属层，源漏极层设置于第二金属层。第一金属层还可以形成有扫描信号线113和发光控制信号线118，第二金属层一般还可以形成数据信号线112和第一电源信号线114。第一金属层和第二金属层通过层间绝缘层绝缘。因第二金属层上的走线密集，剩余空间比较小，感应线111可以设置于第三金属层，并与第二金属层中的走线至少部分交叠，减少像素电路占用的面积。即在第二金属层远离基板115的一侧，还包括第一绝缘层和第三金属层，第三金属层形成感应线111。示例性地，如图10所示，感应线111和第一电源信号线114通过第一绝缘层116绝缘，在垂直于基板115的方向上，感应线111与第一电源信号线114的投影存在部分交叠，因此可以减少第一电源信号线114和感应线111占用的面积。另外，在第一电源信号线114的延伸方向包括列排布的多个像素电路，感应线111的延伸方向可以与第一电源信号线114的延伸方向平行，可以实现沿着第一电源信号线114延伸方向依次感测不同像素电路中的驱动模块的电压并存储，以便显示面板在下一帧显示画面时与之对比，并进行补偿。另外，半导体有源层117还包括位于第三晶体管T3远离驱动晶体管Tdr一侧的AA’部(即图9中沿AA’部剖面)，AA’部通过通孔130与感应线111电连接，可以使感应线111布线规则，减少感应线111的长度，减小了感应线111的线损。一般情况下，感应线111的材料可以选取导电率比较高的材料，例如MO/Al/MO、TI/Al/TI或Cu，尽量降低感应线111的电阻。

感应模块可以为第三晶体管T3，第三晶体管T3由半导体有源层117与第一电源信号线1114交叠形成。第三晶体管T3的栅极与发光控制信号线118电连接，第三晶体管T3的第一极与通过第一电源信号线114与驱动晶体管Tdr的第二极电连接，第三晶体管T3的第二极通过过孔130与感应线111电连接。通过发光控制信号线118控制第三晶体管T3的导通或截止。

本发明实施例的技术方案，显示面板包括信号采集与处理单元和像素电路，像素电路包括驱动模块和感应模块。在显示面板显示过程中，像素电路的感应模块在发光阶段导通，使得信号采集与处理单元通过感应线和感应模块采集像素电路发光模块的电压，并通过感应线和感应模块对像素电路的发光模块提供电压补偿信号，使得显示面板中的发光模块的发光亮度相同，从而提高了显示面板的均一性。而且，在发光阶段通过信号采集与处理单元对发光模块的电压进行补偿，可以避免像素电路中的驱动模块的初始电压对驱动信号的影响，改善了显示面板在不同帧的画面切换时出现的残影现象。

本发明实施例还提供一种显示装置。图11为本发明实施例提供的一种显示装置的结构示意图。如图11所示，该显示装置100包括本发明任意实施例提供的显示面板101。

本发明实施例还提供一种显示面板的驱动方法，用于驱动本发明任意实施例提供的显示面板。图12为本发明实施例提供的一种显示面板的驱动方法的流程图。如图12所示，该显示面板的驱动方法包括：

S210、数据写入阶段，多个像素电路中的数据电压写入模块依次向驱动模块写入数据电压，存储模块存储数据电压。

具体地，当显示面板包括阵列排布的像素电路时，像素电路逐行进行数据写入阶段，使得多个像素电路的驱动模块写入数据电压。

S220、发光阶段，多个像素电路中的发光控制模块控制驱动模块输出的驱动信号输出至发光模块，发光控制模块控制感应模块感测发光模块的电压，显示面板的信号采集与处理单元通过感应模块采集多个像素电路的发光模块的电压，并通过感应模块对像素电路的发光模块提供电压补偿信号，发光模块发光。

本发明实施例的技术方案，在显示面板的驱动过程中，在发光阶段，多个像素电路中的发光控制模块控制驱动模块输出的驱动信号输出至发光模块，发光控制模块控制感应模块感测发光模块的电压，显示面板的信号采集与处理单元通过感应模块采集多个像素电路的发光模块的电压，并通过感应模块对像素电路的发光模块提供电压补偿信号，使得显示面板中的发光模块的发光亮度相同，从而提高了显示面板的均一性。而且，在发光阶段通过信号采集与处理单元对发光模块的电压进行补偿，可以避免像素电路中的驱动模块的初始电压对驱动信号的影响，改善了显示面板在不同帧的画面切换时出现的残影现象。

另外，像素电路还可以包括阈值补偿模块。图13为本发明实施例提供的另一种显示面板的驱动方法的流程图。如图13所示，该显示面板的驱动方法包括：

S310、数据写入阶段，多个像素电路中的数据电压写入模块依次向驱动模块写入数据电压，存储模块存储数据电压。阈值补偿模块对写入驱动模块的数据电压进行阈值补偿。

S320、发光阶段，多个像素电路中的发光控制模块控制驱动模块输出的驱动信号输出至发光模块，发光控制模块控制感应模块感测发光模块的电压，显示面板的信号采集与处理单元通过感应模块采集多个像素电路的发光模块的电压，并通过感应模块对像素电路的发光模块提供电压补偿信号，发光模块发光。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素电路，其特征在于，包括数据电压写入模块、驱动模块、发光模块、发光控制模块、存储模块和感应模块；

所述数据电压写入模块用于向所述驱动模块写入数据电压；

所述存储模块与所述驱动模块电连接，用于存储写入所述驱动模块的数据电压；

所述驱动模块用于根据所述数据电压输出驱动信号；

所述感应模块与所述发光模块电连接，所述感应模块的控制端与所述像素电路的发光控制信号输入端电连接，所述感应模块用于在发光阶段感测所述发光模块的电压，对所述发光模块的电压进行补偿；

所述发光控制模块的控制端与所述像素电路的发光控制信号输入端电连接，所述发光控制模块用于控制所述驱动信号输出至所述发光模块，控制所述发光模块发光。

2.根据权利要求1所述的像素电路，其特征在于，所述数据电压写入模块包括第一晶体管，所述驱动模块包括驱动晶体管，所述发光模块包括发光二极管，所述发光控制模块包括第二晶体管，所述存储模块包括第一电容，所述感应模块包括第三晶体管；所述像素电路还包括感应端；

所述第一晶体管的栅极与所述像素电路的第一扫描信号输入端电连接，所述第一晶体管的第一极与所述像素电路的数据信号输入端电连接，所述第一晶体管的第二极与所述驱动晶体管的栅极以及所述第一电容的第一极电连接；

所述驱动晶体管的第一极与所述第一电容的第二极以及所述像素电路的第一电源信号输入端电连接；所述驱动晶体管的第二极与所述第二晶体管的第一极以及所述第三晶体管的第一极电连接；

所述第二晶体管的第二极与所述发光二极管的第一极电连接；所述第二晶体管的栅极与所述像素电路的发光控制信号输入端电连接；

所述第三晶体管的栅极与所述发光控制信号输入端电连接；所述第三晶体管的第二极与所述感应端电连接；

所述发光二极管的第二极与所述像素电路的第二电源信号输入端电连接。

3.根据权利要求2所述的像素电路，其特征在于，还包括第二电容；所述第二电容的第一极与所述驱动晶体管的第二极电连接，所述第二电容的第二极与所述第三晶体管的第一极电连接。

4.根据权利要求1所述的像素电路，其特征在于，所述数据电压写入模块包括第一晶体管，所述驱动模块包括驱动晶体管，所述发光模块包括发光二极管，所述发光控制模块包括第二晶体管和第四晶体管，所述存储模块包括第一电容，所述感应模块包括第三晶体管；所述像素电路还包括第五晶体管和感应端；

所述第一晶体管的栅极和所述第五晶体管的栅极与所述像素电路的第一扫描信号输入端电连接，所述第一晶体管的第一极与所述像素电路的数据信号输入端电连接，所述第一晶体管的第二极和所述驱动晶体管的第一极与所述第四晶体管的第一极电连接；所述第四晶体管的第二极和所述第一电容的第二极与第一电源信号输入端电连接；

所述驱动晶体管的第二极与所述第二晶体管的第一极、所述第三晶体管的第一极以及所述第五晶体管的第一极电连接；所述驱动晶体管的栅极与所述第一电容的第一极以及所述第五晶体管的第二极电连接；所述第二晶体管的第二极与所述发光二极管的第一极电连接，所述第二晶体管的栅极、所述第三晶体管的栅极和所述第四晶体管的栅极与所述像素电路的发光控制信号输入端电连接；所述第三晶体管的第二极与所述感应端电连接；所述发光二极管的第二极与所述像素电路的第二电源信号输入端电连接。

5.根据权利要求4所述的像素电路，其特征在于，还包括第六晶体管和第七晶体管；

所述第六晶体管的栅极和所述第七晶体管的栅极均与所述像素电路的第二扫信号输入端电连接，所述第六晶体管的第一极和所述第七晶体管的第一极均与所述像素电路的参考信号输入端电连接；所述第六晶体管的第二极与所述发光二极管的第一极电连接，所述第七晶体管的第二极与所述驱动晶体管的栅极电连接。

6.一种显示面板，其特征在于，包括信号采集与处理单元和多个权利要求1-5任一所述的像素电路；

所述信号采集与处理单元通过感应线与多个所述像素电路的感应模块电连接，用于通过所述感应线和所述感应模块采集所述像素电路的发光模块的电压，并通过所述感应线和所述感应模块对所述像素电路的发光模块提供电压补偿信号。

7.根据权利要求6所述的显示面板，其特征在于，还包括第一电源信号线和数据信号线；

所述数据信号线与所述数据电压写入模块电连接，所述第一电源信号线与所述驱动模块和所述存储模块电连接；所述感应线与所述数据信号线和/或所述第一电源信号线不同层，且至少部分交叠。

8.根据权利要求7所述的显示面板，其特征在于，所述感应线的材料为MO/Al/MO、TI/Al/TI或Cu。

9.一种显示面板的驱动方法，用于驱动权利要求6-8任一所述的显示面板；其特征在于，包括：

数据写入阶段，多个像素电路中的所述数据电压写入模块依次向所述驱动模块写入数据电压，所述存储模块存储所述数据电压；

发光阶段，多个像素电路中的所述发光控制模块控制所述驱动模块输出的驱动信号输出至所述发光模块，所述像素电路的发光控制输入端提供的发光控制信号控制所述感应模块感测所述发光模块的电压，所述显示面板的信号采集与处理单元通过所述感应模块采集多个像素电路的发光模块的电压，并通过所述感应模块对像素电路的发光模块提供电压补偿信号，所述发光模块发光。

10.根据权利要求9所述的显示面板的驱动方法，其特征在于，所述像素电路还包括阈值补偿模块，在所述数据写入阶段之时，还包括：

所述阈值补偿模块对写入所述驱动模块的数据电压进行阈值补偿。

Images