JP2007273882A - 半導体装置 - Google Patents

Abstract

【課題】半導体素子の温度が上昇したときに、半導体素子の電気特性が低下することを抑制する半導体装置を提供する。
【解決手段】半導体装置５０において、半導体素子が形成された半導体基板５４の４つの側面とそれぞれ隣り合うように配置され、実装基板５２に対して摺動可能に設けられた押さえ具５８と、実装基板５２の表面上に実装され、押さえ具５８の一部を固定して支持する固定具６０とを備えることを特徴とする。
【選択図】図２

Description

本発明は、半導体装置に関する。特に、半導体素子の温度が上昇したときに半導体素子の電気特性が低下することを抑制する半導体装置に関する。

図１に、従来技術における半導体装置１０の構造を図示する。半導体装置１０は、半導体基板２０，ベースプレート１４，及びセラミック基板１８を備える。

半導体基板２０は、ＭＯＳトランジスタ，ダイオード，バイポーラトランジスタ，サイリスタ及びＩＧＢＴなどの半導体素子が形成されたシリコン基板である。

セラミック基板１８は、ＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄ Ｃｏｐｐｅｒ）基板である。セラミック基板１８の表面には、接着層１６ａを介して半導体基板２０が実装される。

ベースプレート１４は、銅やアルミニウムなどの金属によって形成される。ベースプレート１４の表面には、接着層１６ｂを介して、セラミック基板１８が実装される。

半導体基板２０に形成された半導体素子に電流が流れると、半導体素子においてジュール熱が発生し、半導体装置１０の温度が上昇する。半導体装置１０の温度が上昇すると、半導体基板２０，セラミック基板１８及びベースプレート１４がそれぞれ熱膨張する。半導体基板２０，セラミック基板１８及びベースプレート１４は、それぞれ異なる熱膨張係数を有するので、接着層１６ａ，１６ｂを介した各構成要素の間の接合部では、熱膨張係数の差と温度とによって決まる熱応力が発生する。

半導体装置１０においては、半導体基板２０の材料であるシリコンの熱膨張係数は約３．０ｐｐｍであり、ベースプレート１４の材料であるアルミニウムの熱膨張係数は約２０ｐｐｍである。一方、セラミック基板１８として用いられるＤＢＣ基板の線膨張係数は約５〜７ｐｐｍである。したがって、ベースプレート１４の表面にセラミック基板１８を介して実装された半導体基板２０において発生する熱応力は、ベースプレート１４の表面に半導体基板２０が実装された場合に発生する熱応力よりも小さくなる。すなわち、半導体装置１０においては、ベースプレート１４と半導体基板２０との間にセラミック基板１８を備えることによって、半導体基板２０に発生する熱応力を緩和することができる。

特開２００３−２４３６０１号公報

半導体基板２０に形成された半導体素子に大きな電流が流れる場合には、半導体素子において発生するジュール熱が大きくなるので、半導体装置１０の温度が上昇する。半導体素子においては、温度が上昇するとキャリアの移動度が低下して、電流経路の電気抵抗が増加する。その結果、従来の技術においては、高温下では半導体素子に流すことができる電流が制限されるという問題がある。

そこで、本発明では、半導体素子の温度が上昇したときに、半導体素子の電気特性が低下することを抑制する半導体装置を提供することを目的とする。

本発明は、実装基板と、前記実装基板の表面に接着層を介して実装された半導体基板とを有する半導体装置において、前記半導体基板の側面と隣り合うように配置され、前記実装基板に対して摺動可能に設けられた押さえ具と、前記実装基板の表面上に実装され、前記押さえ具の一部を固定して支持する固定具と、を備えることを特徴とする。

また、前記押さえ具は、前記半導体基板の４つの側面と隣り合うように配置されることを好適とする。この場合は、半導体装置の温度が上昇したときに押さえ具が熱膨張し、その熱膨張した押さえ具によって、半導体基板の４つの側面に圧力が印加される。その結果、半導体基板には、基板表面に対して平行な方向への圧縮応力が発生する。半導体基板に形成された半導体素子が、半導体基板の表面と裏面とに電極を有する縦型半導体素子である場合には、半導体基板に発生した上記の圧縮応力によって、温度上昇に伴う半導体素子の電気特性の低下を抑制できる。

あるいは、前記押さえ具は、前記半導体基板の側面の一つと、前記半導体基板の側面の一つとは反対側にある側面とのそれぞれに隣り合うように配置されることが好ましい。この場合は、半導体装置の温度が上昇したときに押さえ具が熱膨張し、その熱膨張した押さえ具によって、半導体基板の２つの側面に圧力が印加される。その結果、半導体基板には、２つの側面によってはさまれた方向への圧縮応力が発生する。半導体基板に発生したこの圧縮応力によって、温度上昇に伴う半導体素子の電気特性の低下を抑制できる。

さらに、前記押さえ具は、線膨張係数とヤング率との積が２ＭＰａ／Ｋ以上の材料を含むことが好適である。例えば、前記押さえ具の材料は、銅，鉄，ニッケル，アルミナ，サファイヤ，またはチタニアのいずれか一つであることが好ましい。この場合は、半導体基板の温度が上昇したときに、押さえ具によって半導体基板に発生する圧縮応力を大きくすることができる。

また、前記押さえ具の表面は、絶縁性材料によって被覆されることが好適である。この場合は、半導体基板の温度が上昇したときに、押さえ具と半導体基板とが接触しても、押さえ具と半導体基板との間は電気的な絶縁を維持することができる。

また、前記実装基板に対して摺動可能に設けられた前記押さえ具は、前記実装基板の表面に向かって突出した摺動部を有することが好適である。さらに、前記摺動部の形状は先鋭な形状または曲面を有する形状であり、かつ、前記摺動部の先鋭な形状または曲面を有する形状の一部が前記実装基板の表面に接することが好ましい。この場合は、実装基板の表面と押さえ具との接触面積を小さくできるので、実装基板の表面に対する押さえ具の摺動性を向上することができる。

さらに、前記摺動部は、フッ素樹脂またはフッ素樹脂で被覆されたものであることが好ましい。この場合は、実装基板の表面と摺動部とが接触する面において、摩擦係数が小さくなる点で効果が顕著である。

また、前記接着層の材料は半田であることが好適である。この場合には、実装基板と半導体基板との熱膨張の差によって生じる熱応力を緩和できる。

また、前記実装基板はセラミック基板であり、前記固定具の材料は鉄鋼材であることが好適である。この場合は、押さえ具に比べて剛性が高い材料からなる固定具を実装基板に実装できる。

本発明によれば、半導体素子の温度が上昇したときに、半導体素子の電気特性が低下することを抑制することができる。

（第一の実施の形態）
図２は、本発明における半導体装置５０の上面図を示したものである。図３は、図２のＡ１−Ａ２間の断面構造図を示したものである。

半導体装置５０は、実装基板５２，半導体基板５４，接着層５６，押さえ具５８及び固定具６０を備える。

半導体基板５４は、ＭＯＳトランジスタ，バイポーラトランジスタ，ダイオード，サイリスタ及びＩＧＢＴなどの半導体素子が形成されたシリコンやシリコン−ゲルマニウム、化合物半導体などの基板である。例えば、本実施の形態において、半導体基板５４は厚さ０．１ｍｍから０．５ｍｍ程度のシリコン基板であって、さらに、半導体基板５４に形成された半導体素子は、半導体基板５４の表面と裏面とに電極（図示しない）を有する縦型半導体素子である。

実装基板５２の表面の略中央には、接着層５６を介して半導体基板５４が実装され、実装された半導体基板５４の周辺には、押さえ具５８と固定具６０が実装される。実装基板５２の材料は、絶縁性材料であることが好ましい。例えば、実装基板５２の表面に実装される固定具６０を強固に拘束できるものとして、セラミック材料が用いられる。また、実装基板５２の表面には、回路配線として用いられる銅，アルミニウムなどの金属配線層（図示しない）が形成される。

実装基板５２と半導体基板５４との間に形成される接着層５６は、導電性材料であり、実装基板５２の表面に形成された金属配線層と接して形成される。これによって、半導体基板５４の裏面に形成された電極（図示しない）と実装基板５２の表面に形成された金属配線層とが電気的に接続される。接着層５６の導電性材料としては、実装基板と半導体基板との熱膨張の差によって生じる熱応力の影響を緩和できるものが好ましい。例えば、半田や銀系エポキシ接着剤が接着層５６に用いられる。

押さえ具５８は平板状である。押さえ具５８の広い面が、実装基板の表面に対して平行になり、かつ、平板状の押さえ具５８の端面の一つが、実装基板５２の表面に実装された半導体基板５４の側面の一つと向かい合うように配置される。また、本実施の形態においては、半導体基板５４の４つの側面のそれぞれに対して、端面の一つが向かい合うように少なくとも４つ以上の押さえ具５８が配置される。また、押さえ具５８の厚さは、半導体基板５４の厚さよりも厚くなるように形成される。

例えば室温（１０℃から３０℃）において、半導体基板５４の側面との間隙が５μｍ以下になるように、押さえ具５８が実装基板５２の表面上に配置される。また、半導体基板５４の厚さが０．１ｍｍから０．５ｍｍ程度の場合には、押さえ具は０．２ｍｍから０．８ｍｍ程度の厚さで形成される。

押さえ具５８の材料としては、半導体装置５０の温度の上昇に伴って熱膨張しやすいものが好ましく、かつ、半導体基板５４の材料であるシリコンと略同じ程度、あるいは高いヤング率を有する材料であることが好ましい。特に、熱膨張した押さえ具５８によって半導体基板５４の側面に圧力が印加されて、半導体基板５４に大きな圧縮応力を発生させるためには、押さえ具の材料の線膨張係数とヤング率との積が、２ＭＰａ／Ｋ以上であると好ましい。このような材料として、銅，鉄，ニッケル，アルミナなどの導電性材料か、あるいは、サファイア，チタニアなどの絶縁性材料が押さえ具５８に用いられる。押さえ具５８に銅，鉄，ニッケル，アルミナなどの導電性材料が用いられる場合、高温時に押さえ具５８と半導体基板５４とが電気的に接触することが好ましくないときは、押さえ具５８の表面は、絶縁性材料によって被覆される。

押さえ具５８の一部は、実装基板５２の表面と接触する。この接触面積を小さくして、実装基板５２に対する押さえ具５８の摺動性を向上するために、押さえ具５８には、押さえ具５８から実装基板５４の表面に向かって突出した摺動部５８ａが形成される。図３に示すように、この摺動部５８ａはナイフエッジ形状のように先鋭な形状を有し、この先鋭な形状が実装基板５２の表面に接する。あるいは図４に示すように、摺動部５８ａは曲面を有する形状であってもよい。この場合は、摺動部５８ａの曲面の一部が、実装基板５２の表面に接する。

また、押さえ具５８と実装基板５２とが接触する面において、実装基板５４の表面に対して押さえ具が摺動可能になるように、テフロン（登録商標）などのフッ素樹脂で押さえ具５８の表面が被覆されてもよい。あるいは、押さえ具５８から突出した摺動部５８ａを、テフロン（登録商標）などのフッ素樹脂によって形成しても良い。

あるいは、図５に示すように、押さえ具５８と摺動部６２とを別体形成してもよい。この場合は、押さえ具５８と実装基板５２との間に摺動部６２が形成される。また、摺動部６２はテフロン（登録商標）などのフッ素樹脂で形成されるか、あるいは、テフロン（登録商標）などのフッ素樹脂によって摺動部６２の表面が被覆されることが好ましい。

固定具６０は、実装基板５２の表面に実装され、各押さえ具５８の一部をぞれぞれ固定して支持する。固定具６０の材料としては、押さえ具５８の材料よりも高いヤング率を有し、かつ、実装基板５２に強固に固定されるものが用いられる。例えば、鉄鋼材が固定具６０に用いられる。

半導体装置５０においては、摺動部５８ａを有する押さえ具５８は、実装基板５２の表面に対して平行な方向（図２のｘ軸方向またはｙ軸方向）に摺動可能である。半導体装置５０の温度が室温の範囲内の基準温度のときに、押さえ具５８と半導体基板５４とが接触するが、押さえ具５８によって半導体基板５４には圧力が印加されないように、半導体基板５４と押さえ具５８とが実装基板５２に実装された場合について説明する。半導体装置５０の温度が上記の基準温度から更にΔＴ上昇すると、押さえ具５８が熱膨張し、実装基板５２の表面に対して平行な方向（図２のｘ軸方向またはｙ軸方向）に摺動する。これによって、半導体基板５４の４つの側面のそれぞれに対して、押さえ具５８から圧力が印加される。その結果、半導体基板５４には、半導体基板５４の表面に対して平行な方向（図２のｘ軸方向またはｙ軸方向）に圧縮応力が発生する。この圧縮応力の大きさσは次式のようになる。

ここで、α₁は半導体基板５４の線膨張係数，α₂は押さえ具の線膨張係数，Ｅ₁は半導体基板５４のヤング率，Ｅ₂は押さえ具のヤング率，ｌ₁は半導体基板５４の長さ，ｌ₂は押さえ具５８の長さである。

例えば、半導体基板５４の材料がシリコン（α₁＝３×１０^-6Ｋ^-1，Ｅ₁＝１７０×１０⁹Ｐａ）であり、押さえ具５８の材料が銅（α₂＝１７×１０^-6Ｋ^-1，Ｅ₂＝１２０×１０⁹Ｐａ）であり、半導体基板５４の長さｌ₁が１０ｍｍ，押さえ具５８の長さｌ₂が１０ｍｍである場合は、ΔＴ＝１２５℃のとき、約２０５ＭＰａの圧縮応力が半導体基板５４に発生する。

半導体装置５０においては、半導体基板５４に形成された縦型半導体素子の主な電流経路は、図３に示すｚ軸方向である。また、半導体基板５４に発生する圧縮応力は、ｘ軸方向成分とｙ軸方向成分とを有する。それぞれの方向への応力の大きさをσ_x，σ_yとすると、半導体素子の電流経路の電気抵抗率ρ_zは、ピエゾ抵抗効果によって次式のように変化する。

ここで、式（２）の左辺は、半導体素子の電流経路の電気抵抗率ρ_zの変化率である。また、Π_Vは、半導体基板５４において発生した応力の方向と垂直な方向に対するピエゾ抵抗係数である。また、応力の大きさσ_x，σ_yは、圧縮応力の場合を負とし、引張応力の場合を正とする。

上記の例においては、σ_x，σ_yはそれぞれ約−２０５ＭＰａであり、さらに、シリコンにおけるピエゾ抵抗係数Π_vは５３．４×１０^-11Ｐａ^-1であるので、Δρ_z／ρ_zは約−２２％になる。すなわち、半導体装置５０の温度の変化量ΔＴが１２５℃の場合には、半導体基板５４に形成された縦型半導体素子の電流経路の電気抵抗率は、約２２％低減される。

以上のように、本発明の構成によれば、半導体装置５０の温度が上昇した場合には、押さえ具５８によって半導体基板５４に圧縮応力を発生させ、キャリア移動度の変化に伴う電気特性の低下が抑制される。

半導体装置５０の温度が室温よりも低い場合には、半導体基板５４に形成された縦型半導体素子において、キャリアの移動度は増加し、電気抵抗は小さくなる。このとき、半導体基板５４及び押さえ具５８は、温度の低下によって、それぞれ熱収縮する。したがって、半導体基板５４の側面と押さえ具５８との間の間隙が広がる。その結果、半導体基板５４に形成された縦型半導体素子の電流経路の電気抵抗は、押さえ具５８の影響を受けない。また、低温時の半導体基板５４と押さえ具５８との間隙の発生は、モジュールの信頼性確保の面でも有利である。

（第二の実施の形態）
図６は、本発明における半導体装置７０の上面図を示したものである。図６のＢ１−Ｂ２間の断面構造は、第一の実施の形態に示した図３と同様であるので、ここでは図示を省略する。また、半導体装置５０と重複する構成要素については、半導体装置５０と同じ符号を付して、詳細な説明を省略する。

本実施の形態においては、半導体基板５４に形成された半導体素子は、図６のｙ軸方向に電流経路を有する横型半導体素子である。

また、実装基板５２の表面上に実装された平板状の押さえ具５８は２個であり、半導体基板５４の側面の一つと、この側面とは反対側にある半導体基板５４の他の側面とのそれぞれに対して、各押さえ具５８の端面の一つが向かい合うように配置される。

半導体装置７０の温度が室温の範囲内の基準温度のときには、押さえ具５８と半導体基板５４とが接触するが、押さえ具５８によって半導体基板５４には圧力が印加されないように、半導体基板５４と押さえ具５８とが実装基板５２に実装された場合について説明する。半導体装置７０の温度が上記の基準温度から更にΔＴ上昇すると、ｘ軸方向に熱膨張した押さえ具５８によって、半導体基板５４の２つの側面にそれぞれ圧力が印加される。これによって、半導体基板５４には、ｘ軸方向への圧縮応力が発生する。この圧縮応力の大きさσ_xは、式（１）と同様になる。

例えば、半導体基板５４の材料がシリコン（α₁＝３×１０^-6Ｋ^-1，Ｅ₁＝１７０×１０⁹Ｐａ）であり、押さえ具５８の材料が銅（α₂＝１７×１０^-6Ｋ^-1，Ｅ₂＝１２０×１０⁹Ｐａ）であり、半導体基板５４の長さｌ₁が１０ｍｍ，押さえ具５８の長さｌ₂が１０ｍｍである場合は、ΔＴ＝１２５℃のとき、約２０５ＭＰａのｘ軸方向への圧縮応力が半導体基板５４に発生する。

半導体装置７０において、半導体基板５４に形成された横型半導体素子の電流経路は、図６に示すｙ軸方向であるので、この電流経路の電気抵抗率ρの変化は、ピエゾ抵抗効果によって次式のようになる。

ここで、式（３）の左辺は、半導体素子の電流経路の電気抵抗率ρの変化率である。また、Π_Vは、半導体基板５４において発生した応力の方向と垂直な方向に対するピエゾ抵抗係数である。また、応力の大きさσ_xは、圧縮応力の場合を負とし、引張応力の場合を正とする。

上記の例においては、σ_xは約−２０５ＭＰａであり、さらに、シリコンにおけるピエゾ抵抗係数Π_vは５３．４×１０^-11Ｐａ^-1であるので、Δρ／ρは約−２２％になる。すなわち、半導体装置７０の温度の変化量ΔＴが１２５℃の場合には、半導体基板５４に形成された横型半導体素子のｙ軸方向への電流経路の電気抵抗率は、約２２％低減される。

以上のように、半導体装置７０の温度が上昇した場合には、押さえ具５８によって半導体基板５４に一軸方向の圧縮応力が発生し、この圧縮応力の方向に直交する方向に対しては、キャリア移動度の変化に伴う電気特性の低下が抑制される。

半導体装置７０においては、半導体基板５４に形成された半導体素子が、ｚ軸方向に電流経路を有する縦型半導体素子である場合であっても、半導体基板５４に発生する圧縮応力の方向と、電流経路とが直交する。更に、シリコンにおいては、ｘ軸方向の応力が半導体基板５４に発生している場合には、ｚ軸方向の電流経路の電気抵抗率に影響するピエゾ抵抗係数は、ｙ軸方向の電流経路の電気抵抗率に影響するピエゾ抵抗係数Π_vと同じである。したがって、半導体装置７０においては、半導体基板５４に形成された半導体素子が縦型半導体素子の場合も、電流経路の電気抵抗率の変化は式（３）で表される。その結果、半導体装置７０の温度が上昇した場合に、押さえ具５８によって半導体基板５４に発生した圧縮応力によって、縦型半導体素子の電気特性の低下も抑制される。

また、半導体装置７０の温度が室温よりも低い場合には、半導体基板５４に形成された横型半導体素子あるいは縦型半導体素子において、電流経路の方向に対するキャリアの移動度は増加し、電気抵抗は小さくなる。このとき、半導体基板５４及び押さえ具５８は、温度の低下によって、それぞれ熱収縮するので、半導体基板５４の側面と押さえ具５８との間の間隙が広がる。その結果、半導体基板５４に形成された横型半導体素子あるいは縦型半導体素子の電流経路の電気抵抗は、押さえ具５８の影響を受けない。また、低温時の半導体基板５４と押さえ具５８との間隙の発生は、モジュールの信頼性確保の面でも有利である。

従来技術における半導体装置１０の構造を示す図である。 本発明の第一の実施の形態に係る半導体装置５０の上面図である。 本発明の第一の実施の形態に係る半導体装置５０の側方断面図である。 本発明の第一の実施の形態に係る半導体装置５０の側方断面図である。 本発明の第一の実施の形態に係る半導体装置５０の側方断面図である。 本発明の第二の実施の形態に係る半導体装置７０の上面図である。

符号の説明

１０，５０，７０ 半導体装置、１４ ベースプレート、１６ａ，１６ｂ，５６ 接着層、１８ セラミック基板、２０，５４ 半導体基板、５２ 実装基板、５８ 押さえ具、５８ａ，６２ 摺動部、６０ 固定具。

Claims (11)

1. 実装基板と、前記実装基板の表面に接着層を介して実装された半導体基板とを有する半導体装置において、
   前記半導体基板の側面と隣り合うように配置され、前記実装基板に対して摺動可能に設けられた押さえ具と、
   前記実装基板の表面上に実装され、前記押さえ具の一部を固定して支持する固定具と、
   を備えることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記押さえ具は、前記半導体基板の４つの側面と隣り合うように配置されることを特徴とする半導体装置。
3. 請求項１に記載の半導体装置において、
   前記押さえ具は、前記半導体基板の側面の一つと、前記半導体基板の側面の一つとは反対側にある側面とのそれぞれに隣り合うように配置されることを特徴とする半導体装置。
4. 請求項１から請求項３のいずれか一つに記載の半導体装置において、
   前記押さえ具は、線膨張係数とヤング率との積が２ＭＰａ／Ｋ以上の材料を含むことを特徴とする半導体装置。
5. 請求項４に記載の半導体装置において、
   前記押さえ具の材料は、銅，鉄，ニッケル，アルミナ，サファイヤ，またはチタニアのいずれか一つであることを特徴とする半導体装置。
6. 請求項１から請求項５のいずれか一つに記載の半導体装置において、
   前記押さえ具の表面は、絶縁性材料によって被覆されることを特徴とする半導体装置。
7. 請求項１から請求項６のいずれか一つに記載の半導体装置において、
   前記実装基板に対して摺動可能に設けられた前記押さえ具は、前記実装基板の表面に向かって突出した摺動部を有することを特徴とする半導体装置。
8. 請求項７に記載の半導体装置において、
   前記摺動部の形状は先鋭な形状または曲面を有する形状であり、かつ、前記摺動部の先鋭な形状または曲面を有する形状の一部が前記実装基板の表面に接することを特徴とする半導体装置。
9. 請求項７または請求項８に記載の半導体装置において、
   前記摺動部は、フッ素樹脂またはフッ素樹脂で被覆されたものであることを特徴とする半導体装置。
10. 請求項１から請求項９のいずれか一つに記載の半導体装置において、前記接着層の材料は半田であることを特徴とする半導体装置。
11. 請求項１から請求項１０のいずれか一つに記載の半導体装置において、
    前記実装基板はセラミック基板であり、前記固定具の材料は鉄鋼材であることを特徴とする半導体装置。
    
    

Images