JP2007266369A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2007266369A
JP2007266369A JP2006090340A JP2006090340A JP2007266369A JP 2007266369 A JP2007266369 A JP 2007266369A JP 2006090340 A JP2006090340 A JP 2006090340A JP 2006090340 A JP2006090340 A JP 2006090340A JP 2007266369 A JP2007266369 A JP 2007266369A
Authority
JP
Japan
Prior art keywords
gold
solder layer
tin solder
phase
electrode film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006090340A
Other languages
English (en)
Other versions
JP4804190B2 (ja
Inventor
Yuichiro Yamaguchi
雄一朗 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006090340A priority Critical patent/JP4804190B2/ja
Publication of JP2007266369A publication Critical patent/JP2007266369A/ja
Application granted granted Critical
Publication of JP4804190B2 publication Critical patent/JP4804190B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】基板の保管による経時的な金錫半田層の積層状態や相の状態の変化を阻止し、且つ、金錫半田層の内部応力の変化を無くし、接合時の強度が劣化しない配線基板を提供する。
【解決手段】基板1と、該基板1上に形成された電極膜2と、該電極膜2に形成された金錫半田層3とからなる配線基板において、前記金錫半田層3は、前記電極膜との接合面が、ζ相とσ相が共晶析出した層であり、前記接合面と対向する表面が、アモルファス相を含む層であることを特徴とする配線基板。
【選択図】図1

Description

本発明は、光電素子やMEMS素子等を搭載するための配線基板であって、接合時の強度が安定な金錫半田層を有する配線基板に関する。
従来、基板に光素子等を搭載する方法として、光素子搭載部の配線導体上に、金錫半田膜を形成し、基板を加熱しながら光素子を接着することにより、基板に光素子等を搭載する方法が用いられている。
また、基板における光素子等の搭載性を改善するにあたり、例えば特許文献1には、金錫半田の自然酸化防止皮膜形成のため、金錫半田の形成において、最表面を金とする方法が記載されている。さらに特許文献1においては、基板における光素子等の搭載性を改善するにあたり、例えば、金錫半田層を、金と錫を交互に積層する方法が記載されている。
また、金錫半田層の酸化防止を目的として、表面に金膜を設けた場合は、自動認識装置による実装性が困難となるといった問題があり、この問題を解決すべく、例えば特許文献2には、最表面を金錫合金膜とするとともに、金錫半田層の厚み方向における組成や、積み上げた相の融解方向を制御した技術が記載されている。
特開平10−6073号公報 特開2005−285882号公報
しかしながら、金錫半田は固相線(液相から完全に固相となる温度)が279℃と低融点のため、金または錫原子は常温程度でも拡散により移動する。そのため、金錫半田層を形成した基板においては経時的に金錫半田層の積層状態や相の状態が変化するおそれがあった。そして、基板を長期にわたり保管する場合に、経時的に金錫半田層の積層状態や相の状態が変化することから、当初の目的を狙った酸化防止効果や融解制御効果が落ちるといった問題があった。
また、金錫半田層の積層状態や相の状態が変化することで、あわせて金錫半田層の内部応力も変化するため、光素子等の接合時の強度が変化するという問題もあった。
したがって、本発明は、基板を長期にわたり保管した場合であっても、経時的な金錫半田層の積層状態や相の状態が変化を防止することができ、且つ、金錫半田層の内部応力の変化がない、すなわち光素子等の接合時の強度が変化しない配線基板を提供することにある。
本発明の配線基板は、基板と、該基板上に形成された電極膜と、該電極膜に形成された金錫半田層とからなる配線基板において、前記金錫半田層は、前記電極膜との接合面が、ζ相とσ相が共晶析出した層であり、前記接合面と対向する表面が、アモルファス相を含む層であることを特徴とするものである。
また本発明の配線基板は好ましくは、前記表面が、金と錫のスピノーダル分解を生じたアモルファス相であることを特徴とするものである。
また本発明の配線基板は好ましくは、前記スピノーダル分解が、異方性であることを特徴とするものである。
また本発明の配線基板は好ましくは、前記表面に、金からなる膜を有することを特徴とするものである。
本発明の配線基板は、基板と、該基板上に形成された電極膜と、該電極膜に形成された金錫半田層とからなる配線基板において、前記金錫半田層は、前記電極膜との接合面が、ζ相とσ相が共晶析出した層であり、前記接合面と対向する表面が、アモルファス相を含む層であることから、金錫半田層と下地となる電極膜の結合が、安定かつ強固な配線基板を提供することができる。
すなわち、金錫半田層は、少なくとも下地となる電極膜との接合面(好ましくは、その近傍も)が、金錫組成による安定な金属間化合物結晶であるζ相とδ相であることから、下地電極膜との原子間結合が安定かつ強固となる。
また本発明の配線基板は好ましくは、前記表面が、金と錫のスピノーダル分解を生じたアモルファス相であることから、金錫半田層の内部応力を緩和することができる。
すなわち、金錫半田層の表面(好ましくは、その近傍も)が、アモルファス相を含む層であり、かつ、金錫合金の錫の拡散開始温度は室温付近であることから、この部分は内部応力等に対して柔軟に変化することができる。つまりアモルファス相は原子位置を変化させる構造緩和をすることにより、過剰な内部応力を吸収して電極膜及び金錫半田層の内部応力を緩和する。そのため、金錫半田層の下地の電極膜との接合面およびその近傍での金錫組成による安定な金属間化合物結晶であるζ相とδ相は内部応力からの影響を低減することができる。このため金錫半田層と電極膜の結合が、熱力学的に安定かつ強固な配線基板を提供することができる。さらには、金錫半田層と電極膜の結合が、安定かつ強固な配線基板であることおよび、熱力学的により安定となることから長期にわたり保管した場合であっても、光素子等と強固に接合できる配線基板を提供することができる。
そして、金錫半田層の表面(好ましくは、その近傍も)のアモルファス相は、金と錫のスピノーダル分解を生じることから、金や錫の原子間距離は連続的に変化している。そして、この変化量は電極膜の応力により、更に原子間距離を連続的に変化させる。そして、この原子間距離の変化は熱力学的には不安定な方向に振れるため、スピノーダル分解の周期と振幅は熱力学的に安定な方向に変化する。このため、原子間距離の変化の周期が内部応力を吸収し、かつ、連続的なため、電極膜と金錫半田層の内部応力を小さくする。
さらには、電極膜の内部応力が非常に大きい場合にはアモルファス相を厚くすることにより、応力緩和能を大きくすることができる。それゆえ、電極膜と基板または電極膜と金錫半田層の密着性が高くなり、接合強度が増す。また、内部応力をドライビングフォースとした金錫半田層内の積層状態の変化や相の状態の変化が、金錫半田層の表面及び表面近傍のアモルファス相内部に留められることにより、金錫半田層と電極膜の結合が、安定かつ強固な配線基板を提供することができる。
また本発明の配線基板は好ましくは、前記スピノーダル分解が、異方性であることから、スピノーダル分解の周期は金錫半田層表面の位置に寄らず概ね一定となる。このため、金錫半田パターンの形状に寄らず、電極膜や金錫半田層の内部応力削減効果が得られる。
また本発明の配線基板は好ましくは、前記表面に、金からなる膜を有することから、錫原子の表面酸化を有効に阻止できる。このため、スピノーダル分解による効果が、表面酸化により阻害されることを有効に阻止できる。
次に本発明の配線基板を添付の図面に従って詳細に説明する。
図1は本発明例の実施の形態の一例である。図1において、1は基材、2は電極膜、3は金錫半田層、5は金錫半田層中のζ相とδ相が共晶析出した部分、6はアモルファス相を含む金錫半田層を示す。なお、ζ相とδ相が共晶析出した金錫半田層5およびアモルファス相を含む金錫半田層6からなる金属半田層3は、本実施例において金属半田層3を詳細に説明するために、金錫半田層5と金錫半田層6として分離して図示したものである。したがって、本発明において金属半田層3は、金属半田層5および金属半田層6の機能を有していればよく、一体的に形成されても、分離して形成されてもよい。
基材1はアルミナやガラスセラミック(ガラセラ)や窒化アルミニウムや窒化珪素や表面絶縁処理した半導体シリコンやダイヤモンドや石英やガラスや正方晶窒化硼素などであるがこれらに限定されず絶縁確保される基板であれば、特に制限はない。
電極膜2はその構成が、密着層、バリア層、導電層からなる3層構造、または、密着層、導電層からなる2層構造等により形成される。これら各層を構成する材料としては、例えば、密着層としては、チタニウム(Ti)、クロミウム(Cr)、ニクロム合金、タンタル(Ta)、窒化タンタル(TaN)、チタンタングステン合金(TiW)等があげられるが、基板1に密着性のある金属、合金、金属管化合物、化合物であれば、特に制限はない。
また、バリア層としては、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)、TiW、TaN、各種シリサイドなどがあげられるが、密着層と導電層の相互拡散を阻害すると共に密着層及び導電層に密着性の良い物質であれば、特に制限はない。
また、導電層としては、金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)などがあげられるが、良伝導体であり、かつ基板1または密着層またはバリア層と密着性が良いものであれば、特に制限はない。
なお、電極膜2は、上記の材料等を適宜組み合わせて形成されるが、上記、組み合わせに限らず、電気的伝導する金属または金属間化合物であれば、特に制限はない。
そして、金錫半田層3は、電極膜2と接合する接合面を有する金錫半田層5と、表面を有する金錫半田層6を有する。
ここで、金錫半田層5は、通常用いられる金錫共晶半田であり、ζ相とδ層の共晶または亜共晶組織からなる。
そして、ζ相とδ層の共晶または亜共晶組織を得るにあたっては、適宜温度や金錫の配合量を選択して作製すればよいが、例えば、常温で作製する場合にあたっては、金の配合量を65重量%〜85重量%程度とし、錫の配合量を15重量%〜35重量%程度とすればよい。更に金錫半田の高融点層比率を低下させしめ、半田作業性が高くなるようにするため、金の配合量を70重量%〜80%程度とし、錫の配合量を20%〜30%程度とすれば更によい。
金錫半田層6はアモルファス相を含む金錫半田層であり、金錫半田層5の成膜においてまたは成膜中に基板1を冷却することによって形成される。なお、本発明においては、アモルファス相を効果的に作製するために、急速に冷却するのが好ましい。
また、アモルファス相をふくむ金錫半田相6は、アモルファス相が緩和され、微小領域での濃度の揺らぎを持つスピノーダル分解を生じていることが好ましい。
スピノーダル分解は一般的には析出系または二相分離系の固溶体合金または均一なマトリクスとして析出または二相分離する自由エネルギーが不十分な程度の温度にて時効した場合に現れることが多い。金錫半田層では比較的低温の基板に真空蒸着して成膜することにより均一なアモルファスのマトリクスとする。その後、時効を行ってスピノーダル分解を発生させることが出来る。
スピノーダル分解は、組成や熱力学的状態や応力により、波長や振幅が可逆的に変化すると更によい。また、微小領域での濃度揺らぎを持つスピノーダル分解厚みが可変的であるとさらによい。
さらにアモルファス相を含む金錫半田相6において、アモルファス相が緩和された微小領域での濃度の揺らぎを持つスピノーダル分解は、スピノーダル分解の周期単位は部分的な粗大化が発生せず、均一に内部応力を緩和するうえで、異方性とするのが好ましく、つまりは異方性が生じるよう、適宜組成等を調整するのが好ましい。
続いて、図2は本発明例の実施の形態の他の一例である。図1において、4は金からなる膜を示しており、図1と同一の構成の部材については、図1の番号を引用する。
金錫半田層3の表面、すなわち金錫半田層6の表面に、金からなる薄い膜を形成すると表面酸化が阻止されるため、スピノーダル分解による効果が、表面酸化により阻害されることを有効に阻止できる。それゆえ、長期にわたり保管した場合であっても、光素子等と強固に接合できる配線基板1を提供することができる。
なお、金錫半田層3を形成する際に低温にて形成して、アモルファス相をふくむ金錫半田相6として成膜した後に、40℃〜180℃にてアニールを行い、電極膜結晶の影響により、電極膜2と接合する金錫半田層5を形成し、表面にアモルファス相をふくむ金錫半田相6を残す処理を行うことにより、工業的に管理された相の形成ができるため好ましい。さらには、60℃〜150℃の温度にてアニールするのが好ましく、さらに表面の酸化を抑制する上で、中性雰囲気または還元雰囲気または真空中でアニールするのが好ましい。
以下、本発明の配線基板の実施例について説明する。
まず、基体1として母材を50mm×50mm×0.2mmサイズに切断、表裏面を鏡面研磨したAlN基板を準備した。
次にHMDS(ヘキサメチルジシラザン)に曝気した後に画像反転レジストにて電極膜2のリバースパターンを形成した。電極膜2のリバースパターンを形成された基板1はアッシング処理を行った後、常温下で次の電極膜2を成膜した。膜密着層としてTiを0.1μm、バリア層としてPtを0.2μm、導電層としてAuを0.5μm順次積層した。次にn−メチルピロドン液に浸漬して、リバースパターンを形成しているレジストを除去することにより、不要部分の電極膜を除去し、以後順次アセトン、イソプロパノール(IPA)、純水でリンス洗浄を行い、次にスピン乾燥することにより電極配線を形成した配線基板を得た。
次に再度画像反転レジストにて金錫半田層3のリバースパターンを形成した。金錫半田層3のリバースパターンを形成された基板はアッシング処理を行った後、パラメーターを変更しつつ金錫半田層3を3μm成膜した。引き続き、酸化防止のための金層4の成膜も行った。
金錫半田層3を形成した基板は次にn−メチルピロドン液に浸漬して、リバースパターンを形成しているレジストを除去することにより、不要部分の金錫半田層3を除去し、以後順次アセトン、イソプロパノール(IPA)、純水でリンス洗浄を行い、次にスピン乾燥することにより電極配線上に金錫半田層を形成した配線基板を得た。
次に所定サイズに各基板をダイシングし、個片の評価基板とした。個片化した評価基板は必要に応じて40〜180℃のアニールを所定時間行ない、評価サンプルとした。
評価サンプルはそれぞれ常温にて1ヶ月大気中にて保管し、評価に供した。
また、比較対象例サンプルは上記と同様に作成したが、アニールと保管は行わないこととした。
評価はヒーターブロック上で各評価サンプルを320℃に加熱すると同時に、接合面にTi0.1μm、Pt0.2μm、Au0.2μmを順次積層した半田層と同じサイズに切断したシリコン(Si)チップを半田層に押しつけて接合し、続いてヒーターブロックから下ろして冷却後にシェア強度を測定することによって行った。また、評価サンプル作成条件毎に10個のサンプルを評価し、最小のシェア強度の1桁を切り捨て、10MPa単位で接合強度の数値化を行った。
以下、表に基づき説明する。なお、表中AMO表示はアモルファス相を示している。
表1のNo.1から6はアニールにより金錫半田の表面がアモルファス相を含む状態となっている評価サンプルの結果である。アニール時間0.5時間(Hr)の場合、アニール温度80℃から180℃までは金錫表面はアモルファス相を含む層であり、かつ、スピノーダル分解が発生しており、また、ζ相とδ相の異方性も高い。このため、シェア強度が40MPa以上と強い結果である。
また、No.7から11は本発明外の比較例である。No.7,8はアニールされすぎ、異方性の強さが低くなり、また、スピノーダル分解は析出反応に変移したため、シェア強度はやや弱くなった。
また、No.9,10,11はアニールを行わないか、40℃で0.5Hr程度しか行わなかったため、アモルファス相の構造緩和が進まないため、半田層内部もアモルファス相を含み、スピノーダル分解も起こっていないため、内部応力が高い状態に保持されているため、接合強度が10から20MPaと低い。
Figure 2007266369
なお、本発明は上述の最良の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を行うことは何等差し支えない。
本発明の配線基板の実施の形態の一例を示す断面図である。 本発明の配線基板の実施の形態の他の一例を示す断面図である。 従来の配線基板の形態の一例を示す断面図である。
符号の説明
1:基板
2:電極膜
3:金錫半田層
4:金からなる膜
5:アモルファス相を含まない金錫半田層である。
6:アモルファス相を含む金錫半田層である。

Claims (4)

  1. 基板と、該基板上に形成された電極膜と、該電極膜に形成された金錫半田層とからなる配線基板において、前記金錫半田層は、前記電極膜との接合面が、ζ相とσ相が共晶析出した層であり、前記接合面と対向する表面が、アモルファス相を含む層であることを特徴とする配線基板。
  2. 前記表面が、金と錫のスピノーダル分解を生じたアモルファス相であることを特徴とする請求項1に記載の配線基板。
  3. 前記スピノーダル分解が、異方性であることを特徴とする請求項2に記載の配線基板。
  4. 前記表面に、金からなる膜を有することを特徴とする請求項1に記載の配線基板。
JP2006090340A 2006-03-29 2006-03-29 配線基板 Expired - Fee Related JP4804190B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006090340A JP4804190B2 (ja) 2006-03-29 2006-03-29 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006090340A JP4804190B2 (ja) 2006-03-29 2006-03-29 配線基板

Publications (2)

Publication Number Publication Date
JP2007266369A true JP2007266369A (ja) 2007-10-11
JP4804190B2 JP4804190B2 (ja) 2011-11-02

Family

ID=38639052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006090340A Expired - Fee Related JP4804190B2 (ja) 2006-03-29 2006-03-29 配線基板

Country Status (1)

Country Link
JP (1) JP4804190B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7181843B2 (ja) 2019-07-30 2022-12-01 日本特殊陶業株式会社 配線基板、および配線基板の製造方法
JP7508918B2 (ja) 2020-07-22 2024-07-02 日本電気硝子株式会社 はんだ膜及びその製造方法、光学デバイス用部品、並びに光学デバイス

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54103764A (en) * 1978-02-03 1979-08-15 Hitachi Ltd Brazing material
JPH01138777A (ja) * 1987-11-25 1989-05-31 Mitsubishi Electric Corp 光半導体素子用サブマウント
JPH06277870A (ja) * 1993-03-26 1994-10-04 Nippon Steel Corp 板厚精度の優れた極薄Au−Sn合金ろう材
JPH06326210A (ja) * 1993-05-13 1994-11-25 Mitsubishi Electric Corp 光半導体素子用サブマウント

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54103764A (en) * 1978-02-03 1979-08-15 Hitachi Ltd Brazing material
JPH01138777A (ja) * 1987-11-25 1989-05-31 Mitsubishi Electric Corp 光半導体素子用サブマウント
JPH06277870A (ja) * 1993-03-26 1994-10-04 Nippon Steel Corp 板厚精度の優れた極薄Au−Sn合金ろう材
JPH06326210A (ja) * 1993-05-13 1994-11-25 Mitsubishi Electric Corp 光半導体素子用サブマウント

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7181843B2 (ja) 2019-07-30 2022-12-01 日本特殊陶業株式会社 配線基板、および配線基板の製造方法
JP7508918B2 (ja) 2020-07-22 2024-07-02 日本電気硝子株式会社 はんだ膜及びその製造方法、光学デバイス用部品、並びに光学デバイス

Also Published As

Publication number Publication date
JP4804190B2 (ja) 2011-11-02

Similar Documents

Publication Publication Date Title
KR101476343B1 (ko) 금속화된 세라믹 베이스를 갖는 컴포넌트
TWI302722B (en) Ubm pad, solder contact and methods for creating a solder joint
JP2007528601A (ja) 信頼性が高く、費用効果があり、熱的に強いAuSnダイ取付け技術
JPWO2016006660A1 (ja) 異方導電性部材および多層配線基板
JP4544964B2 (ja) 放熱基板
JP2012084788A (ja) 高温半導体素子用平角状銀(Ag)クラッド銅リボン
WO1994014190A1 (en) Surface structure for soldering and non-flux soldering method using the same
US11195815B2 (en) Semiconductor device and manufacturing method thereof with Cu and Sn intermetallic compound
JP5031677B2 (ja) 接合構造体の製造方法
JP4804190B2 (ja) 配線基板
JP2006114917A (ja) 接着力に優れた多層薄膜を含む素子及びその製造方法
US20100224994A1 (en) Low Temperature Metal to Silicon Diffusion and Silicide Wafer Bonding
WO2019088068A1 (ja) はんだ継手、およびはんだ継手の形成方法
JP2005032834A (ja) 半導体チップと基板との接合方法
JP2008080393A (ja) 包晶系合金を用いた接合体、接合方法、及び半導体装置
JP2001127375A (ja) 光半導体素子搭載用サブマウント
JP2008147309A (ja) セラミックス基板およびこれを用いた半導体モジュール
CN109103114B (zh) 形成氧化铝层的方法、有氧化铝层的金属表面和电子器件
Zheng et al. Die attach for high temperature electronics packaging
JP6116857B2 (ja) Au系はんだダイアタッチメント半導体装置及びその製造方法
CN112951786A (zh) 焊料材料、层结构及其形成方法、芯片封装及其形成方法、芯片布置及其形成方法
JP2001048668A (ja) セラミックスと金属の接合方法および接合体および圧電振動装置
JP5672685B2 (ja) 半導体装置の製造方法
JP2010205974A (ja) 半導体装置
KR101372205B1 (ko) 리드 프레임 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110809

R150 Certificate of patent or registration of utility model

Ref document number: 4804190

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees