JP2001127375A - 光半導体素子搭載用サブマウント - Google Patents
光半導体素子搭載用サブマウントInfo
- Publication number
- JP2001127375A JP2001127375A JP31001899A JP31001899A JP2001127375A JP 2001127375 A JP2001127375 A JP 2001127375A JP 31001899 A JP31001899 A JP 31001899A JP 31001899 A JP31001899 A JP 31001899A JP 2001127375 A JP2001127375 A JP 2001127375A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- optical semiconductor
- semiconductor element
- brazing material
- submount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0213—Sapphire, quartz or diamond based substrates
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】熱応力が光半導体素子側に伝わり光半導体素子
が破損するのを抑え、また光半導体素子を接合するため
にロウ材層を加熱溶融させた時に、金属層成分がロウ材
層中に融け込んで合金化することがなく、ロウ材層の組
成変化による融点上昇が生じず、良好な接合性が得られ
る。 【解決手段】ダイヤモンド基板１上の光半導体素子搭載
部に、密着金属層２と拡散防止層３と主導体層４とを順
次積層させた配線層上に、Ａｕ，Ａｇ，Ｃｕまたはこれ
らの合金から成る金属層５と第２の拡散防止層６とロウ
材層７とを順次積層させた接合層を形成して成る搭載用
電極を設けたことを特徴とする。
が破損するのを抑え、また光半導体素子を接合するため
にロウ材層を加熱溶融させた時に、金属層成分がロウ材
層中に融け込んで合金化することがなく、ロウ材層の組
成変化による融点上昇が生じず、良好な接合性が得られ
る。 【解決手段】ダイヤモンド基板１上の光半導体素子搭載
部に、密着金属層２と拡散防止層３と主導体層４とを順
次積層させた配線層上に、Ａｕ，Ａｇ，Ｃｕまたはこれ
らの合金から成る金属層５と第２の拡散防止層６とロウ
材層７とを順次積層させた接合層を形成して成る搭載用
電極を設けたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザ等の
光半導体素子を搭載する光半導体素子搭載用サブマウン
ト，光半導体素子用キャリアに関し、特に高出力の半導
体レーザや精密な温度制御が必要な半導体レーザ等を搭
載するためのものに関する。
光半導体素子を搭載する光半導体素子搭載用サブマウン
ト，光半導体素子用キャリアに関し、特に高出力の半導
体レーザや精密な温度制御が必要な半導体レーザ等を搭
載するためのものに関する。
【０００２】
【従来の技術】従来の光半導体素子搭載用サブマウント
（以下、サブマウントと略す）の光半導体素子搭載用の
配線層、および光半導体素子接合用の接合層の部分断面
図を図２に示す。同図において、１は熱伝導性および強
度に優れたダイヤモンド基板、２は密着性の良好なＴｉ
等からなる密着金属層、３は密着金属層２の成分が上側
の主導体層４に拡散するのを防止する拡散防止層（以
下、バリア層ともいう）、４はＡｕ等からなる主導体層
であり、これらの密着金属層２，拡散防止層３，主導体
層４が配線層を構成する。そして、主導体層４上に、光
半導体電子部品等の配線層と接合するためのＡｕ−Ｓｎ
合金等からなる低融点のロウ材層７が積層され、ロウ材
層７が接合層を構成する。なお、ダイヤモンド基板１の
１主面に配線層，接合層が積層され、他方主面にも配線
層が形成されているが、他方主面の配線層はない場合も
ある。
（以下、サブマウントと略す）の光半導体素子搭載用の
配線層、および光半導体素子接合用の接合層の部分断面
図を図２に示す。同図において、１は熱伝導性および強
度に優れたダイヤモンド基板、２は密着性の良好なＴｉ
等からなる密着金属層、３は密着金属層２の成分が上側
の主導体層４に拡散するのを防止する拡散防止層（以
下、バリア層ともいう）、４はＡｕ等からなる主導体層
であり、これらの密着金属層２，拡散防止層３，主導体
層４が配線層を構成する。そして、主導体層４上に、光
半導体電子部品等の配線層と接合するためのＡｕ−Ｓｎ
合金等からなる低融点のロウ材層７が積層され、ロウ材
層７が接合層を構成する。なお、ダイヤモンド基板１の
１主面に配線層，接合層が積層され、他方主面にも配線
層が形成されているが、他方主面の配線層はない場合も
ある。
【０００３】このようなサブマウント用のダイヤモンド
基板１は、全体がダイヤモンドからなるもの、またはシ
リコン基板の表面にダイヤモンド膜をＣＶＤ法等により
コーティングした後、シリコン基板を溶解除去してダイ
ヤモンド膜のみを残し、このダイヤモンド膜を基板とし
たものが用いられていた（特開平６―１７７１３５号公
報，特公平７―５４８３４号公報参照）。そして、ダイ
ヤモンド基板１の１主面上に、密着金属層としてのＴｉ
層，拡散防止層としてのＰｔ層，主導体層としてのＡｕ
層を順次積層させた配線層を形成し、その配線層上に部
分的に接合層としてのＡｕ−Ｓｎ合金半田等の金属ロウ
材を所定のパターンで形成し、さらにその接合層上にＧ
ａＡｓ等の半導体材料からなる半導体レーザ等を載置し
マウントして使用していた。さらに、半導体レーザを搭
載したサブマウントの他方主面（裏面）側は、Ｐｂ−Ｓ
ｎ半田等により、Ｃｕ−Ｗ配線層上や母基板としてのセ
ラミック基板上に接合されていた。
基板１は、全体がダイヤモンドからなるもの、またはシ
リコン基板の表面にダイヤモンド膜をＣＶＤ法等により
コーティングした後、シリコン基板を溶解除去してダイ
ヤモンド膜のみを残し、このダイヤモンド膜を基板とし
たものが用いられていた（特開平６―１７７１３５号公
報，特公平７―５４８３４号公報参照）。そして、ダイ
ヤモンド基板１の１主面上に、密着金属層としてのＴｉ
層，拡散防止層としてのＰｔ層，主導体層としてのＡｕ
層を順次積層させた配線層を形成し、その配線層上に部
分的に接合層としてのＡｕ−Ｓｎ合金半田等の金属ロウ
材を所定のパターンで形成し、さらにその接合層上にＧ
ａＡｓ等の半導体材料からなる半導体レーザ等を載置し
マウントして使用していた。さらに、半導体レーザを搭
載したサブマウントの他方主面（裏面）側は、Ｐｂ−Ｓ
ｎ半田等により、Ｃｕ−Ｗ配線層上や母基板としてのセ
ラミック基板上に接合されていた。
【０００４】配線層を構成する上記密着金属層２，拡散
防止層３，主導体層４は、スパッタリング法，蒸着法等
の薄膜形成法により形成され、フォトリソグラィ法によ
り所望のパターンに加工することで、光半導体素子搭載
用の配線層として形成される。前記配線層は、一般に、
Ｔｉ，Ｃｒ，Ｔａ等からなる密着金属層、Ｐｔ，Ｐｄ，
Ｎｉ等からなる拡散防止層、Ａｕ等からなる主導体層を
順次積層させた３層構造からなり、特に特性的に良好な
層構成としてＴｉ層，Ｐｔ層，Ａｕ層の層構成を採るこ
とが多い。
防止層３，主導体層４は、スパッタリング法，蒸着法等
の薄膜形成法により形成され、フォトリソグラィ法によ
り所望のパターンに加工することで、光半導体素子搭載
用の配線層として形成される。前記配線層は、一般に、
Ｔｉ，Ｃｒ，Ｔａ等からなる密着金属層、Ｐｔ，Ｐｄ，
Ｎｉ等からなる拡散防止層、Ａｕ等からなる主導体層を
順次積層させた３層構造からなり、特に特性的に良好な
層構成としてＴｉ層，Ｐｔ層，Ａｕ層の層構成を採るこ
とが多い。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来のサブマウントにおいては、ダイヤモンド基板１と搭
載する光半導体素子とは、それらの熱膨張係数差および
駆動時の温度差により熱応力が発生し、この熱応力によ
ってＧａＡｓ単結晶等の脆い化合物半導体材料から成る
半導体レーザ等が破壊されるといった問題があった。例
えば、ダイヤモンド基板１の熱膨張係数が２．３×１０
― 6／℃程度なのに対し、ＧａＡｓ単結晶から成る光半
導体素子の熱膨張係数は６．５×１０― 6／℃程度であ
るため、その差は４．２×１０― 6／℃程度となり、大
きな熱歪みが発生し、ダイヤモンド基板１と光半導体素
子との間に大きな熱応力が生じていた。
来のサブマウントにおいては、ダイヤモンド基板１と搭
載する光半導体素子とは、それらの熱膨張係数差および
駆動時の温度差により熱応力が発生し、この熱応力によ
ってＧａＡｓ単結晶等の脆い化合物半導体材料から成る
半導体レーザ等が破壊されるといった問題があった。例
えば、ダイヤモンド基板１の熱膨張係数が２．３×１０
― 6／℃程度なのに対し、ＧａＡｓ単結晶から成る光半
導体素子の熱膨張係数は６．５×１０― 6／℃程度であ
るため、その差は４．２×１０― 6／℃程度となり、大
きな熱歪みが発生し、ダイヤモンド基板１と光半導体素
子との間に大きな熱応力が生じていた。
【０００６】また、プラズマＣＶＤ法（以下、ＣＶＤ法
という）により他の基板上にダイヤモンド薄膜を形成し
たものの場合、ダイヤモンド薄膜は厚み方向に配向した
多結晶体からなる。このような配向性がある場合、引っ
張り応力や圧縮応力により破壊され易いという性質があ
る。このため、ＣＶＤ法により形成されたダイヤモンド
薄膜からなるダイヤモンド基板１は、このダイヤモンド
基板１が搭載される他のセラミック基板，金属基板，ま
たはパッケージとの間の熱応力により、破壊され易いと
いう問題点もあった。
という）により他の基板上にダイヤモンド薄膜を形成し
たものの場合、ダイヤモンド薄膜は厚み方向に配向した
多結晶体からなる。このような配向性がある場合、引っ
張り応力や圧縮応力により破壊され易いという性質があ
る。このため、ＣＶＤ法により形成されたダイヤモンド
薄膜からなるダイヤモンド基板１は、このダイヤモンド
基板１が搭載される他のセラミック基板，金属基板，ま
たはパッケージとの間の熱応力により、破壊され易いと
いう問題点もあった。
【０００７】従って、本発明は上記事情に鑑みて完成さ
れたものであり、その目的は、ダイヤモンド基板と搭載
する光半導体素子との熱膨張係数差および駆動時の温度
差による熱応力によって、ＧａＡｓ単結晶等の脆い化合
物半導体材料から成る半導体レーザ等が破壊されるのを
防止することにある。
れたものであり、その目的は、ダイヤモンド基板と搭載
する光半導体素子との熱膨張係数差および駆動時の温度
差による熱応力によって、ＧａＡｓ単結晶等の脆い化合
物半導体材料から成る半導体レーザ等が破壊されるのを
防止することにある。
【０００８】
【課題を解決するための手段】本発明の光半導体素子搭
載用サブマウントは、ダイヤモンド基板上の光半導体素
子搭載部に、密着金属層と拡散防止層と主導体層とを順
次積層させた配線層上に、Ａｕ，Ａｇ，Ｃｕまたはこれ
らの合金から成る金属層と第２の拡散防止層とロウ材層
とを順次積層させた接合層を形成して成る搭載用電極を
設けたことを特徴とする。
載用サブマウントは、ダイヤモンド基板上の光半導体素
子搭載部に、密着金属層と拡散防止層と主導体層とを順
次積層させた配線層上に、Ａｕ，Ａｇ，Ｃｕまたはこれ
らの合金から成る金属層と第２の拡散防止層とロウ材層
とを順次積層させた接合層を形成して成る搭載用電極を
設けたことを特徴とする。
【０００９】本発明は、上記構成により、ダイヤモンド
基板と搭載する光半導体素子との間に大きな熱歪みが発
生した際に、軟質の金属層が容易に変形して熱歪みによ
る熱応力を吸収する。従って、大きな熱応力が光半導体
素子側に伝わり難いため、熱応力により光半導体素子が
破損されにくくなる。また、金属層とロウ材層との間に
第２の拡散防止層が存在するので、光半導体素子を接合
するためにロウ材層を加熱溶融させた時に、金属層成分
がロウ材層中に融け込んで合金化することがなく、ロウ
材層の組成変化による融点上昇が生じず、その結果良好
な接合性が得られる。
基板と搭載する光半導体素子との間に大きな熱歪みが発
生した際に、軟質の金属層が容易に変形して熱歪みによ
る熱応力を吸収する。従って、大きな熱応力が光半導体
素子側に伝わり難いため、熱応力により光半導体素子が
破損されにくくなる。また、金属層とロウ材層との間に
第２の拡散防止層が存在するので、光半導体素子を接合
するためにロウ材層を加熱溶融させた時に、金属層成分
がロウ材層中に融け込んで合金化することがなく、ロウ
材層の組成変化による融点上昇が生じず、その結果良好
な接合性が得られる。
【００１０】
【発明の実施の形態】本発明のサブマウントについて以
下に説明する。図１は本発明のサブマウントの部分断面
図であり、１はダイヤモンド基板、２はＴｉ，Ｃｒ，Ｎ
ｉ−Ｃｒ，Ｔａ等からなる密着金属層、３はＰｔ，Ｐ
ｄ，Ｎｉ−Ｃｒ，Ｔｉ―Ｗ等からなる拡散防止層、４は
Ａｕ等からなる主導体層、５はＡｕ，Ａｇ，Ｃｕまたは
これらの合金からなる金属層、６はＰｔ，Ｒｈ，Ｒｕ等
からなる第２の拡散防止層、７はＡｕ−Ｓｎ合金ロウ
材，Ａｕ−Ｇｅ合金ロウ材，Ｐｂ−Ｓｎ半田，Ｉｎ−Ｓ
ｎ半田等からなる光半導体素子接合用のロウ材層であ
る。これらの密着金属層２，拡散防止層３，および主導
体層４は配線層を構成し、金属層５，第２の拡散防止層
６，およびロウ材層７は光半導体素子接合用の接合層を
構成する。そして、配線層上の一部に接合層を形成して
成る光半導体素子の搭載用電極が設けられる。
下に説明する。図１は本発明のサブマウントの部分断面
図であり、１はダイヤモンド基板、２はＴｉ，Ｃｒ，Ｎ
ｉ−Ｃｒ，Ｔａ等からなる密着金属層、３はＰｔ，Ｐ
ｄ，Ｎｉ−Ｃｒ，Ｔｉ―Ｗ等からなる拡散防止層、４は
Ａｕ等からなる主導体層、５はＡｕ，Ａｇ，Ｃｕまたは
これらの合金からなる金属層、６はＰｔ，Ｒｈ，Ｒｕ等
からなる第２の拡散防止層、７はＡｕ−Ｓｎ合金ロウ
材，Ａｕ−Ｇｅ合金ロウ材，Ｐｂ−Ｓｎ半田，Ｉｎ−Ｓ
ｎ半田等からなる光半導体素子接合用のロウ材層であ
る。これらの密着金属層２，拡散防止層３，および主導
体層４は配線層を構成し、金属層５，第２の拡散防止層
６，およびロウ材層７は光半導体素子接合用の接合層を
構成する。そして、配線層上の一部に接合層を形成して
成る光半導体素子の搭載用電極が設けられる。
【００１１】そして、これらの密着金属層２，拡散防止
層３，主導体層４，金属層５，第２の拡散防止層６，お
よびロウ材層７は、以下のようにして形成される。ま
ず、公知の２層レジスト法により、配線層が形成される
部分以外の部分にレジスト膜を形成する。その後、レジ
スト膜上の全面に密着金属層２，拡散防止層３，主導体
層４を蒸着法，スパッタリング法等の薄膜形成法により
順次積層する。成膜終了後、レジスト剥離液中にダイヤ
モンド基板１を浸漬することにより、余分なレジスト膜
をリフトオフし、所望のパターンを有する配線層が形成
される。なお、前記のリフトオフ法は、２層レジスト法
に限らず、３層レジスト法，画像反転レジスト法等によ
るものであってもよい。同様にして、配線層上に部分的
に、金属層５，第２の拡散防止層６，およびロウ材層７
からなる接合層を形成する。
層３，主導体層４，金属層５，第２の拡散防止層６，お
よびロウ材層７は、以下のようにして形成される。ま
ず、公知の２層レジスト法により、配線層が形成される
部分以外の部分にレジスト膜を形成する。その後、レジ
スト膜上の全面に密着金属層２，拡散防止層３，主導体
層４を蒸着法，スパッタリング法等の薄膜形成法により
順次積層する。成膜終了後、レジスト剥離液中にダイヤ
モンド基板１を浸漬することにより、余分なレジスト膜
をリフトオフし、所望のパターンを有する配線層が形成
される。なお、前記のリフトオフ法は、２層レジスト法
に限らず、３層レジスト法，画像反転レジスト法等によ
るものであってもよい。同様にして、配線層上に部分的
に、金属層５，第２の拡散防止層６，およびロウ材層７
からなる接合層を形成する。
【００１２】本発明において、密着金属層２，拡散防止
層３，主導体層４の厚さについては特に限定するもので
はないが、密着金属層２の厚さは６０〜１２００ｎｍ程
度であり、拡散防止層３の厚さは５００〜２５００ｎｍ
程度であり、主導体層４の厚さは２００〜５０００ｎｍ
程度である。
層３，主導体層４の厚さについては特に限定するもので
はないが、密着金属層２の厚さは６０〜１２００ｎｍ程
度であり、拡散防止層３の厚さは５００〜２５００ｎｍ
程度であり、主導体層４の厚さは２００〜５０００ｎｍ
程度である。
【００１３】また、金属層５の厚さは１．０μｍ以上が
良く、１．０μｍ未満では金属層５の熱応力吸収効果が
十分ではないため光半導体素子が破壊され易くなる。
５．０μｍを超えると高コスト化するため、より好まし
くは１．０〜５．０μｍがよい。第２の拡散防止層６の
厚さは０．１μｍ以上が良く、０．１μｍ未満では、十
分な拡散防止効果がないため、ロウ材層７の加熱による
接合時にロウ材層７中に金属層５成分が拡散し溶け込む
ため、ロウ材層７の融点が上昇し接合性が劣化する。
０．５μｍを超えると高コスト化するため、より好まし
くは０．１〜０．５μｍがよい。
良く、１．０μｍ未満では金属層５の熱応力吸収効果が
十分ではないため光半導体素子が破壊され易くなる。
５．０μｍを超えると高コスト化するため、より好まし
くは１．０〜５．０μｍがよい。第２の拡散防止層６の
厚さは０．１μｍ以上が良く、０．１μｍ未満では、十
分な拡散防止効果がないため、ロウ材層７の加熱による
接合時にロウ材層７中に金属層５成分が拡散し溶け込む
ため、ロウ材層７の融点が上昇し接合性が劣化する。
０．５μｍを超えると高コスト化するため、より好まし
くは０．１〜０．５μｍがよい。
【００１４】ロウ材層７の厚さは２〜１０μｍがよく、
２μｍ未満では、金属ロウ材のボリュームが小さいた
め、光半導体素子との間にボイド、即ち金属ロウ材内に
不要な空孔が発生し易い。１０μｍを超えるとリフトオ
フ法等によるロウ材層７のパターン形成が困難になる。
２μｍ未満では、金属ロウ材のボリュームが小さいた
め、光半導体素子との間にボイド、即ち金属ロウ材内に
不要な空孔が発生し易い。１０μｍを超えるとリフトオ
フ法等によるロウ材層７のパターン形成が困難になる。
【００１５】本発明の金属層５は、Ａｕ，Ａｇ，Ｃｕ，
またはこれらの金属元素のうちいずれか２種以上の合金
から成り、これらの金属元素および合金は３００〜４０
０ＭＰａ（メガパスカル）の最大引張応力に対して破断
時の伸び率が３０％以上である軟質の金属であり、薄膜
形成した後に酸素等と反応し難く化学的安定性に優れ
る。他のＳｎ，Ｉｎ等の軟質の金属は融点が低すぎ、ま
たＮｉ等は薄膜形成後に硬化するといった特性があるた
め、上記本発明の材料とする。
またはこれらの金属元素のうちいずれか２種以上の合金
から成り、これらの金属元素および合金は３００〜４０
０ＭＰａ（メガパスカル）の最大引張応力に対して破断
時の伸び率が３０％以上である軟質の金属であり、薄膜
形成した後に酸素等と反応し難く化学的安定性に優れ
る。他のＳｎ，Ｉｎ等の軟質の金属は融点が低すぎ、ま
たＮｉ等は薄膜形成後に硬化するといった特性があるた
め、上記本発明の材料とする。
【００１６】また本発明のロウ材層７は低融点（１３０
〜４５０℃）のものがよく、加熱時間を短くして主導体
層４との反応が生じ難いものとなる。
〜４５０℃）のものがよく、加熱時間を短くして主導体
層４との反応が生じ難いものとなる。
【００１７】ここで、サブマウントの配線層および接合
層上に半導体レーザ８を搭載した状態を図３，図４に示
す。これらの図において、８は半導体レーザ、８ａは半
導体レーザ８下面の接合用のバックメタル層、８ｂは駆
動信号等の入力用の入力配線層、８ｃは発光部である。
なお、図４において、１０は光半導体素子搭載部、１１
は搭載用電極である。
層上に半導体レーザ８を搭載した状態を図３，図４に示
す。これらの図において、８は半導体レーザ、８ａは半
導体レーザ８下面の接合用のバックメタル層、８ｂは駆
動信号等の入力用の入力配線層、８ｃは発光部である。
なお、図４において、１０は光半導体素子搭載部、１１
は搭載用電極である。
【００１８】本発明のサブマウントは、図３および図４
に示したような半導体レーザ８等の光半導体素子用のサ
ブマウントに限らず、ＬＳＩ，ＩＣ等を搭載するサブマ
ウントおよび配線基板にも適用できることはいうまでも
ない。また、本発明の配線層は、図３，図４に示すよう
に、その上に接合層を介して光半導体素子の電極等が載
置接合されるものであるが、配線層はより複雑なパター
ンを形成してもよい。さらに、本発明のサブマウントは
ＧａＡｓ等の脆い半導体材料からなる光半導体素子用と
して好適なものであるが、ＧａＡｓ以外の半導体材料か
らなる光半導体素子にも適用できることはいうまでもな
い。
に示したような半導体レーザ８等の光半導体素子用のサ
ブマウントに限らず、ＬＳＩ，ＩＣ等を搭載するサブマ
ウントおよび配線基板にも適用できることはいうまでも
ない。また、本発明の配線層は、図３，図４に示すよう
に、その上に接合層を介して光半導体素子の電極等が載
置接合されるものであるが、配線層はより複雑なパター
ンを形成してもよい。さらに、本発明のサブマウントは
ＧａＡｓ等の脆い半導体材料からなる光半導体素子用と
して好適なものであるが、ＧａＡｓ以外の半導体材料か
らなる光半導体素子にも適用できることはいうまでもな
い。
【００１９】かくして、本発明は、ダイヤモンド基板と
搭載する光半導体素子との間に大きな熱歪みが発生した
際に、金属層が容易に変形して熱歪みによる熱応力を吸
収し、熱応力により光半導体素子が破損されにくくな
る。また、光半導体素子を接合するためにロウ材層を加
熱溶融させた時に、金属層成分がロウ材層中に融け込ん
で合金化することがなく、ロウ材層の組成変化による融
点上昇が生じず、その結果良好な接合性が得られるとい
う作用効果を有する。
搭載する光半導体素子との間に大きな熱歪みが発生した
際に、金属層が容易に変形して熱歪みによる熱応力を吸
収し、熱応力により光半導体素子が破損されにくくな
る。また、光半導体素子を接合するためにロウ材層を加
熱溶融させた時に、金属層成分がロウ材層中に融け込ん
で合金化することがなく、ロウ材層の組成変化による融
点上昇が生じず、その結果良好な接合性が得られるとい
う作用効果を有する。
【００２０】なお、本発明は上記実施形態に限定される
ものではなく、本発明の要旨を逸脱しない範囲内におい
て種々の変更を行なうことは何等差し支えない。
ものではなく、本発明の要旨を逸脱しない範囲内におい
て種々の変更を行なうことは何等差し支えない。
【００２１】
【実施例】本発明の実施例を以下に説明する。
【００２２】（実施例）図１のサブマウントを以下のよ
うにして構成した。シリコン基板上に、ＣＶＤ法により
厚さ３００μｍのダイヤモンド膜を成膜し、シリコン基
板を水酸化カリウム液により溶解して除去し、ダイヤモ
ンド膜を基板とした。このダイヤモンド基板から個々の
ダイヤモンド基板１を切り出し、２ｍｍ角のダイヤモン
ド基板１を作製した。
うにして構成した。シリコン基板上に、ＣＶＤ法により
厚さ３００μｍのダイヤモンド膜を成膜し、シリコン基
板を水酸化カリウム液により溶解して除去し、ダイヤモ
ンド膜を基板とした。このダイヤモンド基板から個々の
ダイヤモンド基板１を切り出し、２ｍｍ角のダイヤモン
ド基板１を作製した。
【００２３】このダイヤモンド基板１の一方の主面に、
２層レジスト法により配線層が形成される部分以外の部
分にレジスト膜を形成し、２層レジスト法によりパター
ン形成した後、この主面の全面に厚さ０．１μｍのＴｉ
からなる密着金属層２、厚さ０．１μｍのＰｔからなる
拡散防止層３、厚さ１．０μｍのＡｕからなる主導体層
を、スパッタリング法により順次積層させた。次いで、
レジスト層を剥離除去して、所望のパターンとなるよう
にパターン加工した。
２層レジスト法により配線層が形成される部分以外の部
分にレジスト膜を形成し、２層レジスト法によりパター
ン形成した後、この主面の全面に厚さ０．１μｍのＴｉ
からなる密着金属層２、厚さ０．１μｍのＰｔからなる
拡散防止層３、厚さ１．０μｍのＡｕからなる主導体層
を、スパッタリング法により順次積層させた。次いで、
レジスト層を剥離除去して、所望のパターンとなるよう
にパターン加工した。
【００２４】同様にして、配線層上に部分的に、２層レ
ジスト法，スパッタリング法により、表１に示すように
種々の厚さおよび組成の金属層５，種々の厚さおよび組
成の第２の拡散防止層６，Ａｕ−Ｓｎ合金半田（融点２
８０℃）のロウ材層７を順次積層させ、リフトオフする
ことにより、所望のパターンとなるようにパターン加工
した。このロウ材層７上に、１ｍｍ×１ｍｍ×０．１ｍ
ｍのＧａＡｓを半導体材料とする半導体レーザを下記の
ように接合搭載し、温度サイクル試験による熱応力破壊
テスト、半田濡れ性の評価を行い、その結果を表１に示
す。
ジスト法，スパッタリング法により、表１に示すように
種々の厚さおよび組成の金属層５，種々の厚さおよび組
成の第２の拡散防止層６，Ａｕ−Ｓｎ合金半田（融点２
８０℃）のロウ材層７を順次積層させ、リフトオフする
ことにより、所望のパターンとなるようにパターン加工
した。このロウ材層７上に、１ｍｍ×１ｍｍ×０．１ｍ
ｍのＧａＡｓを半導体材料とする半導体レーザを下記の
ように接合搭載し、温度サイクル試験による熱応力破壊
テスト、半田濡れ性の評価を行い、その結果を表１に示
す。
【００２５】
【表１】
【００２６】表１において、熱応力破壊テスト（熱応力
特性試験）、半田濡れ性の評価は以下のように行った。
ロウ材層７の融点より２０〜５０℃程度高い温度に保持
したヒータブロック上にサブマウントを載置し、その１
０秒後に、接合用のバックメタル層として厚さ０．１μ
ｍのＴｉ層，厚さ０．１μｍのＰｔ層，厚さ０．１μｍ
のＡｕ層を順次積層させた半導体レーザをサブマウント
の接合層上に載置した。１秒間その状態を維持した後、
２秒間半導体レーザをスクラブして金属ロウ材をよくな
じませた後、ヒータブロックから半導体レーザを外し、
常温まで冷却した。
特性試験）、半田濡れ性の評価は以下のように行った。
ロウ材層７の融点より２０〜５０℃程度高い温度に保持
したヒータブロック上にサブマウントを載置し、その１
０秒後に、接合用のバックメタル層として厚さ０．１μ
ｍのＴｉ層，厚さ０．１μｍのＰｔ層，厚さ０．１μｍ
のＡｕ層を順次積層させた半導体レーザをサブマウント
の接合層上に載置した。１秒間その状態を維持した後、
２秒間半導体レーザをスクラブして金属ロウ材をよくな
じませた後、ヒータブロックから半導体レーザを外し、
常温まで冷却した。
【００２７】そして、同種の各１０個のサンプルについ
て上記温度サイクル試験を行った。その条件は、―４０
℃から８５℃まで１０分で昇温させ、８５℃を２０分維
持し、８５℃から―４０℃まで１０分で降温させ、―４
０℃を２０分維持するのを１サイクルとし、これを１０
００サイクル行った。温度サイクル試験後、半導体レー
ザの破壊の有無を観察し、破壊がなければ適、破壊があ
れば不適とした。
て上記温度サイクル試験を行った。その条件は、―４０
℃から８５℃まで１０分で昇温させ、８５℃を２０分維
持し、８５℃から―４０℃まで１０分で降温させ、―４
０℃を２０分維持するのを１サイクルとし、これを１０
００サイクル行った。温度サイクル試験後、半導体レー
ザの破壊の有無を観察し、破壊がなければ適、破壊があ
れば不適とした。
【００２８】また、３４０℃に加熱したヒータブロック
上に１個のサンプルを載置し、１２０秒間ロウ材層７の
融解状態を観察し、半田濡れ性の評価を行った。１２０
秒後でも半田が融解していたものを２重丸印、６０秒以
上融解していたものを丸印、２０秒以上融解していたも
のを三角印、２０秒未満で固化したものをばつ印とし
た。なお、表１において、バリアメタルは第２の拡散防
止層６を意味する。
上に１個のサンプルを載置し、１２０秒間ロウ材層７の
融解状態を観察し、半田濡れ性の評価を行った。１２０
秒後でも半田が融解していたものを２重丸印、６０秒以
上融解していたものを丸印、２０秒以上融解していたも
のを三角印、２０秒未満で固化したものをばつ印とし
た。なお、表１において、バリアメタルは第２の拡散防
止層６を意味する。
【００２９】表１より、ＮＯ．１〜４，１７，１９，２
１，２３では、金属層５の厚さが０．５μｍであり、そ
のため半導体レーザが温度サイクルテストで破壊され不
適となった。一方、ＮＯ．５〜１６のように金属層５の
厚さが１．０μｍ以上の場合、半導体レーザが温度サイ
クルテストで破壊されなかった。よって、金属層５の厚
さは１．０μｍ以上がよいことが判った。また、バリア
メタルの厚さにより半田濡れ性は変化し、その厚さが
０．１μｍ以上のとき良好な結果を示した。なお、Ａ
ｕ，Ａｇ，Ｃｕのうちいずれか２種以上の合金について
も同じように調べた結果、同様の特性が得られた。
１，２３では、金属層５の厚さが０．５μｍであり、そ
のため半導体レーザが温度サイクルテストで破壊され不
適となった。一方、ＮＯ．５〜１６のように金属層５の
厚さが１．０μｍ以上の場合、半導体レーザが温度サイ
クルテストで破壊されなかった。よって、金属層５の厚
さは１．０μｍ以上がよいことが判った。また、バリア
メタルの厚さにより半田濡れ性は変化し、その厚さが
０．１μｍ以上のとき良好な結果を示した。なお、Ａ
ｕ，Ａｇ，Ｃｕのうちいずれか２種以上の合金について
も同じように調べた結果、同様の特性が得られた。
【００３０】そして、比較例として、金属層５およびバ
リアメタルの両方がない場合（ＮＯ．３３）、バリアメ
タルをＮｉとした場合（ＮＯ．３４）、バリアメタルが
ない場合（ＮＯ．３５）の３種について、上記と同様に
温度サイクルテストおよび半田濡れ性評価を行った結果
を表２に示す。
リアメタルの両方がない場合（ＮＯ．３３）、バリアメ
タルをＮｉとした場合（ＮＯ．３４）、バリアメタルが
ない場合（ＮＯ．３５）の３種について、上記と同様に
温度サイクルテストおよび半田濡れ性評価を行った結果
を表２に示す。
【００３１】
【表２】
【００３２】表２より、ＮＯ．３３では、金属層５がな
いので温度サイクルテストは不適であったが、下地のＰ
ｔ層の影響で半田濡れ性は良好であった。ＮＯ．３４で
は、温度サイクルテストは適であり、これはバリアメタ
ルの存在が有効なことを示しているが、半田濡れ性は不
良であった。これは、バリアメタル材料としてＮｉが不
適であることを示している。また、ＮＯ．３５では、金
属層５成分とロウ材層７成分の合金化が生じるため、温
度サイクルテスト時に金属層５が硬化して不適となり、
ロウ材層７の融点上昇と組成の非共晶点化のため、半田
濡れ性が不良となった。
いので温度サイクルテストは不適であったが、下地のＰ
ｔ層の影響で半田濡れ性は良好であった。ＮＯ．３４で
は、温度サイクルテストは適であり、これはバリアメタ
ルの存在が有効なことを示しているが、半田濡れ性は不
良であった。これは、バリアメタル材料としてＮｉが不
適であることを示している。また、ＮＯ．３５では、金
属層５成分とロウ材層７成分の合金化が生じるため、温
度サイクルテスト時に金属層５が硬化して不適となり、
ロウ材層７の融点上昇と組成の非共晶点化のため、半田
濡れ性が不良となった。
【００３３】
【発明の効果】本発明は、ダイヤモンド基板上の光半導
体素子搭載部に、密着金属層と拡散防止層と主導体層と
を順次積層させた配線層上に、Ａｕ，Ａｇ，Ｃｕまたは
これらの合金から成る金属層と第２の拡散防止層とロウ
材層とを順次積層させた接合層を形成して成る搭載用電
極を設けたことにより、ダイヤモンド基板と光半導体素
子との間に大きな熱歪みが発生した際に、金属層が容易
に変形して熱歪みによる熱応力を吸収し、大きな熱応力
が光半導体素子側に伝わり難いため、光半導体素子が破
損されにくくなる。また、金属層とロウ材層との間に第
２の拡散防止層が存在するので、光半導体素子を接合す
るためにロウ材層を加熱溶融させた時に、金属層成分が
ロウ材層中に融け込んで合金化することがなく、ロウ材
層の組成変化による融点上昇が生じず、その結果良好な
接合性が得られる。
体素子搭載部に、密着金属層と拡散防止層と主導体層と
を順次積層させた配線層上に、Ａｕ，Ａｇ，Ｃｕまたは
これらの合金から成る金属層と第２の拡散防止層とロウ
材層とを順次積層させた接合層を形成して成る搭載用電
極を設けたことにより、ダイヤモンド基板と光半導体素
子との間に大きな熱歪みが発生した際に、金属層が容易
に変形して熱歪みによる熱応力を吸収し、大きな熱応力
が光半導体素子側に伝わり難いため、光半導体素子が破
損されにくくなる。また、金属層とロウ材層との間に第
２の拡散防止層が存在するので、光半導体素子を接合す
るためにロウ材層を加熱溶融させた時に、金属層成分が
ロウ材層中に融け込んで合金化することがなく、ロウ材
層の組成変化による融点上昇が生じず、その結果良好な
接合性が得られる。
【図１】本発明の光半導体素子搭載用サブマウントの配
線層および接合層の部分断面図である。
線層および接合層の部分断面図である。
【図２】従来の光半導体素子搭載用サブマウントの配線
層および接合層の部分断面図である。
層および接合層の部分断面図である。
【図３】半導体レーザを搭載した本発明の光半導体素子
搭載用サブマウントの配線層および接合層の部分断面図
である。
搭載用サブマウントの配線層および接合層の部分断面図
である。
【図４】半導体レーザを搭載した本発明の光半導体素子
搭載用サブマウントの平面図である。
搭載用サブマウントの平面図である。
１：ダイヤモンド基板 ２：密着金属層 ３：拡散防止層 ４：主導体層 ５：金属層 ６：第２の拡散防止層 ７：ロウ材層 ８：半導体レーザ
Claims (1)
- 【請求項１】ダイヤモンド基板上の光半導体素子搭載部
に、密着金属層と拡散防止層と主導体層とを順次積層さ
せた配線層上に、Ａｕ，Ａｇ，Ｃｕまたはこれらの合金
から成る金属層と第２の拡散防止層とロウ材層とを順次
積層させた接合層を形成して成る搭載用電極を設けたこ
とを特徴とする光半導体素子搭載用サブマウント。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31001899A JP2001127375A (ja) | 1999-10-29 | 1999-10-29 | 光半導体素子搭載用サブマウント |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31001899A JP2001127375A (ja) | 1999-10-29 | 1999-10-29 | 光半導体素子搭載用サブマウント |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001127375A true JP2001127375A (ja) | 2001-05-11 |
Family
ID=18000178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31001899A Pending JP2001127375A (ja) | 1999-10-29 | 1999-10-29 | 光半導体素子搭載用サブマウント |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001127375A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002103787A1 (fr) * | 2001-06-14 | 2002-12-27 | Tokuyama Corporation | Substrat utilise pour coller un element |
| US7075960B2 (en) | 2003-01-10 | 2006-07-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser apparatus and production method thereof |
| EP1695382A1 (en) * | 2001-05-24 | 2006-08-30 | Fry's Metals Inc. | Thermal interface material and solder preforms |
| JP2006286958A (ja) * | 2005-03-31 | 2006-10-19 | Toshiba Corp | セラミックス配線基板とそれを用いた半導体装置 |
| CN100423217C (zh) * | 2003-08-26 | 2008-10-01 | 德山株式会社 | 元件接合用基板、元件接合基板及其制造方法 |
| KR100919170B1 (ko) * | 2004-03-24 | 2009-09-28 | 가부시끼가이샤 도꾸야마 | 소자 접합용 기판 및 그 제조 방법 |
| US7663242B2 (en) | 2001-05-24 | 2010-02-16 | Lewis Brian G | Thermal interface material and solder preforms |
| JP2013225654A (ja) * | 2012-03-22 | 2013-10-31 | Nichia Chem Ind Ltd | 半導体レーザ装置 |
| US9194189B2 (en) | 2011-09-19 | 2015-11-24 | Baker Hughes Incorporated | Methods of forming a cutting element for an earth-boring tool, a related cutting element, and an earth-boring tool including such a cutting element |
| WO2018016164A1 (ja) * | 2016-07-22 | 2018-01-25 | ソニーセミコンダクタソリューションズ株式会社 | 素子構造体および発光装置 |
-
1999
- 1999-10-29 JP JP31001899A patent/JP2001127375A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1695382A1 (en) * | 2001-05-24 | 2006-08-30 | Fry's Metals Inc. | Thermal interface material and solder preforms |
| US7663242B2 (en) | 2001-05-24 | 2010-02-16 | Lewis Brian G | Thermal interface material and solder preforms |
| EP1695382A4 (en) * | 2001-05-24 | 2007-10-10 | Fry Metals Inc | THERMAL INTERFACE MATERIAL AND BRAZING PREFORMS |
| WO2002103787A1 (fr) * | 2001-06-14 | 2002-12-27 | Tokuyama Corporation | Substrat utilise pour coller un element |
| CN1316605C (zh) * | 2001-06-14 | 2007-05-16 | 株式会社德山 | 元件焊接用基板及其制造方法 |
| US7075960B2 (en) | 2003-01-10 | 2006-07-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser apparatus and production method thereof |
| US7362785B2 (en) | 2003-01-10 | 2008-04-22 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser apparatus and production method thereof |
| CN100423217C (zh) * | 2003-08-26 | 2008-10-01 | 德山株式会社 | 元件接合用基板、元件接合基板及其制造方法 |
| KR100919170B1 (ko) * | 2004-03-24 | 2009-09-28 | 가부시끼가이샤 도꾸야마 | 소자 접합용 기판 및 그 제조 방법 |
| JP2006286958A (ja) * | 2005-03-31 | 2006-10-19 | Toshiba Corp | セラミックス配線基板とそれを用いた半導体装置 |
| JP4537877B2 (ja) * | 2005-03-31 | 2010-09-08 | 株式会社東芝 | セラミックス配線基板とそれを用いた半導体装置 |
| US9194189B2 (en) | 2011-09-19 | 2015-11-24 | Baker Hughes Incorporated | Methods of forming a cutting element for an earth-boring tool, a related cutting element, and an earth-boring tool including such a cutting element |
| US9771497B2 (en) | 2011-09-19 | 2017-09-26 | Baker Hughes, A Ge Company, Llc | Methods of forming earth-boring tools |
| JP2013225654A (ja) * | 2012-03-22 | 2013-10-31 | Nichia Chem Ind Ltd | 半導体レーザ装置 |
| WO2018016164A1 (ja) * | 2016-07-22 | 2018-01-25 | ソニーセミコンダクタソリューションズ株式会社 | 素子構造体および発光装置 |
| JPWO2018016164A1 (ja) * | 2016-07-22 | 2019-05-16 | ソニーセミコンダクタソリューションズ株式会社 | 素子構造体および発光装置 |
| US11418004B2 (en) | 2016-07-22 | 2022-08-16 | Sony Semiconductor Solutions Corporation | Element structure and light-emitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100940164B1 (ko) | 서브마운트 및 반도체 장치 | |
| JP2983486B2 (ja) | ろう材料層を有する半導体基体 | |
| WO2004015756A1 (ja) | サブマウントおよび半導体装置 | |
| WO2006098454A1 (ja) | サブマウントおよびその製造方法 | |
| JP5120653B2 (ja) | 半田層及びそれを用いたデバイス接合用基板並びに該デバイス接合用基板の製造方法 | |
| JP2009290007A (ja) | 接合体、半導体装置および接合体の製造方法 | |
| TWI312647B (ja) | ||
| JP2001127375A (ja) | 光半導体素子搭載用サブマウント | |
| EP1939929B1 (en) | Heat sink using a solder layer and method for manufacturing such heat sink | |
| JPH08255973A (ja) | セラミックス回路基板 | |
| JP2005032834A (ja) | 半導体チップと基板との接合方法 | |
| JP5526336B2 (ja) | 半田層及びそれを用いたデバイス接合用基板並びにその製造方法 | |
| CN111344844B (zh) | 钎焊接头和钎焊接头的形成方法 | |
| JPH05218229A (ja) | セラミック回路基板 | |
| JPH06125026A (ja) | 端子構造とこれを用いた入出力端子部材及び配線基板 | |
| JP3912130B2 (ja) | サブマウント | |
| US6742248B2 (en) | Method of forming a soldered electrical connection | |
| WO2003069743A1 (fr) | Embase et dispositif a semiconducteur | |
| JPH08102570A (ja) | セラミックス回路基板 | |
| JP5399953B2 (ja) | 半導体素子とこれを用いた半導体装置、および半導体装置の製造方法 | |
| JP4910789B2 (ja) | パワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュール | |
| JP2007109829A (ja) | 半田接合形成方法 | |
| JPH0146228B2 (ja) | ||
| WO2001076335A1 (en) | Mounting structure of electronic device and method of mounting electronic device | |
| JPH0786444A (ja) | 半導体用複合放熱基板の製造方法 |