JP2007266252A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2007266252A JP2007266252A JP2006088480A JP2006088480A JP2007266252A JP 2007266252 A JP2007266252 A JP 2007266252A JP 2006088480 A JP2006088480 A JP 2006088480A JP 2006088480 A JP2006088480 A JP 2006088480A JP 2007266252 A JP2007266252 A JP 2007266252A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- drain
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【解決手段】 ゲート電極、キャパシタ電極を有し、それらの上に形成されたゲート絶縁膜の上に、ドレイン電極と、それと接続されたドレイン配線、ソース電極と、それと接続された画素電極が配置されており、少なくともソース電極とドレイン電極の間隙を含むように半導体層が配置されている薄膜トランジスタで、ゲート電極およびキャパシタ電極が等幅のストライプ状であり、平面的に見て、チャネル部およびそれに接するドレイン電極・ソース電極がすべてゲート電極に包含され、画素電極がキャパシタ電極に包含されている。
【選択図】図1
Description
TFTとしては、例えば図11に示すようなものが用いられている。図11(a)は平面図、図11(b)はE−E’断面図である。
図示のように、絶縁基板1上に、ゲート電極2と、それに接続されたゲート配線2’と、キャパシタ電極10と、それに接続されたキャパシタ配線10’が形成され、その上層にゲート絶縁膜3を介してソース電極4、画素電極8、ドレイン電極5、ドレイン配線5’が形成され、ドレイン電極5とソース電極4との間に半導体層6が形成されている。
ここでTFTはスイッチの役割を果たしており、ゲート配線2’に与えられた選択電圧によってTFTをオンにした時に、ドレイン配線5’に与えられた信号電圧をソース4に接続された画素電極8に書き込む。書き込まれた電圧は、画素電極8/ゲート絶縁膜3/キャパシタ電極10によって構成される蓄積キャパシタに保持される。
松本正一編著:「液晶ディスプレイ技術 −アクティブマトリクスLCD−」産業図書
これは、ゲート配線2’が延びる方向に垂直な方向に位置ずれが起きても同様である(図13)。ここまで極端にずれなかった場合でも、TFTの動作状態が正常な状態からはずれてしまう。
これは、有機半導体が有機溶媒に溶けやすいこと、紫外線に弱いこと等による。これを解消するために半導体層6を全面に形成してしまうと、図14の矢印に示すように、ゲート2が下になくかつドレイン電極5やドレイン配線5’と画素電極8が近接している部分において電流が流れてしまい、オフ電流が大きくなってしまう。その結果、表示品質は極端に悪くなる。
また本発明の薄膜トランジスタは、前記半導体層が、有機半導体または酸化物半導体であることを特徴とする。これにより、200°C以下の低温でTFTを作製することが可能になり、プラスチック基板を使用できるようになる。
また本発明の薄膜トランジスタは、前記ドレイン電極およびソース電極が複数の歯を有するクシ形電極であり、ドレイン電極の歯の数がソース電極の歯の数より1本多いことを特徴とする。これにより、ゲート電極とソース電極間の静電容量を小さくすることができる。
また本発明の薄膜トランジスタは、前記半導体層が、ソース電極とドレイン電極との間だけでなく、全面に形成されていることを特徴とする。これにより、プロセスを簡略化できる。
また、本発明の製造方法は、前記印刷法によって印刷する際に、前記基板を前記ゲート電極およびキャパシタ電極の延びる方向またはそれに垂直な方向に引っ張ることによって、前記ゲート電極およびキャパシタ電極の延びる方向に垂直な方向の寸法を調整することを特徴とする。これにより、ゲート電極およびキャパシタ電極の延びる方向に垂直な方向の位置ずれを抑えられる。
また、本発明の製造方法は、さらに層間絶縁膜を形成する工程と、上部画素電極を形成する工程とを有し、前記上部画素電極を形成する工程が、印刷法であることを特徴とする。これにより、工程を簡略化できる。
まず、ゲート電極およびキャパシタ電極を等幅のストライプ構造にすることにより、ゲート電極およびキャパシタ電極の延びる方向での位置ずれの影響をなくすことができる。
また、平面視形状として、チャネル部およびそれを構成するソース・ドレイン電極がゲート電極に包含され、画素電極がキャパシタ電極に包含されることにより、TFTのoff電流を低減できる。したがって、上部画素電極により、開口率を大きくできるとともに、ドレイン配線、チャネル部、ゲート配線の影響が表示に及ぶことを防止できる。
また、有機半導体や酸化物半導体を用いることにより、200°C以下の低温でTFTを作製することが可能になり、プラスチック基板を使用できるようになる。また、ドレイン電極の歯の数がソース電極の歯の数より1本多いことにより、ゲート電極とソース電極間の静電容量を小さくすることができる。
また、半導体が全面に形成されていること、ドレイン電極・ドレイン配線・ソース電極・画素電極を印刷で形成すること、上部画素電極を印刷で形成することにより、フォトリソグラフィの回数を減らし、工程を簡略化できる。また、ドレイン電極・ドレイン配線・ソース電極・画素電極の印刷を、ゲート電極およびキャパシタ電極の延びる方向に印刷すること、その際に基板を引っ張ることによって、寸法ずれの影響をなくせる。
(第1の実施の形態)
本発明の第1の実施の形態に係わる薄膜トランジスタの例を図1および図2に示す。図1(a)および図2(a)は薄膜トランジスタアレイの2画素領域を示す平面配置図であり、図1(b)および図2(b)はA−A’線断面図である。なお、図1の例と図2の例は、半導体層の積層順が異なるものであり、本発明の特徴である平面視形状は共通であるので、1つの実施の形態として説明する。
また、平面視形状として、チャネル部6Cおよびそれを構成するソース電極4・ドレイン電極5がゲート電極2に包含され、画素電極8がキャパシタ電極10に包含されることにより、半導体層6が全面に形成されていてもTFTのoff電流を低減できる。チャネル部6Cおよびそれを構成するソース電極4・ドレイン電極5がゲート電極2に包含されていることは、ソース電極4・ドレイン電極5間をゲート電極2に制御されずに流れるオフ電流を防止することになる。
また、有機半導体や酸化物半導体を用いることにより、200°C以下の低温でTFTを作製することが可能になり、プラスチック基板を使用できるようになる。また、ドレイン電極5の歯の数がソース電極4の歯の数より1本多いことにより、ゲート電極2とソース電極4間の静電容量を小さくすることができる。なお、ゲート電極2とソース電極4間の静電容量は、いわゆるゲートフィードスルー現象の原因であり、小さい方が望ましい。
さらに、半導体層6が全面に形成されていることにより、工程を簡略化できる。
本発明の第2の実施形態に係わる薄膜トランジスタの例を図3に示す。図3(a)は薄膜トランジスタアレイの2画素領域を示す平面配置図であり、図3(b)は、B−B’線断面図である。
図3に示すように、第2の実施の形態に係わる薄膜トランジスタは、絶縁基板1上に形成されたゲート電極2(ゲート配線2´を兼ねる)およびキャパシタ電極10(キャパシタ配線10’を兼ねる)が等幅のストライプ状になっている。等幅なので、ゲート配線2とゲート配線2’、キャパシタ電極10とキャパシタ配線10’の区別はできない。また、ゲート絶縁層3を介した異なるレイヤーに、ドレイン電極5、ドレイン配線5’、ソース電極4、画素電極8を有している。そして平面視形状として、チャネル領域6C(斜線部)と、ドレイン電極5およびゲート電極4のチャネルに接した部分が全てゲート電極2に包含され、画素電極8がキャパシタ電極10に包含されている。
本発明の第3の実施形態に係わる薄膜トランジスタの例を図4〜図6に示す。図4(a)〜図6(a)は薄膜トランジスタアレイの2画素領域を示す平面配置図であり、図4(b)、図5(b)はC−C’線断面図、図6(b)はD−D´線断面図である。
図4〜図6に示すように、第3の実施の形態に係わる薄膜トランジスタは、図1〜図3に示した第1または第2の実施形態の上に、画素電極8部に開口7Aを有する層間絶縁膜7を有し、そこを介して画素電極8と接続された上部画素電極12を有している。上部画素電極12はドレイン配線5’、チャネル6C、ゲート配線2’の上方を覆っているので、ドレイン配線5’等の電位が直接表示に影響することはない。液晶ディスプレイや電子ペーパー、有機EL等の表示は、純粋に上部画素電極12だけに支配される。
本発明の第4の実施の形態として、薄膜トランジスタの製造方法について説明する。図7は図4の薄膜トランジスタの製造方法の例であり、図8は図5の薄膜トランジスタの製造方法の例、図9は図6の薄膜トランジスタの製造方法の例である。絶縁基板1上にゲート電極2およびキャパシタ電極10を形成し(図7(a)、8(a)、9(a))、全面にゲート絶縁膜3を形成する(図7(b)、8(b)、9(b))。
印刷には、スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、反転印刷等があるが、これらはすべて印刷に方向性を有する。すなわち、印刷は全面同時に行われるのではなく、スキージの移動やロールの回転等によって、線を走査するように行われることが多い。この場合、一般に印刷の進行方向に垂直な方向の位置ずれは小さく、印刷方向の位置ずれは大きい。そこで、位置ずれの影響が少ない、ゲート電極2およびキャパシタ電極10の延びる方向を、印刷方向に合わせることで、ゲート電極2およびキャパシタ電極10に垂直な方向の位置ずれを小さくできる(図10)。
寸法が延びた試料の場合、ゲート電極2およびキャパシタ電極10の延びる方向を基材の長手方向にしておけばよい(図10)。寸法が縮んだ試料の場合、ゲート電極2およびキャパシタ電極10の延びる方向を基材の幅方向にしておけばよい。前述の位置ずれの影響を考慮すれば、寸法が延びた試料を用いて、ゲート電極2およびキャパシタ電極10の延びる方向を基材の長手方向にしておくことがより好ましい(図10)。
また、ドレイン電極5・ドレイン配線5’・ソース電極4・画素電極8の印刷を、ゲート電極2およびキャパシタ電極10の延びる方向に印刷すること、その際に基板1を引っ張ることによって、寸法ずれの影響をなくせる。
(実施例1)
本実施例1では、図1および図7を用いて説明する。すなわち、図1に示す素子を、図7(a)〜(d)の工程によって作製した。まず初めに、絶縁基板1であるPEN(厚さ100μm)上に、蒸着によってAlを50nm成膜し、フォトリソおよびウェットエッチによってゲート電極2、キャパシタ電極10を形成した(図7(a))。ゲート電極2の幅は150μm、キャパシタ電極8の幅は250μm、間隔はそれぞれ50μmである。
次に、ポリビニルフェノール溶液をスピンコートし、150°C焼成することにより、ゲート絶縁膜3としてポリビニルフェノールを1μm形成した(図7(b))。さらに、ドレイン電極5、ドレイン配線5’、ソース電極4、画素電極10として、Agインクのスクリーン印刷によって厚さ10μmのパターンを形成した(図7(c))。さらに、ポリチオフェン溶液をスピンコート、100°C焼成することにより、半導体層6を形成した(図7(d))。
別の実施例として、図2および図8を用いて説明する。図2に示す素子を、図8(a)〜(d)の工程によって作製した。まず初めに、絶縁基板1であるPEN(厚さ100μm)上に、蒸着によってAlを50nm成膜し、フォトリソおよびウェットエッチによってゲート電極2、キャパシタ電極10を形成した(図8(a))。ゲート電極2の幅は150μm、キャパシタ電極8の幅は250μm、間隔はそれぞれ50μmである。
次に、ゲート絶縁膜3としてSiONを500nmスパッタ成膜し(図8(b))、続いて、半導体層6としてInGaZnOを100nmスパッタ成膜した(図8(c))。最後に、あらかじめドレイン電極5、ドレイン配線5’、ソース電極4、画素電極10のネガパターンのレジストを形成しておき、ITOをスパッタ後、リフトオフによって、ドレイン電極5、ドレイン配線5’、ソース電極4、画素電極10を形成した(図8(d))。
別の実施例として、図3および図9を用いて説明する。図3に示す素子を、図9(a)〜(d)の工程によって作製した。まず初めに、絶縁基板1であるPEN(厚さ100μm)上に、蒸着によってAlを50nm成膜し、フォトリソおよびウェットエッチによってゲート電極2、キャパシタ電極10を形成した(図9(a))。ゲート電極2の幅は150μm、キャパシタ電極8の幅は250μm、間隔はそれぞれ50μmである。
次に、ゲート絶縁膜3としてSiONを500nmスパッタ成膜し(図9(b))、続いて、半導体層6としてInGaZnOを100nmスパッタ成膜した。フォトリソおよびエッチングによって、半導体層6をパターニングした(図9(c))。最後に、あらかじめドレイン電極5、ドレイン配線5’、ソース電極4、画素電極10のネガパターンのレジストを形成しておき、ITOをスパッタ後、リフトオフによって、ドレイン電極5、ドレイン配線5’、ソース電極4、画素電極10を形成した(図9(d))。
別の実施例について、図4および図7を用いて説明する。図4に示す素子を、図7の工程によって作製した。図7(a)〜(d)の工程は、実施例1と同じである。次に、フッ素化樹脂のスクリーン印刷によって、画素電極8上に開口部7Aを有する層間絶縁膜7を形成し(図7(e))、最後に、Agインクをスクリーン印刷することにより、上部画素電極12を形成した(図7(f))。なお、上部画素電極12印刷時に、開口部7A内の有機半導体層6は上部画素電極のAgインク内に溶け込み、画素電極8との電気接続を阻害することはなかった。
別の実施例について、図5および図8を用いて説明する。図5に示す素子を、図8の工程によって作製した。図8(a)〜(d)の工程は、実施例2と同じである。次に、ポリピニルフェノール樹脂のスクリーン印刷によって、画素電極8上に開口部7Aを有する層間絶縁膜7を形成し(図8(e))、最後に、Agインクをスクリーン印刷することにより、上部画素電極12を形成した(図8(f))。
別の実施例について、図6および図9を用いて説明する。図6に示す素子を、図9の工程によって作製した。図9(a)〜(d)の工程は、実施例3と同じである。次に、ポリピニルフェノール樹脂のスクリーン印刷によって、画素電極8上に開口部7Aを有する層間絶縁膜7を形成し(図9(e))、最後に、Agインクをスクリーン印刷することにより、上部画素電極12を形成した(図9(f))。
別の実施例について、図1、図7、図10を用いて説明する。図1の素子のドレイン電極5、ドレイン配線5’、ソース電極4、画素電極10を形成する工程(図7(c))について、図10に示すような製造装置を用いて行った。
図示の製造装置において、ロール状の基板1を巻出ロール22、中継ロール23、巻取ロール24を通して搬送し、途中のスクリーン版20およびスキージ21でスクリーン印刷を行うとともに、乾燥炉25で乾燥を行う。
そして、本実施例では、ソース電極2、キャパシタ電極10の延びる方向をロール状絶縁基板1の長手方向に形成し、全面にゲート絶縁層3を形成した試料に対し、巻出ロール22のテンションを制御することで、ゲート電極2、キャパシタ電極10の延びる方向に垂直な方向の寸法を調整しながら、Agインクのスクリーン印刷を行った。
具体的には、テンションをかけない状態で100ppmの伸びが生じていた試料に対し、15kg/mのテンションをかけることによって寸法をほぼ設計値に調整し、スクリーン印刷することで、良好なアライメントを行うことができた。
実施例1〜7のように作製した試料に対し、接着剤/電気泳動カプセル/対向電極(ITO)/対向基板(PET)を貼合わせて電子ペーパーとし、良好な表示動作を確認した。
Claims (9)
- 絶縁基板上に、ゲート配線を兼ねたゲート電極と、キャパシタ配線を兼ねたキャパシタ電極とを有し、かつ、ゲート絶縁膜を介して、ドレイン電極と、それに接続されたドレイン配線と、ソース電極と、それに接続された画素電極とを有し、少なくともドレイン電極とソース電極との間に半導体層を有する薄膜トランジスタであって、
平面視形状として、前記ゲート電極およびキャパシタ電極が等幅のストライプ状に形成され、チャネル部およびドレイン電極とソース電極の前記チャネル部に接する部分がすべてゲート電極に包含され、画素電極がキャパシタ電極に包含されている、
ことを特徴とする薄膜トランジスタ。 - さらに画素電極部に開口を有する層間絶縁膜と、前記開口部において画素電極と接続された上部画素電極とを有し、前記上部画素電極がドレイン配線、チャネル部、ゲート配線の上を覆っていることを特徴とする請求項1記載の薄膜トランジスタ。
- 前記半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項1または2記載の薄膜トランジスタ。
- 前記ドレイン電極およびソース電極が複数の歯を有するクシ形電極であり、ドレイン電極の歯の数がソース電極の歯の数より1本多いことを特徴とする請求項1〜3のいずれか1項記載の薄膜トランジスタ。
- 前記半導体層が、ソース電極とドレイン電極との間だけでなく、全面に形成されていることを特徴とする請求項1〜4のいずれか1項記載の薄膜トランジスタ。
- 絶縁基板上に、ゲート配線を兼ねたゲート電極と、キャパシタ配線を兼ねたキャパシタ電極とを形成する工程と、ゲート絶縁膜を形成する工程と、ドレイン電極と、それに接続されたドレイン配線と、ソース電極と、それに接続された画素電極とを形成する工程と、少なくともドレイン電極とソース電極との間に半導体層を形成する工程とを少なくとも有する薄膜トランジスタの製造方法であって、
前記ドレイン電極と、それに接続されたドレイン配線と、ソース電極と、それに接続された画素電極とを形成する工程が印刷法である、
ことを特徴とする薄膜トランジスタの製造方法。 - 前記印刷法における印刷の進行方向が、前記ゲート電極およびキャパシタ電極の延びる方向であることを特徴とする請求項6記載の薄膜トランジスタの製造方法。
- 前記印刷法によって印刷する際に、前記基板を前記ゲート電極およびキャパシタ電極の延びる方向またはそれに垂直な方向に引っ張ることによって、前記ゲート電極およびキャパシタ電極の延びる方向に垂直な方向の寸法を調整することを特徴とする請求項6または7記載の薄膜トランジスタの製造方法。
- さらに層間絶縁膜を形成する工程と、上部画素電極を形成する工程とを有し、前記上部画素電極を形成する工程が、印刷法であることを特徴とする請求項6〜8項記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006088480A JP5369367B2 (ja) | 2006-03-28 | 2006-03-28 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006088480A JP5369367B2 (ja) | 2006-03-28 | 2006-03-28 | 薄膜トランジスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007266252A true JP2007266252A (ja) | 2007-10-11 |
JP5369367B2 JP5369367B2 (ja) | 2013-12-18 |
Family
ID=38638957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006088480A Expired - Fee Related JP5369367B2 (ja) | 2006-03-28 | 2006-03-28 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5369367B2 (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135520A (ja) * | 2006-11-28 | 2008-06-12 | Casio Comput Co Ltd | 薄膜トランジスタパネルおよびその製造方法 |
JP2009099666A (ja) * | 2007-10-15 | 2009-05-07 | Ricoh Co Ltd | 薄膜トランジスタアレイ、表示装置及び情報表示システム |
JP2010171411A (ja) * | 2008-12-26 | 2010-08-05 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法、並びに表示装置及び表示装置の作製方法 |
JP2012227153A (ja) * | 2012-07-10 | 2012-11-15 | Semiconductor Energy Lab Co Ltd | 発光装置及び発光装置の作製方法 |
JP2014032399A (ja) * | 2012-07-13 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP2014146610A (ja) * | 2014-04-08 | 2014-08-14 | Semiconductor Energy Lab Co Ltd | 発光装置 |
JP2014170942A (ja) * | 2008-05-16 | 2014-09-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US8860032B2 (en) | 2008-10-21 | 2014-10-14 | Samsung Display Co., Ltd. | Thin film transistor substrate, method of manufacturing the same, and display apparatus having the same which improve switching characteristics |
CN104576755A (zh) * | 2014-12-30 | 2015-04-29 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管、陈列基板及显示装置 |
EP2214207A3 (en) * | 2007-10-17 | 2015-07-08 | Ricoh Company, Ltd. | Active matrix substrate and electronic display device |
JP2015187728A (ja) * | 2008-12-05 | 2015-10-29 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2016167624A (ja) * | 2009-03-27 | 2016-09-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2018197878A (ja) * | 2009-10-09 | 2018-12-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2019071456A (ja) * | 2009-09-04 | 2019-05-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2020115557A (ja) * | 2008-08-08 | 2020-07-30 | 株式会社半導体エネルギー研究所 | トランジスタ |
CN111538195A (zh) * | 2019-02-06 | 2020-08-14 | 株式会社日本显示器 | 半导体基板及显示装置 |
JP2020126218A (ja) * | 2019-02-06 | 2020-08-20 | 株式会社ジャパンディスプレイ | 半導体基板及び表示装置 |
JP2020145447A (ja) * | 2009-10-08 | 2020-09-10 | 株式会社半導体エネルギー研究所 | 表示装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01133124U (ja) * | 1988-03-02 | 1989-09-11 | ||
JPH05283695A (ja) * | 1992-04-03 | 1993-10-29 | Nec Corp | 薄膜トランジスタ |
JP2003330390A (ja) * | 2002-05-16 | 2003-11-19 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP2004080041A (ja) * | 2002-08-20 | 2004-03-11 | Xerox Corp | 印刷パターン形成方法、プリントヘッド、印刷システム、集積回路、及び印刷システム操作方法 |
JP2004214593A (ja) * | 2002-12-31 | 2004-07-29 | Lg Phillips Lcd Co Ltd | 液晶表示素子のパターン及びその形成方法 |
JP2005165309A (ja) * | 2003-11-14 | 2005-06-23 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその作製方法 |
JP2005183889A (ja) * | 2003-12-24 | 2005-07-07 | Konica Minolta Holdings Inc | 薄膜トランジスタシート及びその作製方法、それにより形成された薄膜トランジスタ素子 |
JP2005276983A (ja) * | 2004-03-24 | 2005-10-06 | Matsushita Electric Ind Co Ltd | 電子部品およびその製造方法と印刷方法 |
-
2006
- 2006-03-28 JP JP2006088480A patent/JP5369367B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01133124U (ja) * | 1988-03-02 | 1989-09-11 | ||
JPH05283695A (ja) * | 1992-04-03 | 1993-10-29 | Nec Corp | 薄膜トランジスタ |
JP2003330390A (ja) * | 2002-05-16 | 2003-11-19 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP2004080041A (ja) * | 2002-08-20 | 2004-03-11 | Xerox Corp | 印刷パターン形成方法、プリントヘッド、印刷システム、集積回路、及び印刷システム操作方法 |
JP2004214593A (ja) * | 2002-12-31 | 2004-07-29 | Lg Phillips Lcd Co Ltd | 液晶表示素子のパターン及びその形成方法 |
JP2005165309A (ja) * | 2003-11-14 | 2005-06-23 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその作製方法 |
JP2005183889A (ja) * | 2003-12-24 | 2005-07-07 | Konica Minolta Holdings Inc | 薄膜トランジスタシート及びその作製方法、それにより形成された薄膜トランジスタ素子 |
JP2005276983A (ja) * | 2004-03-24 | 2005-10-06 | Matsushita Electric Ind Co Ltd | 電子部品およびその製造方法と印刷方法 |
Cited By (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135520A (ja) * | 2006-11-28 | 2008-06-12 | Casio Comput Co Ltd | 薄膜トランジスタパネルおよびその製造方法 |
US8779434B2 (en) | 2007-10-15 | 2014-07-15 | Ricoh Company, Ltd. | Thin film transistor array and displaying apparatus |
JP2009099666A (ja) * | 2007-10-15 | 2009-05-07 | Ricoh Co Ltd | 薄膜トランジスタアレイ、表示装置及び情報表示システム |
EP2214207A3 (en) * | 2007-10-17 | 2015-07-08 | Ricoh Company, Ltd. | Active matrix substrate and electronic display device |
US11133332B2 (en) | 2008-05-16 | 2021-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
US10580797B2 (en) | 2008-05-16 | 2020-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
JP2014170942A (ja) * | 2008-05-16 | 2014-09-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US9397255B2 (en) | 2008-05-16 | 2016-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
US9041202B2 (en) | 2008-05-16 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
US11646322B2 (en) | 2008-05-16 | 2023-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having conductive oxide electrode layers in direct contact with oxide semiconductor layer |
JP2020115557A (ja) * | 2008-08-08 | 2020-07-30 | 株式会社半導体エネルギー研究所 | トランジスタ |
US8860032B2 (en) | 2008-10-21 | 2014-10-14 | Samsung Display Co., Ltd. | Thin film transistor substrate, method of manufacturing the same, and display apparatus having the same which improve switching characteristics |
JP2015187728A (ja) * | 2008-12-05 | 2015-10-29 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2017194694A (ja) * | 2008-12-26 | 2017-10-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2010171411A (ja) * | 2008-12-26 | 2010-08-05 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法、並びに表示装置及び表示装置の作製方法 |
JP2016029727A (ja) * | 2008-12-26 | 2016-03-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2016167624A (ja) * | 2009-03-27 | 2016-09-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10854640B2 (en) | 2009-09-04 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US12002818B2 (en) | 2009-09-04 | 2024-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2019071456A (ja) * | 2009-09-04 | 2019-05-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US11695019B2 (en) | 2009-09-04 | 2023-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US10629627B2 (en) | 2009-09-04 | 2020-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP6994537B2 (ja) | 2009-10-08 | 2022-01-14 | 株式会社半導体エネルギー研究所 | 表示装置、及びテレビジョン装置 |
JP2020145447A (ja) * | 2009-10-08 | 2020-09-10 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2018197878A (ja) * | 2009-10-09 | 2018-12-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2012227153A (ja) * | 2012-07-10 | 2012-11-15 | Semiconductor Energy Lab Co Ltd | 発光装置及び発光装置の作製方法 |
JP2014032399A (ja) * | 2012-07-13 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP2014146610A (ja) * | 2014-04-08 | 2014-08-14 | Semiconductor Energy Lab Co Ltd | 発光装置 |
CN104576755A (zh) * | 2014-12-30 | 2015-04-29 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管、陈列基板及显示装置 |
JP2020126218A (ja) * | 2019-02-06 | 2020-08-20 | 株式会社ジャパンディスプレイ | 半導体基板及び表示装置 |
CN111538195A (zh) * | 2019-02-06 | 2020-08-14 | 株式会社日本显示器 | 半导体基板及显示装置 |
JP7317593B2 (ja) | 2019-02-06 | 2023-07-31 | 株式会社ジャパンディスプレイ | 半導体基板及び表示装置 |
CN111538195B (zh) * | 2019-02-06 | 2023-12-05 | 株式会社日本显示器 | 半导体基板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5369367B2 (ja) | 2013-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5369367B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP5365007B2 (ja) | 薄膜トランジスタアレイおよびその製造方法 | |
JP4946286B2 (ja) | 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法 | |
JP5521270B2 (ja) | 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ | |
JP4721972B2 (ja) | 薄膜トランジスター基板と薄膜トランジスター基板の製造方法 | |
JP2010003723A (ja) | 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置 | |
JP2007134482A (ja) | 薄膜トランジスタ装置およびその製造方法、並びに、それを使用した薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ | |
JP2007311377A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置 | |
TWI631715B (zh) | Thin film transistor array | |
JP5292805B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
JP2007183627A (ja) | インクジェットプリンティングシステム及びこれを利用した表示装置の製造方法 | |
JP2011100831A (ja) | 半導体装置及び半導体装置を用いた表示装置 | |
JP2007036228A (ja) | 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法 | |
JP5439723B2 (ja) | 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器 | |
JP5103742B2 (ja) | 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ | |
JP5272280B2 (ja) | 薄膜トランジスタアレイとディスプレイ及び薄膜トランジスタアレイの製造方法 | |
US7629206B2 (en) | Patterning self-aligned transistors using back surface illumination | |
JP6127425B2 (ja) | 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法 | |
WO2014049968A1 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP5987274B2 (ja) | アクティブマトリクス基板 | |
US20120007092A1 (en) | Method for Manufacturing Thin Film Transistor, and Thin Film Transistor | |
WO2017018203A1 (ja) | 表示装置および撮像装置 | |
JP6064356B2 (ja) | 薄膜トランジスタアレイおよび画像表示装置 | |
JP6693144B2 (ja) | 薄膜トランジスタアレイおよびその製造方法 | |
JP5200408B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130902 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5369367 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |