JP2007256305A - 回路パターンデータ補正方法及び半導体装置の製造方法 - Google Patents
回路パターンデータ補正方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007256305A JP2007256305A JP2006076642A JP2006076642A JP2007256305A JP 2007256305 A JP2007256305 A JP 2007256305A JP 2006076642 A JP2006076642 A JP 2006076642A JP 2006076642 A JP2006076642 A JP 2006076642A JP 2007256305 A JP2007256305 A JP 2007256305A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- correction
- proximity effect
- rule
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【解決手段】入力した設計データ1に対し、ルールベースの近接効果補正(ルールベースOPC)を行い(ステップS1)、ルールベースOPCによって生じた回路パターンコーナ部近傍の段差を検出し(ステップS2)、段差を消去したのち(ステップS3)、モデルベースの近接効果補正(モデルベースOPC)を行い、露光データ2を作成する(ステップS4)。
【選択図】図1
Description
図17(A)のような回路パターン500aを目的図形として、モデルベースOPCによる補正を行う場合について示している。モデルベースOPCでは、図形の頂点を利用して、分割点501で図形をある長さの辺に分割する。そして、その各々の辺に評価点502を設定し、評価点502が露光後に適切な値(幅、スペース)になるようにシミュレーションベースで動かして補正する。例えば、図17(B)のような補正回路パターン500bにすることによって、点線で示した目的図形(回路パターン500a)に評価点502で一致するような光強度シミュレーション像503が得られる。この光強度シミュレーション像503が実際に、レチクルなどのフォトマスクやウェハ上に形成されるレジスト回路パターンの形状を示すことになる。
図18(A)のようなルールベースOPC後の回路パターン510aを目的図形として、モデルベースOPCによる補正を行う場合について示している。前述のように、モデルベースOPCでは、図形の頂点を利用して、分割点511を規定している。そのため、回路パターンコーナ部近傍に段差がある場合には、分割点511が回路パターンコーナ部近傍に設定される。そしてこれにより、評価点512も回路パターンコーナ部近傍に設定される。
図1は、本実施の形態の回路パターンデータ補正方法の概略を示すフローチャートである。
ルールベースOPCによって、図2(A)のような補正回路パターン5aが得られた場合について説明する。この補正回路パターン5aには、コーナ部6a、6bの近傍に凹形状の段差7a、7bが存在する。ステップS3の処理では、図2(B)のように、図形8a、8bを生成して凹形状の段差7a、7bに埋め込むことで、段差7a、7bを消去した補正回路パターン5bを作成する。なお、このような図形8a、8bの生成方法や、段差の詳細な検出方法については後述する。
図3、図4は、半導体装置の製造工程の一部を示すフローチャートである。
まず、デザインルールを設定した後(ステップS10)、回路パターンを作成する(ステップS11)。そしてこの回路パターンが、規定のデザインルールを満たしているか否かを検証し(ステップS12)、満たしていない場合には、回路パターンを修正し(ステップS13)、ステップS11に戻って回路パターンを再び作成する。
ステップS15の処理によって、得られた補正回路パターンに対しモデルベースOPCを行う(ステップS16)。モデルベースOPC後には、補正回路パターンの検証を行い、所望通りのOPCが行われているか、レチクルが作成可能かを検証する(ステップS17)。ここで、所望通りのOPCが行われていない場合、またはレチクルが作成不可能な場合には、OPCパラメータ(モデルベースOPCで補正する辺の最小の長さなど)を修正して(ステップS18)、再び、ステップS16のモデルベースOPCを行う。なお、ステップS15の処理に戻ってもよい。
図5〜図11は、回路パターンコーナ部近傍の凹形状の段差の検出及び消去処理を説明する図である。
なお、X2は、モデルベースOPCにおいて補正する辺の最小の長さを示し、例えば、34nmとする。X3は、モデルベースOPCにおいてその距離以上に段差があればくびれを生じない長さを示し、例えば、201nm(この値は光強度シミュレーション、及び実際に露光してレジスト回路パターンを形成する実験により求める。)とする。
次に、回路パターンコーナ部をマーキングするために作成された図形14をメモリから読み出して、図形23のうち、図形14に接するか、重なっているものを抽出する(図10(B))。次に、再びルールベースOPC後の補正回路パターン20をメモリから読み出し、抽出された図形23のうち、補正回路パターン20と重ならない領域を図形24として抽出する(図11(A))。最後に、抽出した図形24を補正回路パターン20に統合することにより、段差を消去した補正回路パターン30が得られる(図11(B))。
図12は、回路パターンコーナ部近傍の凹形状の段差の検出及び消去処理の流れを示すフローチャートである。
ステップS31:モデルベースOPCの際にくびれが生じるコーナ領域を検出する(図6(B))。
ステップS33:モデルベースOPCの際にくびれによって断線の恐れがある細幅領域を検出する(図7(B)参照)。
ステップS35:ルールベースOPC後の補正回路パターンから検出領域内の段差を検出する(図9(A)参照)。
このような処理により、回路パターンコーナ部近傍の凹形状の段差を検出し、消去することができる。
図13〜図15は、回路パターンコーナ部近傍の凸形状の段差の検出及び消去処理を説明する図である。
図16は、回路パターンコーナ部近傍の凸形状の段差の検出及び消去処理の流れを示すフローチャートである。
ステップS41:微小段差図形を抽出する(図14(A)参照)。
ステップS43:回路パターンコーナ部に接触するか重なっている微小段差を抽出(図15(A)参照)。
このような処理により、回路パターンコーナ部近傍の凸形状の段差を検出し、消去することができる。
入力した前記設計データに対し、ルールベースの近接効果補正を行い、
前記ルールベースの近接効果補正によって生じた回路パターンコーナ部近傍の段差を検出し、
前記段差を消去したのちモデルベースの近接効果補正を行い、露光データを作成することを特徴とする回路パターンデータ補正方法。
(付記3) 前記モデルベースの近接効果補正を行うとくびれが発生するコーナ領域を前記設計データから検出することを特徴とする付記1記載の回路パターンデータ補正方法。
(付記6) 前記設計データと、前記ルールベースの近接効果補正後の補正回路パターンとの差分となる図形を求め、
前記図形の大きさと、前記回路パターンコーナ部との距離に応じて、前記図形を前記段差として検出し、
前記図形を前記補正回路パターンから差し引くことで、凸形状の前記段差を消去することを特徴とする付記1記載の回路パターンデータ補正方法。
前記ルールベースの近接効果補正によって生じた回路パターンコーナ部近傍の段差を検出し、
前記段差を消去したのちモデルベースの近接効果補正を行い、露光データを作成し、
前記露光データをもとにフォトマスクを生成し、
前記フォトマスクを用いて露光を行うことを特徴とする半導体装置の製造方法。
(付記9) 前記モデルベースの近接効果補正を行うとくびれが発生するコーナ領域を前記設計データから検出することを特徴とする付記7記載の半導体装置の製造方法。
(付記12) 前記設計データと、前記ルールベースの近接効果補正後の補正回路パターンとの差分となる図形を求め、
前記図形の大きさと、前記回路パターンコーナ部との距離に応じて、前記図形を前記段差として検出し、
前記図形を前記補正回路パターンから差し引くことで、凸形状の前記段差を消去することを特徴とする付記7記載の半導体装置の製造方法。
2 露光データ
5a 補正回路パターン(ルールベースOPC後)
5b 補正回路パターン(段差消去後)
6a、6b コーナ部
7a、7b 段差
8a、8b 図形
Claims (10)
- ウェハ上に半導体装置の設計データに基づいて回路パターンを形成する際に生じる近接効果の影響を補正する回路パターンデータ補正方法において、
入力した前記設計データに対し、ルールベースの近接効果補正を行い、
前記ルールベースの近接効果補正によって生じた回路パターンコーナ部近傍の段差を検出し、
前記段差を消去したのちモデルベースの近接効果補正を行い、露光データを作成することを特徴とする回路パターンデータ補正方法。 - 前記モデルベースの近接効果補正を行うと断線の恐れのある細幅領域を前記設計データから検出することを特徴とする請求項1記載の回路パターンデータ補正方法。
- 前記モデルベースの近接効果補正を行うとくびれが発生するコーナ領域を前記設計データから検出することを特徴とする請求項1記載の回路パターンデータ補正方法。
- 前記モデルベースの近接効果補正を行うと断線の恐れのある細幅領域と、くびれが発生するコーナ領域とを前記設計データから検出し、前記細幅領域と前記コーナ領域から、前記段差を検出するための検出領域を作成することを特徴とする請求項1記載の回路パターンデータ補正方法。
- 前記検出領域内の凹形状の前記段差を埋める図形を生成することによって、前記段差を消去することを特徴とする請求項4記載の回路パターンデータ補正方法。
- 前記設計データと、前記ルールベースの近接効果補正後の補正回路パターンとの差分となる図形を求め、
前記図形の大きさと、前記回路パターンコーナ部との距離に応じて、前記図形を前記段差として検出し、
前記図形を前記補正回路パターンから差し引くことで、凸形状の前記段差を消去することを特徴とする請求項1記載の回路パターンデータ補正方法。 - ウェハ上に半導体装置の設計データに基づいて回路パターンを形成する際に生じる近接効果の影響を補正するために、入力した前記設計データに対し、ルールベースの近接効果補正を行い、
前記ルールベースの近接効果補正によって生じた回路パターンコーナ部近傍の段差を検出し、
前記段差を消去したのちモデルベースの近接効果補正を行い、露光データを作成し、
前記露光データをもとにフォトマスクを生成し、
前記フォトマスクを用いて露光を行うことを特徴とする半導体装置の製造方法。 - 前記モデルベースの近接効果補正を行うと断線の恐れのある細幅領域と、くびれが発生するコーナ領域とを前記設計データから検出し、前記細幅領域と前記コーナ領域から、前記段差を検出するための検出領域を作成することを特徴とする請求項7記載の半導体装置の製造方法。
- 前記検出領域内の凹形状の前記段差を埋める図形を生成することによって、前記段差を消去することを特徴とする請求項8記載の半導体装置の製造方法。
- 前記設計データと、前記ルールベースの近接効果補正後の補正回路パターンとの差分となる図形を求め、
前記図形の大きさと、前記回路パターンコーナ部との距離に応じて、前記図形を前記段差として検出し、
前記図形を前記補正回路パターンから差し引くことで、凸形状の前記段差を消去することを特徴とする請求項7記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006076642A JP4819540B2 (ja) | 2006-03-20 | 2006-03-20 | 回路パターンデータ補正方法及び半導体装置の製造方法 |
US11/515,203 US7818709B2 (en) | 2006-03-20 | 2006-09-05 | Circuit-pattern-data correction method and semiconductor-device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006076642A JP4819540B2 (ja) | 2006-03-20 | 2006-03-20 | 回路パターンデータ補正方法及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007256305A true JP2007256305A (ja) | 2007-10-04 |
JP4819540B2 JP4819540B2 (ja) | 2011-11-24 |
Family
ID=38519487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006076642A Expired - Fee Related JP4819540B2 (ja) | 2006-03-20 | 2006-03-20 | 回路パターンデータ補正方法及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7818709B2 (ja) |
JP (1) | JP4819540B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008122948A (ja) * | 2006-10-20 | 2008-05-29 | Toshiba Corp | 設計レイアウト作成方法、半導体装置の製造方法、及びコンピュータ読み取り可能な媒体 |
KR100919997B1 (ko) | 2007-12-26 | 2009-10-05 | 주식회사 동부하이텍 | 반도체 소자의 opc 모델링 방법 |
JP2010008921A (ja) * | 2008-06-30 | 2010-01-14 | Toshiba Corp | マスクパターンデータの生成方法およびマスクの製造方法 |
US8230379B2 (en) | 2006-10-20 | 2012-07-24 | Kabushiki Kaisha Toshiba | Layout generating method for semiconductor integrated circuits |
JP2016018026A (ja) * | 2014-07-07 | 2016-02-01 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7448012B1 (en) | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
US8293546B2 (en) * | 2008-06-17 | 2012-10-23 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system with sub-geometry removal and method of manufacture thereof |
JP2015184315A (ja) * | 2014-03-20 | 2015-10-22 | 株式会社Screenホールディングス | データ補正装置、描画装置、データ補正方法および描画方法 |
CN107479331B (zh) * | 2017-07-31 | 2020-05-15 | 上海华力微电子有限公司 | 一种图形转角的opc修正方法 |
TWI743807B (zh) * | 2020-05-27 | 2021-10-21 | 力晶積成電子製造股份有限公司 | 用於光學鄰近修正的重定位方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002072441A (ja) * | 2000-08-30 | 2002-03-12 | Mitsubishi Electric Corp | レイアウトパターンデータ補正装置及び方法及びそれを用いた半導体装置の製造方法並びにレイアウトパターンデータ補正プログラムを記録した媒体 |
JP2002083757A (ja) * | 2000-07-05 | 2002-03-22 | Mitsubishi Electric Corp | レイアウトパターンデータ補正装置、補正方法及び半導体装置の製造方法並びに記録媒体 |
JP2003167323A (ja) * | 2001-12-04 | 2003-06-13 | Toshiba Corp | 露光用マスクパターンの補正方法、プログラム、マスクパターン形成方法、及び半導体装置の製造方法 |
JP2004294551A (ja) * | 2003-03-25 | 2004-10-21 | Toshiba Corp | 光近接効果補正方法、光近接効果補正装置、及びプログラム |
JP2004341158A (ja) * | 2003-05-15 | 2004-12-02 | Seiko Epson Corp | 露光用マスク、光近接効果補正装置、光近接効果補正方法、半導体装置の製造方法および光近接効果補正プログラム |
JP2005148176A (ja) * | 2003-11-12 | 2005-06-09 | Matsushita Electric Ind Co Ltd | 近接効果補正方法及び近接効果補正装置 |
JP2005316135A (ja) * | 2004-04-28 | 2005-11-10 | Toshiba Corp | 設計パターン補正方法と設計パターン作成方法及びプロセス近接効果補正方法 |
JP2006058424A (ja) * | 2004-08-18 | 2006-03-02 | Seiko Epson Corp | レイアウトパターン補正装置、レイアウトパターン補正方法、プログラム、記録媒体、レチクルの製造方法、及び半導体装置の製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6467076B1 (en) * | 1999-04-30 | 2002-10-15 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design |
US6733929B2 (en) * | 2000-07-05 | 2004-05-11 | Numerical Technologies, Inc. | Phase shift masking for complex patterns with proximity adjustments |
JP3708873B2 (ja) * | 2001-12-27 | 2005-10-19 | 株式会社東芝 | パターン補正方法および半導体装置の製造方法 |
US6749972B2 (en) * | 2002-01-15 | 2004-06-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Optical proximity correction common process window maximization over varying feature pitch |
US7000208B2 (en) * | 2002-07-29 | 2006-02-14 | Synopsys,Inc. | Repetition recognition using segments |
US6998205B2 (en) * | 2003-11-16 | 2006-02-14 | Nanya Technology Corp. | Optical proximity correction method |
JP2005227666A (ja) * | 2004-02-16 | 2005-08-25 | Toshiba Corp | マスクデータ補正方法と半導体装置の製造方法 |
US7487490B2 (en) * | 2004-03-30 | 2009-02-03 | Youping Zhang | System for simplifying layout processing |
US7418693B1 (en) * | 2004-08-18 | 2008-08-26 | Cadence Design Systems, Inc. | System and method for analysis and transformation of layouts using situations |
US7263683B1 (en) * | 2004-09-07 | 2007-08-28 | Advanced Micro Devices, Inc. | Simplified optical proximity correction based on 1-dimension versus 2-dimension pattern shape classification |
US20070083846A1 (en) * | 2005-07-28 | 2007-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optimized modules' proximity correction |
JP4866683B2 (ja) * | 2006-08-25 | 2012-02-01 | 富士通セミコンダクター株式会社 | 半導体デバイスの製造方法、データ作成装置、データ作成方法、およびプログラム |
-
2006
- 2006-03-20 JP JP2006076642A patent/JP4819540B2/ja not_active Expired - Fee Related
- 2006-09-05 US US11/515,203 patent/US7818709B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002083757A (ja) * | 2000-07-05 | 2002-03-22 | Mitsubishi Electric Corp | レイアウトパターンデータ補正装置、補正方法及び半導体装置の製造方法並びに記録媒体 |
JP2002072441A (ja) * | 2000-08-30 | 2002-03-12 | Mitsubishi Electric Corp | レイアウトパターンデータ補正装置及び方法及びそれを用いた半導体装置の製造方法並びにレイアウトパターンデータ補正プログラムを記録した媒体 |
JP2003167323A (ja) * | 2001-12-04 | 2003-06-13 | Toshiba Corp | 露光用マスクパターンの補正方法、プログラム、マスクパターン形成方法、及び半導体装置の製造方法 |
JP2004294551A (ja) * | 2003-03-25 | 2004-10-21 | Toshiba Corp | 光近接効果補正方法、光近接効果補正装置、及びプログラム |
JP2004341158A (ja) * | 2003-05-15 | 2004-12-02 | Seiko Epson Corp | 露光用マスク、光近接効果補正装置、光近接効果補正方法、半導体装置の製造方法および光近接効果補正プログラム |
JP2005148176A (ja) * | 2003-11-12 | 2005-06-09 | Matsushita Electric Ind Co Ltd | 近接効果補正方法及び近接効果補正装置 |
JP2005316135A (ja) * | 2004-04-28 | 2005-11-10 | Toshiba Corp | 設計パターン補正方法と設計パターン作成方法及びプロセス近接効果補正方法 |
JP2006058424A (ja) * | 2004-08-18 | 2006-03-02 | Seiko Epson Corp | レイアウトパターン補正装置、レイアウトパターン補正方法、プログラム、記録媒体、レチクルの製造方法、及び半導体装置の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008122948A (ja) * | 2006-10-20 | 2008-05-29 | Toshiba Corp | 設計レイアウト作成方法、半導体装置の製造方法、及びコンピュータ読み取り可能な媒体 |
US8230379B2 (en) | 2006-10-20 | 2012-07-24 | Kabushiki Kaisha Toshiba | Layout generating method for semiconductor integrated circuits |
TWI401581B (zh) * | 2006-10-20 | 2013-07-11 | Toshiba Kk | 半導體積體電路設計佈局產生方法、半導體裝置製造方法、及電腦可讀取媒體 |
KR100919997B1 (ko) | 2007-12-26 | 2009-10-05 | 주식회사 동부하이텍 | 반도체 소자의 opc 모델링 방법 |
JP2010008921A (ja) * | 2008-06-30 | 2010-01-14 | Toshiba Corp | マスクパターンデータの生成方法およびマスクの製造方法 |
JP2016018026A (ja) * | 2014-07-07 | 2016-02-01 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4819540B2 (ja) | 2011-11-24 |
US20070220477A1 (en) | 2007-09-20 |
US7818709B2 (en) | 2010-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4819540B2 (ja) | 回路パターンデータ補正方法及び半導体装置の製造方法 | |
TWI325547B (en) | Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model | |
US7302672B2 (en) | Method and system for context-specific mask writing | |
JP4866683B2 (ja) | 半導体デバイスの製造方法、データ作成装置、データ作成方法、およびプログラム | |
US5972541A (en) | Reticle and method of design to correct pattern for depth of focus problems | |
US8307310B2 (en) | Pattern generating method, method of manufacturing semiconductor device, computer program product, and pattern-shape-determination-parameter generating method | |
JP5529391B2 (ja) | ハーフトーン型位相シフトマスク、そのハーフトーン型位相シフトマスクを有する半導体装置の製造装置、およびそのハーフトーン型位相シフトマスクを用いた半導体装置の製造方法 | |
US8234596B2 (en) | Pattern data creating method, pattern data creating program, and semiconductor device manufacturing method | |
KR101264114B1 (ko) | 포토마스크 레이아웃의 생성 방법 및 이를 수행하는프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한저장 매체 및 마스크 이미징 시스템 | |
JP4817746B2 (ja) | 半導体装置の設計データ処理方法、そのプログラム、及び半導体装置の製造方法 | |
TWI398906B (zh) | 用於半導體裝置之資料產生方法、及電子束曝光系統 | |
JP2009282319A (ja) | パターン検証方法、パターン検証システム、パターン検証プログラム、マスク製造方法、および半導体装置の製造方法 | |
TW201923443A (zh) | 光罩製造方法 | |
JP2014081472A (ja) | 光近接効果補正方法、処理装置、プログラム、マスクの製造方法、及び半導体装置の製造方法 | |
JP2006053248A (ja) | 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム | |
JP2010026420A (ja) | パターン作成方法 | |
JP2010175898A (ja) | マスクパターンの補正方法、マスク、露光方法および半導体装置の製造方法 | |
JP4621485B2 (ja) | パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム | |
JP2006145687A (ja) | 露光用マスクとその製造方法 | |
JP2009014790A (ja) | フォトマスクパターン検証方法、フォトマスクパターン検証装置、半導体集積回路の製造方法、フォトマスクパターン検証制御プログラムおよび可読記憶媒体 | |
JP5182641B2 (ja) | フォトマスクのパターンデータ生成方法、フォトマスクのパターンデータ生成装置、およびプログラム | |
JP4851924B2 (ja) | 危険箇所集計方法、パターン修正方法およびプログラム | |
JP2004038046A (ja) | 補正マスクパターン検証装置および補正マスクパターン検証方法 | |
JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
KR100815953B1 (ko) | 오프 그리드 방지를 위한 opc 처리방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110901 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4819540 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |