JP2007235836A - ノイズ除去用コンデンサを接続した電子回路基板 - Google Patents

ノイズ除去用コンデンサを接続した電子回路基板 Download PDF

Info

Publication number
JP2007235836A
JP2007235836A JP2006057831A JP2006057831A JP2007235836A JP 2007235836 A JP2007235836 A JP 2007235836A JP 2006057831 A JP2006057831 A JP 2006057831A JP 2006057831 A JP2006057831 A JP 2006057831A JP 2007235836 A JP2007235836 A JP 2007235836A
Authority
JP
Japan
Prior art keywords
wiring pattern
noise removing
noise
capacitor
branch point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006057831A
Other languages
English (en)
Inventor
Masahiko Hara
正彦 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2006057831A priority Critical patent/JP2007235836A/ja
Publication of JP2007235836A publication Critical patent/JP2007235836A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Filters And Equalizers (AREA)

Abstract

【課題】入力端子から回路内に侵入したノイズが効果的にノイズ除去用コンデンサで除去されるよう、配線パターンのレイアウトを工夫する。
【解決手段】分岐点X直前の配線パターン2b−1から信号処理回路に至る配線パターン2b−2への折曲角度θ1が略直角又は鋭角に設定され、
分岐点Xからノイズ除去用コンデンサに至る配線パターン中の分岐点X直後の配線パターン2b−3からノイズ除去用コンデンサに至る配線パターン中のすべての配線パターン2b−4、2b−5の折曲角度θ2、θ3が鈍角に設定されている。
【選択図】図2

Description

この発明は、回路に発生するノイズ(高周波ノイズ)を低減するためのノイズ除去用コンデンサを接続した電子回路基板に関する。
回路基板の周囲環境によっては、入力端子に誘導ノイズや静電気を原因とするノイズが侵入し、これが信号処理回路に悪影響を及ぼすことがある。例えば、エンジンルーム内に設けられる車載装置等、周囲のノイズ環境が悪い装置では、回路基板をシールドするなどの様々な対策がとられるが、入力端子に侵入するノイズを完全に取り除くことは比較的困難である。
そこで、特に入力端子から回路内に侵入するノイズを除去するために、入力端子と信号処理回路までの配線パターンの途中にノイズ除去用コンデンサを接続し、このコンデンサにって上記ノイズを除去するようにしていた。このようなノイズ除去用コンデンサを設けた電子回路基板としては、例えば特許文献1に示されている。
特開2004−104420号公報
しかしながら、複数の入力端子と、それらの入力端子に配線パターンを介して接続される複数の信号出力回路を備える電子回路基板では、パターンレイアウト上、各配線パターンが平行となるようにパターン設計されることが多いが、その場合、各配線パターンにノイズ除去用コンデンサを接続することにすると、パターン干渉の可能性が生じてくる問題がある。
これを、図3を参照して説明する。
図3において、電子回路基板1に、2組の配線パターンが形成されているとする。第1の配線パターン2aには、入力端子3aと信号処理回路4aが接続され、第2の配線パターン2bには、入力端子3bと信号処理回路4bが接続される。なお、信号処理回路4a、4bは、この例ではダイオードチップを示している。そして、第1の配線パターン2aにはノイズ除去用コンデンサ5aが接続される。しかし、第2の配線パターンにノイズ除去用コンデンサ5bを接続しようとすると、図示のように、ノイズ除去用コンデンサ5bが第1の配線パターンに干渉してしまう。これを避けようとして2つの配線パターン間を広くすると、基板面積が大きくなってしまう問題がでてくる。
そこで、この対策として、図4のように、配線パターン2bを分岐させてその分岐先に高周波ノイズ除去用コンデンサ5bを接続することが考えられる。
しかし、高周波信号は直進性が強く、信号路が直角や鋭角になる部分では、その角度に沿って信号が流れにくくなる特性がある。そのため、図4では、入力端子3bから侵入したノイズは分岐点Xでノイズ除去用コンデンサ5bへの配線パターンに流入せず、その多くは信号処理回路4bに流入することとなり、ノイズ除去特性が悪く、侵入ノイズレベルが大きい場合には信号処理回路4b内に設けられるダイオードが破壊されるという問題があった。
そこで、この発明は、入力端子から回路内に侵入したノイズが効果的にノイズ除去用コンデンサで除去されるよう、配線パターンのレイアウトを工夫することを課題とする。
この発明のノイズ除去用コンデンサを接続した電子回路基板は、入力端子と信号処理回路までの配線パターンを分岐させてその分岐先にノイズ除去用コンデンサを接続したパターンレイアウトにおいて、分岐点直前の配線パターンから信号処理回路に至る配線パターン中の少なくとも一つの配線パターン折曲角度が略直角又は鋭角に設定され、さらに、分岐点直前の配線パターンからコンデンサに至る配線パターン中のすべての配線パターン折曲角度が鈍角に設定されていることを特徴としている。
分岐点直前の配線パターンから信号処理回路に至る配線パターンを配線パターンAとし、分岐点直前の配線パターンからコンデンサに至る配線パターンを配線パターンBとすると、入力端子から侵入したノイズは、その強い直進性故、すべての配線パターン折曲角度が鈍角に設定されている配線パターンBに流入するようになる。一方、配線パターン中の少なくとも一つの配線パターン折曲角度が略直角又は鋭角に設定されている配線パターンAでは、入力端子から侵入したノイズはその略直角部分又は鋭角部分で抑制される。
このように、配線パターンのレイアウトを工夫することで、配線パターンを分岐させてその分岐先にノイズ除去用コンデンサを接続したパターンレイアウトにした場合でも、入力端子に侵入したノイズが効果的に除去されるようになる。
入力端子と信号処理回路までの配線パターンが複数組並列に、且つ各組の配線パターンが平行となるように設定されたレイアウトでは、分岐点から信号処理回路までの各組の配線パターンに平行となるように分岐点からコンデンサまでの配線パターンを設けることで、各組の配線パターン間の間隔を短くでき、基板の大型化を避けることができる。
この発明によれば、配線パターンの工夫により、入力端子から回路内に侵入したノイズをノイズ除去用コンデンサで効果的に除去できるため、除去ノイズ除去用コンデンサの配置レイアウトの自由度を高くでき基板面積も大型化しない利点がある。
図1は、この発明の実施形態である電子回路基板の一部平面図である。
基板1の端部には、入力端子3a、3bが2つ設けられ、それぞれに配線パターン2a、2bが接続されている。図において上側の配線パターン2aは、途中2箇所で折り曲げられてノイズ除去用コンデンサ5aと信号処理回路4aに接続されている。入力端子3aと信号処理回路4a間のパターン形状は図1に示すものと同一である。信号処理回路は、ダイオードやマイコン等で構成される。
入力端子3bに接続されている配線パターン2bは分岐点Xにて2つに分岐されている。2つに分岐されたそれぞれの配線パターンに、図示のように、信号処理回路4bとノイズ除去用コンデンサ5bとが接続される。また、分岐点Xからノイズ除去用コンデンサ5bに延びるパターンは、分岐点Xから鈍角で折曲されてから上下のパターン間に平行となるようにされ、ノイズ除去用コンデンサ5bが上下の信号処理回路4a、4b間に配置されるようにレイアウトされている。
図2は、分岐点Xの周辺部分の拡大図を示している。同図において、分岐点X周辺の配線パターン及び配線パターン折曲角度を次のとおりとする。なお、以下において、分岐点X直前、分岐点X直後とは、信号Sの流れる方向を基準とした意味である。
配線パターン2b−1:分岐点X直前の配線パターン
配線パターン2b−2:分岐点Xから信号処理回路4bに至る配線パターン
配線パターン2b−3:分岐点Xからノイズ除去用コンデンサ5bに至る配線パターン中の分岐点X直後の配線パターン
配線パターン2b−4:配線パターン2b−3直後の配線パターン
配線パターン2b−5:配線パターン2b−4直後の配線パターン
折曲角度θ1:配線パターン2b−1と配線パターン2b−2間の角度
折曲角度θ2:配線パターン2b−3と配線パターン2b−4間の角度
折曲角度θ3:配線パターン2b−4と配線パターン2b−5間の角度
図2に示すように、折曲角度θ1は直角であり、折曲角度θ2、θ3は約135度に設定されている。
信号Sは、分岐点Xを直進するとともに図示の右方向に直角に曲がって信号処理回路4bに到達する。しかし、配線パターン2b−1で図の上方向に侵入してきたノイズは、その強い直進性の特性のために(ノイズは高周波成分が殆どであるために強い直進性の特性を持つ)、その多くは分岐点Xにて右方向に直角に曲がることなく、直進し、さらにθ2、θ3の鈍角の部分を経由してノイズ除去用コンデンサ5bに到達する。その結果、入力端子3bから侵入したノイズはその殆どがノイズ除去用コンデンサ5bで除去される。なお、分岐点Xからノイズ除去用コンデンサ5bに至る配線パターンは、鈍角で曲がる部分しかないために、ノイズは大きな抵抗を受けることなくノイズ除去用コンデンサ5bに到達する。
このように、分岐点X直前の配線パターン2b−1から信号処理回路4bに至る配線パターン中において、配線パターンの折曲角度θ1の部分を設けることにより、この部分でノイズが折曲することに対する大きな抵抗が形成され、それにより、ノイズが信号処理回路4bに達するのを防ぐことができる。また、分岐点X直前の配線パターン2b−1からノイズ除去用コンデンサ5bに至る配線パターン中のすべての配線パターン折曲角度θ2、θ3を鈍角に設定することにより、ノイズがノイズ除去用コンデンサ5bに流れやすくすることができ、それにより,入力端子に侵入したノイズの殆どをこのコンデンサ5bで除去することができる。
上記のように、ノイズが強い直進性を持つことを利用して、配線パターンの折曲部の角度に工夫を施すことで、ノイズ除去用コンデンサに至る配線パターンを長くしてもノイズ除去を効果的に行うことができる。そこで、この発明は、上記の実施形態に限らず、その他の種々のレイアウトへの応用が可能である。すなわち、分岐点Xから信号処理回路に至る配線パターンには少なくとも直角で折曲される部分が形成されており、且つ、分岐点Xからノイズ除去用コンデンサに至る配線パターンにおいてはすべての折曲部が鈍角で形成されていれば、ノイズ除去用コンデンサに至る配線パターンがどのようなものであっても、ノイズのほとんどが同コンデンサで除去され、且つ信号処理回路に流入するのを防止できる。
この発明の実施形態である電子回路基板の一部平面図 分岐点Xの周辺部分の拡大図 従来の電子回路基板の一部平面図 従来の電子回路基板の一部平面図
符号の説明
1−電子回路基板
2(2a、2b)−配線パターン
3(3a、3b)−入力端子
4(4a、4b)−信号処理回路
5(5a、5b)−ノイズ除去用コンデンサ

Claims (3)

  1. 入力端子と信号処理回路までの配線パターンを分岐させてその分岐先にノイズ除去用コンデンサを接続した電子回路基板において、
    分岐点直前の配線パターンから信号処理回路に至る配線パターン中の少なくとも一つの配線パターン折曲角度が略直角又は鋭角に設定され、
    分岐点直前の配線パターンからコンデンサに至る配線パターン中のすべての配線パターン折曲角度が鈍角に設定されていることを特徴とするノイズ除去用コンデンサを接続した電子回路基板。
  2. 入力端子と信号処理回路までの配線パターンを複数組並列に、各組の配線パターンが平行となるように設け、分岐点から信号処理回路までの各組の配線パターンに平行となるように分岐点からコンデンサまでの配線パターンを設けたことを特徴とする請求項1記載のノイズ除去用コンデンサを接続した電子回路基板。
  3. 入力端子と信号処理回路までの各組の配線パターンの間に、分岐点からコンデンサまでの配線パターンを設けたことを特徴とする請求項2記載のノイズ除去用コンデンサを接続した電子回路基板。
JP2006057831A 2006-03-03 2006-03-03 ノイズ除去用コンデンサを接続した電子回路基板 Withdrawn JP2007235836A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006057831A JP2007235836A (ja) 2006-03-03 2006-03-03 ノイズ除去用コンデンサを接続した電子回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006057831A JP2007235836A (ja) 2006-03-03 2006-03-03 ノイズ除去用コンデンサを接続した電子回路基板

Publications (1)

Publication Number Publication Date
JP2007235836A true JP2007235836A (ja) 2007-09-13

Family

ID=38555920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006057831A Withdrawn JP2007235836A (ja) 2006-03-03 2006-03-03 ノイズ除去用コンデンサを接続した電子回路基板

Country Status (1)

Country Link
JP (1) JP2007235836A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153771A (ja) * 2008-11-28 2010-07-08 Ricoh Co Ltd 情報処理装置及び画像形成装置
JP2017017470A (ja) * 2015-06-30 2017-01-19 三菱電機株式会社 ノイズフィルタ及びプリント基板
JP2018098234A (ja) * 2016-12-08 2018-06-21 本田技研工業株式会社 回路基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153771A (ja) * 2008-11-28 2010-07-08 Ricoh Co Ltd 情報処理装置及び画像形成装置
JP2017017470A (ja) * 2015-06-30 2017-01-19 三菱電機株式会社 ノイズフィルタ及びプリント基板
JP2018098234A (ja) * 2016-12-08 2018-06-21 本田技研工業株式会社 回路基板

Similar Documents

Publication Publication Date Title
US6172881B1 (en) Method of interconnecting frame grounds in housing, and electronic equipment with structure interconnected by the method
US7501583B2 (en) Low noise multilayer printed circuit board
JP5097096B2 (ja) 半導体集積回路
US20070164401A1 (en) Differential transmission line structure and wiring substrate
US20130193586A1 (en) Semiconductor device having plurality of wiring layers and designing method thereof
JP2007235836A (ja) ノイズ除去用コンデンサを接続した電子回路基板
US9131615B2 (en) Printed circuit board
JPWO2009050851A1 (ja) 回路基板および電子デバイス
US7389486B2 (en) Arc routing system and method
JP6098376B2 (ja) プリント基板と組付部材からなる構造体及びプリント基板と組付部材からなる構造体の組立方法
US20090237902A1 (en) Multilayer printed wiring board and electronic device using the same
JP2004031777A (ja) 集合基板
JP4583233B2 (ja) 半導体装置
EP1893011B1 (en) Semiconductor circuit board and semiconductor circuit
JPWO2009037738A1 (ja) 引出し配線方法、引出し配線プログラムおよび引出し配線装置
JP6635803B2 (ja) 配線構造および前記配線構造を有するプリント配線基板
JP6171518B2 (ja) 無線通信回路
JP2002124570A (ja) 半導体集積回路セル
JP7216231B2 (ja) 半導体装置
JP7007057B2 (ja) プリント配線板及、プリント回路板及び電子装置
JP2008071848A (ja) テレビジョン受像機用回路基板ユニット及び電子機器用回路基板ユニット
KR20110069626A (ko) 전력 설비의 노이즈 방지 회로
JP2008227168A (ja) ビアの配置方法、及び配線基板の製造方法
JP2927319B2 (ja) 配線情報加工方式
US20090210844A1 (en) Systems and methods involving designing integrated circuits

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20090116

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Effective date: 20100122

Free format text: JAPANESE INTERMEDIATE CODE: A761

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100122