JP2007214502A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007214502A
JP2007214502A JP2006035320A JP2006035320A JP2007214502A JP 2007214502 A JP2007214502 A JP 2007214502A JP 2006035320 A JP2006035320 A JP 2006035320A JP 2006035320 A JP2006035320 A JP 2006035320A JP 2007214502 A JP2007214502 A JP 2007214502A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
semiconductor
back surface
grinding
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006035320A
Other languages
English (en)
Inventor
Yasuo Tanaka
康雄 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2006035320A priority Critical patent/JP2007214502A/ja
Priority to US11/643,712 priority patent/US20070190908A1/en
Publication of JP2007214502A publication Critical patent/JP2007214502A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)

Abstract

【課題】半導体装置の製造方法における半導体ウェハの裏面研削工程において、半導体ウェハの反りを抑制する手段を提供する。
【解決手段】半導体基板の回路形成面側に封止層を形成した半導体ウェハの裏面を研削する工程を含む半導体装置の製造方法であって、半導体ウェハの裏面を研削するときに、回路形成面側の、半導体ウェハの直径の９９％以上、１００．５％以下の範囲を吸着する。
【選択図】 図３

Description

本発明は、複数の回路素子を半導体ウェハの状態で形成し、最後に個片分割して形成するＷＣＳＰ（Ｗａｆｅｒ ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）型等の小型の半導体装置の製造方法に関する。
近年、電子機器に対する小型化や薄型化の要求が高まってきており、その配線基板に搭載されるコンデンサや抵抗等の受動部品の厚さが２００μｍ程度にまで薄型化されるに伴い、能動部品として機能するメモリやＣＰＵ等の半導体装置を同等の厚さに薄型化することに対する期待が高まってきている。
一般に、ＷＣＳＰ型の半導体装置は、シリコン等からなる半導体基板の回路形成面側を樹脂からなる封止層で封止した構造が用いられるが、物性値（主に熱膨張係数）が異なる異種材料が張り合わされた状態であるので半導体基板側が凸面となる反りが生じやすく、半導体ウェハの半導体基板の裏面を研削して半導体ウェハを薄くすると反りが更に大きくなって製造が困難になるという問題がある。
半導体装置の薄型化のための半導体ウェハの裏面の研削工程において、半導体ウェハの回路形成面に保護テープを貼付し、裏面研削装置の吸着ステージに保護テープを介して半導体ウェハを固定し、裏面研削後に保護テープを貼付したまま次工程に搬送して、半導体ウェハの反りを矯正しながら半導体装置を製造しているものがある（例えば、特許文献１参照。）。
また、半導体ウェハの裏面の研削工程において、半導体ウェハの回路形成面に保護テープを貼付し、粗研削装置の吸着ステージに保護テープを介して半導体ウェハを真空吸着により固定し、裏面の粗研削後に吸着ステージ上に真空吸着された半導体ウェハを半導体ウェハの外形と同じ大きさの吸着パッドに吸着保持し、その後に吸着ステージによる吸着を解除して仕上げ研削装置へ搬送し、仕上げ研削装置の吸着ステージに半導体ウェハの平坦性を保ったまま吸着させ、仕上げ研削後の半導体ウェハの反りの減少を図っているものもある（例えば、特許文献２参照。）。
特開２００４−２５９７１３号公報（第８頁段落００３３−第９頁段落００３８） 特開平８−３３９９８３号公報（第３頁段落００１７−段落００２２、第２図）
上述した特許文献１および特許文献２の技術は、封止層が形成されていない半導体ウェハの反りを矯正しながら半導体ウェハの裏面を研削して薄型化された半導体装置を製造する技術である。
しかしながら、異種材料を張り合わせて形成された半導体ウェハの反りは、上記のように主にシリコン等の半導体基板と樹脂からなる封止層の熱膨張差に起因して生ずるものであるので、反りを矯正する手段を解除した後は、半導体ウェハに過大な反りが残留する虞があるという問題がある。
このため、発明者は、半導体ウェハの裏面の研削工程における研削条件等に着目し、半導体ウェハの反りを抑制する手段を実験的に研究した結果、以下に示す知見を得た。
１）半導体ウェハの反りは、半導体ウェハの周縁部に欠け、例えば１００μｍを超える欠けが多数生じると、その欠けによる凹凸が半導体ウェハの周縁部の反りに対する拘束力を弱め、反りが助長される。
２）半導体ウェハの反りは、半導体ウェハの裏面の研削後の面粗度に依存し、粗度が粗いと、それによる凹凸が半導体ウェハの裏面の反りに対する拘束力を弱め、反りが助長される。
３）半導体ウェハの反りは、半導体ウェハに張り合わせる封止層の常温における曲げ弾性率に依存し、半導体基板の厚さに関わらず、その適値が存在する。
本発明は、上記の知見に基づいてなされたもので、半導体装置の製造方法における半導体ウェハの裏面研削工程において、半導体ウェハの反りを抑制する手段を提供することを目的とする。
本発明は、上記課題を解決するために、半導体基板の回路形成面側に封止層を形成した半導体ウェハの裏面を研削する工程を含む半導体装置の製造方法であって、前記半導体ウェハの裏面を研削するときに、前記回路形成面側の、前記半導体ウェハの直径の９９％以上、１００．５％以下の範囲を吸着することを特徴とする。
これにより、本発明は、裏面研削時の半導体ウェハの周縁部のバタつきを防止することができ、半導体ウェハの周縁部の欠けを防止して、半導体ウェハの反りを抑制することができるという効果が得られる。
以下に、図面を参照して本発明による半導体装置の製造方法の実施例について説明する。
図１、図２は実施例の半導体装置の製造方法を示す説明図、図３は実施例の工程Ｐ８における裏面研削装置を示す説明図である。
図１は、半導体装置の製造方法を、半導体ウェハに形成される電極パッドとこれに再配線等を介して接続するポスト電極との近傍を示す部分断面図で示したものである。
図１、図２において、１は半導体ウェハであり、本実施例ではＷＣＳＰ型の半導体装置を複数同時に製造するための８インチの円盤状の半導体ウェハである。
２は半導体ウェハ１の半導体基板であり、０．５〜１ｍｍ程度の厚さのシリコンからなるバルク基板であって、そのおもて面には図示しない半導体素子を配線で接続した複数の回路素子が形成されている（この回路素子が形成される半導体基板２のおもて面を回路形成面３という。）。
４は絶縁層であり、半導体基板２の回路形成面３上に２酸化珪素（ＳｉＯ２）等の絶縁材料で形成され、半導体基板２の各回路素子の上部には図示しないコンタクトホールが形成されている。
５は電極パッドであり、絶縁層４上にアルミニウム（Ａｌ）やチタン（Ｔｉ）等の導電材料で形成された導電層を所定の形状にエッチングして形成された電極であって、絶縁層４のコンタクトホールに埋め込まれた導電体を介して回路素子の所定の部位と電気的に接続している。
６は表面保護膜であり、窒化珪素（Ｓｉ３Ｎ４）等の絶縁材料で形成された絶縁層４上および電極パッド５の縁部を覆う保護膜である。
７は層間絶縁膜であり、表面保護膜６上にポリイミド等の絶縁材料で形成され、電極パッド５上の部位をエッチングにより除去して電極パッド５に到るスルーホール８が形成されている。
９は金属薄膜層としての下地金属層であり、半導体ウェハ１のおもて面側の全面にチタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）等の導電材料を複数積層して形成され、層間絶縁膜７上およびスルーホール８の内面と電極パッド５上を覆っている。
１０は再配線であり、銅等の導電材で形成された電極パッド５上からその電極パッド５に接続するポスト電極１１を形成する領域（電極形成領域１２という。）上に到る配線パターンであって、下地金属層９を介して電極パッド５と電気的に接続しており、半導体基板２上を電極パッド５からポスト電極１１まで延在してポスト電極１１と電極パッド５とを電気的に接続する機能を有している。
ポスト電極１１は、再配線１０上の電極形成領域１２に再配線１０と同一の材料で形成された１００μｍ程度の高さを有する円柱状突起である。
１３はバンプ電極であり、ポスト電極１１のポスト端面１１ａ上に半田等で形成された半球状の電極であって、図示しない実装基板の配線端子と接合され、半導体装置の外部端子として機能する。これにより半導体基板２に形成された回路素子は、電極パッド５、下地金属層９、再配線１０、ポスト電極１１およびバンプ電極１３を介して外部装置と接続される。
１５は封止層であり、半導体ウェハ１のおもて面側に注入された熱硬化性のエポキシ樹脂等の封止樹脂を加熱硬化させて形成された絶縁性を有する１００μｍ程度の厚さの層であって、外部の湿度等から半導体装置を保護する機能を有している。
１７は保護テープであり、樹脂テープの片面にバンプ電極１３の凹凸を吸収することができる柔軟性を有し、紫外線の照射により軟化する特性を有する粘着層が形成された片面粘着テープであって、半導体基板２の回路形成面３の反対側の面、つまり半導体ウェハ１の裏面１ａを研削する際に、半導体ウェハ１のおもて面側を保護する機能を有している。
１８はレジストマスクであり、フォトリソグラフィにより半導体ウェハ１のおもて面に塗布されたレジストを露光し、その後に現像処理して形成されるマスク部材である。
図３において、２０は裏面研削装置である。
２１は吸着ステージであり、半導体ウェハ１の裏面１ａを研削する際に、保護テープ１７を介して半導体ウェハ１のおもて面側を吸着保持し、半導体ウェハ１を回転させる回転台であって、その中心部には半導体ウェハ１を吸着する負圧が供給される負圧室２２が形成されている。
２３は吸着板であり、多孔質のセラミックス等で形成された半導体ウェハ１と同等の直径の吸着面２３ａを有する円盤状部材であって、負圧室２２の吸着ステージ２１の上面側の開口部に、その上面が吸着ステージ２１の上面と面一になるように取付けられている。
２５はグラインダであり、ダイヤモンド等の硬質の砥粒と無機質のフィラ等の充填材とを樹脂や金属等のバインダで固め、これを焼成して形成されたリング状の砥石２６を備えており、高速で回転して半導体ウェハ１の裏面１ａを研削する。また、砥石２６の研削面２６ａは半導体ウェハ１の中心を通る位置に配置されている。
上記のように、本実施例の裏面研削装置２０は、通常の裏面研削装置（Ｄｉｓｃｏ社製 型番ＤＦＧ−８４１等）の吸着面が８インチ（規格寸法φ２００±０．２ｍｍ）の半導体ウェハ１の場合にφ１８６ｍｍであるのに対して、吸着面２３ａの直径がφ２００程度に形成されており、半導体ウェハ１のほぼ全面を吸着できるように形成されている。
以下に、図１、図２にＰで示す工程に従って、本実施例の半導体装置の製造方法について説明する。
Ｐ１（図１）、半導体ウェハ１の半導体基板２の回路形成面３に、図示しない複数の回路素子を形成し、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等により各回路素子の上部に図示しないコンタクトホールを設けた絶縁層４を形成した後に、絶縁層４上にスパッタ法により導電層を形成し、これを所定の形状にエッチングして回路素子の所定の部位と電気的に接続する電極パッド５を形成する。
電極パッド５の形成後に、電極パッド５上と絶縁層４上にＣＶＤ法により窒化珪素からなる表面保護膜６を形成し、表面保護膜６の表層をエッチングして電極パッド５を露出させ、この表面保護膜６上および電極パッド５上に層間絶縁膜７を形成して電極パッド５の部位をエッチングにより除去し、層間絶縁膜７に電極パッド５に到るスルーホール８を形成する。
Ｐ２（図１）、半導体ウェハ１のおもて面側にスパッタ法により層間絶縁膜７上および電極パッド５上を覆う複数層からなる下地金属層９を形成し、フォトリソグラフィにより下地金属層９の電極パッド５上から電極形成領域１２上に到る再配線１０の形成領域を除く領域にレジストマスク１８を形成し、露出している下地金属層９上に導電材を電気メッキ法により電着させ、電極パッド５上から電極形成領域１２上に到る再配線１０を形成する。
Ｐ３（図１）、剥離剤を用いて工程Ｐ２で形成したレジストマスク１８を除去し、フォトリソグラフィにより半導体ウェハ１のおもて面側の再配線１０上の電極形成領域１２を除く領域にレジストマスク１８を形成し、露出している再配線１０上に導電材を電気メッキ法により電着させ、ポスト電極１１を形成する。
Ｐ４（図１）、剥離剤を用いて工程Ｐ３で形成したレジストマスク１８を除去し、再配線１０およびポスト電極１１を除く領域の下地金属層９をウェットマエッチングにより除去する。
Ｐ５（図２）、半導体ウェハ１を図示しない封止金型に収納し、封止金型の半導体ウェハ１のおもて面側の空間に封止樹脂を注入し、これを加熱硬化させて封止層１５を形成する。
この場合に、半導体ウェハ１のおもて面側の周縁部１ｂは、封止樹脂の漏れや裏面１ａへの回り込みを防止するために封止金型に押さえ込まれているので、半導体ウェハ１のおもて面側の周縁部１ｂには２ｍｍ程度（半導体ウェハ１との直径比で４％程度）の封止層１５が形成されていない部位が残り、そこに段差部が形成される。
Ｐ６（図２）、封止金型から半導体ウェハ１を取出し、封止層１５のおもて面側を研削してポスト電極１１のポスト端面１１ａを封止層１５のおもて面に露出させ、封止層１５のおもて面とポスト端面１１ａとをほぼ同一平面に位置させて、１００μｍ程度の厚さの封止層１５を形成する。
Ｐ７（図２）、封止層１５のおもて面側に露出しているポスト端面１１ａにスクリーン印刷法等により半田を印刷し、その後に熱処理により半田を溶融させてポスト端面１１ａ上に半球形状に突出するバンプ電極１３を形成する。
Ｐ８（図２）、バンプ電極１３を形成した半導体ウェハ１のおもて面側に、保護テープ１７の粘着層を密着させて貼付した後に、保護テープ１７を半導体ウェハ１と同等の直径に切断し、おもて面側に保護テープ１７を貼付した半導体ウェハ１を反転させ、保護テープ１７のテープ面を図３に示す裏面研削装置２０の吸着ステージ２１の吸着版２の吸着面２３ａ上に載置し、図示しない真空ポンプ等の負圧供給源から負圧を負圧室２２へ供給して吸着面２３ａに半導体ウェハ１のおもて面側の全面を吸着保持する。
そして、吸着ステージ２１とグラインダ２５を回転させて半導体ウェハ１の半導体基板２の裏面１ａを研削し、５０〜３００μｍ程度のシリコン厚さ（本実施例では１９０μｍ）の半導体基板２を形成する。
Ｐ９（図２）、裏面１ａの研削を終えた半導体ウェハ１の保護テープ１７に紫外線を照射して粘着層を反応硬化させ、半導体ウェハ１から保護テープ１７を引き剥がし、半導体ウェハ１のおもて面側に弾性を有する分割用テープ２８に貼り付け、分割用のブレード２９により半導体ウェハ１のおもて面２に予め設けられた分割線に沿って縦横に切断して複数の個片に分割する。
Ｐ１０（図２）、この分割された個片、すなわち個片に分割された半導体ウェハ１であるＷＣＳＰ型の半導体装置３０は、分割用テープ２８の弾性を利用して押し広げられた個々の間隔を利用してロボットアーム等により個別にチップトレイ等に移し変えられる。
このようにして、厚さが０．５ｍｍ以下（本実施例では０．２５ｍｍ程度）の薄型化された小型のＷＣＳＰ型の半導体装置３０が製造される。
この製造工程において、半導体ウェハ１の反りを抑制するためには、上記したように、半導体ウェハ１の半導体基板２の周縁部１ｂに欠けが多数生じるのを防止することが重要である。
この欠けは、通常の吸着ステージ２１では吸着面積が小さいために、剛性が低くなっている封止層１５の周囲の段差部が、工程Ｐ８における半導体ウェハ１の裏面研削時にバタついて半導体基板２の周縁部１ｂに欠けを生じさせることが主な原因と考えられる。
図４は、吸着面積の多寡が、半導体ウェハ１の反りに与える影響を評価した評価結果である。
図４の横軸は半導体ウェハ１の直径（ウェハ直径）に対する吸着面２３ａの直径の比（ウェハ直径比という。単位：パーセント）を示し、縦軸は半導体ウェハ１のウェハ反り量を示す。
評価に用いた半導体ウェハ１は、半導体基板２の厚さ１９０μｍ、封止層１５の厚さ９０μｍ、ウェハ直径２００ｍｍの半導体ウェハである。
図４から明らかに、ウェハ直径比が９７％を超えると反りが減少し始め、ウェハ直径比が９９％以上、１００．５％以下の範囲で反りが減少した状態で安定し、ウェハ直径比が１００．５％を超えると反りが急激に増加することが判る。
つまり、半導体ウェハ１の裏面研削時の吸着面２３ａの直径は、ウェハ直径の９９％以上、１００．５％以下の範囲にすることが望ましい。ウェハ直径比が９９％未満の時は吸着面積が少なくなって半導体ウェハ１の周縁部１ｂにバタつきが生じ、ウェハ直径比が１００．５％を超えると、吸着板２３の吸着面２３ａの半導体ウェハ１に覆われていない部分が増加し、負圧が逃げて負圧による吸着力が減少し、結果として半導体ウェハ１の周縁部１ｂにバタつきが生じるからである。
このように、吸着面２３ａの直径をウェハ直径の９９％以上、１００．５％以下の範囲として半導体ウェハ１のおもて面側を吸着すれば、半導体ウェハの周縁部の欠けによる半導体ウェハ１の反りに対する拘束力が低下することはなく、半導体ウェハ１の反りを抑制することができる他、周縁部の欠けに起因する半導体ウェハ１の割れを防止することができる。
また、半導体ウェハ１の反りを抑制するためには、半導体ウェハ１の裏面１ｂの研削後の面粗度を向上させることが重要である。
図５は、半導体ウェハ１の裏面１ｂの面粗度の大小が、反りに与える影響を評価した評価結果である。
図５の横軸は半導体ウェハ１の半導体基板２の裏面１ｂの研削後の面粗度（裏面粗度）を算術平均粗さＲａで示し、縦軸は半導体ウェハ１のウェハ反り量を示す。
評価に用いた半導体ウェハ１は、半導体基板２の厚さ１９０μｍ、封止層１５の厚さ９０μｍ、ウェハ直径２００ｍｍの半導体ウェハである。
なお、図５に示すＥ点は工程Ｐ８の裏面研削を＃８０００、Ｆ点は＃５０００、Ｇ点は＃２０００の砥石２６で研削したものである。
図５から明らかに、半導体ウェハ１の裏面研削後の裏面粗度を向上させれば、半導体ウェハ１の反りが減少することが判る。
この場合に、半導体ウェハ１の搬送時のチャック性、半導体ウェハ１のマガジン等への収納時の安定性を考慮すれば、裏面粗度をＲａ＝５ｎｍ以下にすることが望ましい。半導体ウェハ１に、裏面粗度がＲａ＝５ｎｍを超える面粗度に相当する反りが生ずると、半導体ウェハ１の搬送時のチャック性が低下して落下により破損する場合がある他、マガジン等への収納時の姿勢が不安定になり半導体ウェハ１にクラックが生じやすくなるからである。
なお、裏面粗度の下限はＲａ＝１ｎｍ以上にするとよい。裏面粗度をＲａ＝１ｎｍ未満にすると、半導体基板２の回路素子が形成される活性領域における不要な金属不純物を集める役割を果たすゲッタリングサイトがなくなり、半導体装置３０の電気特性が低下する虞があるからである。
このように、半導体ウェハ１の裏面研削後の裏面粗度をＲａ＝５ｎｍ以下にすれば、裏面１ａの凹凸が減少して半導体ウェハの裏面の反りに対する拘束力を高めることができ、半導体ウェハ１の反りを抑制することができる。
更に、半導体ウェハ１の反りを抑制するためには、半導体ウェハ１に張り合わせる封止層１５の曲げ弾性率に着目することが重要である。
図６は、半導体ウェハ１の封止層１５に用いる樹脂の曲げ弾性率が反りに与える影響を評価した評価結果である。
図６の横軸は封止層１５に用いる樹脂の常温時の曲げ弾性率を示し、縦軸は半導体ウェハ１のウェハ反り量を示す。
評価に用いた半導体ウェハ１は、半導体基板２の厚さ９０μｍ、封止層１５の厚さ９０μｍ、ウェハ直径２００ｍｍの半導体ウェハである。
図６から明らかに、半導体ウェハ１の反りは、封止層１５に用いる樹脂の常温時の曲げ弾性率が１４ＧＰａを最小として、その両側で増加することが判る。
なお、半導体基板２の厚さを他の厚さとしても、図６と同様の評価結果が得られることは、実験的に確認されている。
また、封止層１５の曲げ弾性率は、完成後の半導体装置３０の抗折強度にも影響を与えるので、抗折強度に対する考慮をする必要がある。
図７は、封止層１５に用いる樹脂の曲げ弾性率が、完成後の半導体装置３０の抗折強度に与える影響を評価した評価結果である。
図７の横軸は半導体ウェハ１に用いた封止層１５の樹脂の常温時の曲げ弾性率を示し、縦軸は完成後の半導体装置３０の曲げ破壊応力を示す。
図７から明らかに、完成後の半導体装置３０の抗折強度は、封止層１５に用いる樹脂の常温時の曲げ弾性率が１８ＧＰａを最大として、その両側で低下することが判る。
この相反する特性を考慮して半導体ウェハ１の反りを抑制するためには、封止層１５の樹脂の常温時の曲げ弾性率を１２ＧＰａ以上、１８ＧＰａ以下の範囲とすることが望ましい。曲げ弾性率を１２ＧＰａ未満にすると半導体ウェハ１の反りとしては適当な範囲が存在するが半導体装置３０の抗折強度が低くなり過ぎ、１８ＧＰａを超えると半導体装置３０の抗折強度としては適当な範囲が存在するが半導体ウェハ１の反りが大きくなり過ぎるからである。
上記の範囲の曲げ弾性率を有する封止樹脂は、樹脂材料に含有させるフィラの量を変更することにより形成することができる。例えば、熱硬化性のエポキシ樹脂にシリカフィラを８０〜８５重量パーセント含有させることで、上記の範囲の曲げ弾性率を有する封止層１５を形成することができる。
このように、封止層１５の樹脂の常温時の曲げ弾性率を１２ＧＰａ以上、１８ＧＰａ以下の範囲にすれば、半導体装置３０の抗折強度を確保しながら半導体ウェハ１の反りを抑制することができる。
以上説明したように、本実施例では、半導体基板の回路形成面側に封止層を形成した半導体ウェハの裏面を研削する工程において、半導体ウェハの裏面を研削するときに、回路形成面側を半導体ウェハの直径の９９％以上、１００．５％以下の範囲を吸着する吸着面を有する吸着ステージに吸着するようにしたことによって、裏面研削時の半導体ウェハの周縁部のバタつきを防止することができ、半導体ウェハの周縁部の欠けを防止して、半導体ウェハの反りを抑制することができる。
また、半導体基板の回路形成面側に封止層を形成した半導体ウェハの裏面を研削する工程において、半導体ウェハの裏面の研削後の面粗度をＲａ＝５ｎｍ以下としたことによって、半導体ウェハの裏面の凹凸を減少させて半導体ウェハの裏面の反りに対する拘束力を高めることができ、半導体ウェハの反りを抑制することができる。
更に、半導体基板の回路形成面側に封止層を形成した半導体ウェハの裏面を研削する工程において、封止層を、常温の曲げ弾性率が、１２ＧＰａ以上、１８ＧＰａ以下の樹脂材料で形成するようにしたことによって、完成後の半導体装置の抗折強度を確保しながら半導体ウェハの反りを抑制することができる。
更に、上記により製造された半導体装置は、配線基板に搭載される受動部品とほぼ同等の厚さを有する半導体装置とすることができ、配線基板間の設置間隔等を低減して電子機器の薄型化に貢献することができる。
なお、本実施例においては、半導体ウェハの半導体基板は、シリコンからなるバルク基板であるとして説明したが、半導体ウェハは前記に限らず、封止層を形成したＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造の半導体ウェハやＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）構造の半導体ウェハ等であっても、本発明を適用すれば上記と同様の効果を得ることができる。
実施例の半導体装置の製造方法を示す説明図 実施例の半導体装置の製造方法を示す説明図 実施例の工程Ｐ８における裏面研削装置を示す説明図 吸着面積が半導体ウェハの反りに与える影響を示すグラフ 裏面粗度が半導体ウェハの反りに与える影響を示すグラフ 封止層の曲げ弾性率が半導体ウェハの反りに与える影響を示すグラフ 封止層の曲げ弾性率が半導体装置の抗折強度に与える影響を示すグラフ
符号の説明
１ 半導体ウェハ
１ａ 裏面
２ 半導体基板
３ 回路形成面
４ 絶縁層
５ 電極パッド
６ 表面保護膜
７ 層間絶縁膜
８ スルーホール
９ 下地金属層
１０ 再配線
１１ ポスト電極
１１ａ ポスト端面
１２ 電極形成領域
１３ バンプ電極
１５ 封止層
１７ 保護テープ
１８ レジストマスク
２０ 裏面研削装置
２１ 吸着ステージ
２２ 負圧室
２３ 吸着板
２３ａ 吸着面
２５ グラインダ
２６ 砥石
２６ａ 研削面
２８ 分割用テープ
２９ ブレード
３０ 半導体装置

Claims (3)

  1. 半導体基板の回路形成面側に封止層を形成した半導体ウェハの裏面を研削する工程を含む半導体装置の製造方法であって、
    前記半導体ウェハの裏面を研削するときに、前記回路形成面側の、前記半導体ウェハの直径の９９％以上、１００．５％以下の範囲を吸着することを特徴とする半導体装置の製造方法。
  2. 半導体基板の回路形成面側に封止層を形成した半導体ウェハの裏面を研削する工程を含む半導体装置の製造方法であって、
    前記半導体ウェハの裏面の研削後の面粗度が、Ｒａ＝５ｎｍ以下であることを特徴とする半導体装置の製造方法。
  3. 半導体基板の回路形成面側に封止層を形成した半導体ウェハの裏面を研削する工程を含む半導体装置の製造方法であって、
    前記封止層を、常温の曲げ弾性率が、１２ＧＰａ以上、１８ＧＰａ以下の樹脂材料で形成したことを特徴とする半導体装置の製造方法。
JP2006035320A 2006-02-13 2006-02-13 半導体装置およびその製造方法 Pending JP2007214502A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006035320A JP2007214502A (ja) 2006-02-13 2006-02-13 半導体装置およびその製造方法
US11/643,712 US20070190908A1 (en) 2006-02-13 2006-12-22 Semiconductor device and method for manufacturing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006035320A JP2007214502A (ja) 2006-02-13 2006-02-13 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007214502A true JP2007214502A (ja) 2007-08-23

Family

ID=38369228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006035320A Pending JP2007214502A (ja) 2006-02-13 2006-02-13 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20070190908A1 (ja)
JP (1) JP2007214502A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166340A (ja) * 2006-12-27 2008-07-17 Casio Comput Co Ltd 半導体装置の製造方法
JP2011029300A (ja) * 2009-07-23 2011-02-10 Disco Abrasive Syst Ltd 研削装置のチャックテーブル
JP2018531503A (ja) * 2015-08-14 2018-10-25 エム キューブド テクノロジーズ， インコーポレイテッド 被加工物を仕上げるための、高度に制御可能な処理ツールを有する機械

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029331A (ja) * 2009-07-23 2011-02-10 Disco Abrasive Syst Ltd ウエーハの研削方法および保護テープ
US20180290637A1 (en) * 2017-04-06 2018-10-11 Hendrickson Usa, L.L.C. Tone ring with protective filler
JP6987034B2 (ja) * 2018-09-11 2021-12-22 三菱電機株式会社 半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353347A (ja) * 2001-05-24 2002-12-06 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
JP2004031711A (ja) * 2002-06-27 2004-01-29 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP2004027005A (ja) * 2002-06-25 2004-01-29 Matsushita Electric Works Ltd 封止用液状エポキシ樹脂組成物及び半導体装置
JP2004172580A (ja) * 2002-11-01 2004-06-17 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004319885A (ja) * 2003-04-18 2004-11-11 Disco Abrasive Syst Ltd チャックテーブル及び半導体ウェーハの研削方法
JP2004363250A (ja) * 2003-06-03 2004-12-24 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2005279789A (ja) * 2004-03-26 2005-10-13 Ibiden Co Ltd 研削・研磨用真空チャック

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345300A (ja) * 2000-05-31 2001-12-14 Disco Abrasive Syst Ltd 半導体ウエーハ加工体および半導体ウエーハ加工体を保持するチャックテーブルを備えた加工装置
CN1269198C (zh) * 2000-09-29 2006-08-09 日立化成工业株式会社 树脂密封型半导体装置及使用的芯片焊接材料和密封材料
JP2003197581A (ja) * 2001-10-18 2003-07-11 Fujitsu Ltd 板状物支持部材及びその使用方法
KR100472959B1 (ko) * 2002-07-16 2005-03-10 삼성전자주식회사 언로딩구조가 개선된 반도체 웨이퍼의 표면평탄화설비
JP4733934B2 (ja) * 2004-06-22 2011-07-27 株式会社ディスコ ウエーハの加工方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353347A (ja) * 2001-05-24 2002-12-06 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
JP2004027005A (ja) * 2002-06-25 2004-01-29 Matsushita Electric Works Ltd 封止用液状エポキシ樹脂組成物及び半導体装置
JP2004031711A (ja) * 2002-06-27 2004-01-29 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP2004172580A (ja) * 2002-11-01 2004-06-17 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004319885A (ja) * 2003-04-18 2004-11-11 Disco Abrasive Syst Ltd チャックテーブル及び半導体ウェーハの研削方法
JP2004363250A (ja) * 2003-06-03 2004-12-24 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2005279789A (ja) * 2004-03-26 2005-10-13 Ibiden Co Ltd 研削・研磨用真空チャック

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166340A (ja) * 2006-12-27 2008-07-17 Casio Comput Co Ltd 半導体装置の製造方法
JP2011029300A (ja) * 2009-07-23 2011-02-10 Disco Abrasive Syst Ltd 研削装置のチャックテーブル
JP2018531503A (ja) * 2015-08-14 2018-10-25 エム キューブド テクノロジーズ， インコーポレイテッド 被加工物を仕上げるための、高度に制御可能な処理ツールを有する機械

Also Published As

Publication number Publication date
US20070190908A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
JP3456462B2 (ja) 半導体装置及びその製造方法
TWI284960B (en) Manufacturing method of semiconductor device
KR100727519B1 (ko) 반도체장치 및 그 제조방법
TWI420640B (zh) 半導體封裝裝置、半導體封裝結構及其製法
KR100517075B1 (ko) 반도체 소자 제조 방법
KR100661042B1 (ko) 반도체 장치의 제조 방법
JP5563814B2 (ja) 半導体装置及びその製造方法
JP2008028325A (ja) 半導体装置の製造方法
JP2007214502A (ja) 半導体装置およびその製造方法
JP2002368160A (ja) ウェーハレベルパッケージ及びその製造方法
JP2007136636A (ja) ウエーハの加工方法
TWI767022B (zh) 基板處理方法及基板處理系統
JP4376388B2 (ja) 半導体装置
US7829378B2 (en) Method of manufacturing electronic device, substrate and semiconductor device
KR100652442B1 (ko) 반도체 칩 및 그 제조 방법
JP2005191508A (ja) 半導体装置およびその製造方法
JP2009088109A (ja) 半導体装置およびその製造方法
JP2009016882A (ja) 半導体装置およびその製造方法
KR20090130701A (ko) 반도체 패키지 및 그의 제조 방법
JP4746847B2 (ja) 半導体装置の製造方法
US20120168943A1 (en) Plasma treatment on semiconductor wafers
JP3803214B2 (ja) 半導体装置の製造方法
JP2004119468A (ja) ウエーハレベルパッケージの分割方法
JP2008112819A (ja) 半導体装置およびその製造方法
JP5082333B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080729

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081210

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111227