JP2007208576A

JP2007208576A - 監視制御回路の選択・変更を可能とするネットワーク装置

Info

Publication number: JP2007208576A
Application number: JP2006024054A
Authority: JP
Inventors: Yasushi Nagata; 泰史永田
Original assignee: Alaxala Networks Corp
Current assignee: Alaxala Networks Corp
Priority date: 2006-02-01
Filing date: 2006-02-01
Publication date: 2007-08-16

Abstract

【課題】多数の監視対象を実装する回線カードを持つネットワーク装置にて各回線カードのポーリング監視をＣＰＵ低負荷で行え、用途により監視内容・条件などを変更できる仕組みを設ける。
【解決手段】各回線部に回線部内のポーリング監視を行う監視回路を実装する。監視回路はプログラム可能なＬＳＩ(以降ＦＰＧＡ)を使用し、ＦＰＧＡデータの変更にて監視回路の監視内容・判断条件などを変更する事を可能とする。監視回路のＦＰＧＡデータの変更はＣＰＵ部のＦＰＧＡデータ格納部に格納しているものの中からＣＰＵが回線部の種別に合うＦＰＧＡデータを選択し、回線部の不揮発性メモリに送信する。監視回路は回線部が次回立ち上がり時に更新され、ポーリング監視もハードウェアが行う事でＣＰＵ負荷の軽減も可能である。
【選択図】図１

Description

本発明は、ネットワーク装置における回線部のように監視対象を複数有する装置における中央処理部の負荷軽減に関する。

従来の複数の監視対象への監視システムでは回線状態を示す情報はポーリングにより変復調装置の監視部が採取し情報の保持をしておき、更にデータ転送装置がその変復調装置が保持している回線状態データをポーリングによりすべて取り込んだ後に、データ転送装置にて故障情報の有無を判断し、故障情報のみを処理装置へ転送する事で処理装置の負荷を低減する制御をしている（特許文献１参照）。

特開平５−３１６１１１号公報

図３に従来装置による監視システムの構成の一例を示す。

多数の監視回線と接続されている変復調装置は下位通信制御処理部と接続されている。仮にここでは変復調装置310a〜310nと通信路で接続されている下位通信制御処理部330で説明する。下位通信制御処理部330は変復調装置310a〜310nに対しポーリングを実行し、回線データ等の採取を実行し、それをポーリング／セレクティング処理部332へ転送する。ポーリング／セレクティング処理部332ではそのデータ情報のヘッダ情報より故障情報かどうかを判断し、故障情報だった場合処理装置301に通知する情報として変復調装置より吸い上げたデータにポート番号，変復調装置アドレス，ヘッダ情報を付加した情報をレスポンス処理部333経由で処理装置301へ通知する事で処理装置に送信されるデータ量は大幅に減少し、変復調装置の数が多くなっても処理装置の負荷を大きくならない。

近年のネットワーク機器の監視制御において、ソフトウェアによるポーリング監視ではＣＰＵの負荷増加が発生し、他のソフトウェア制御に影響を与える問題がある。これは、近年のネットワーク装置において回線カードに実装する回線ポート数の高密度化が原因であり、多ポートを有する回線カードでは監視対象も回線ポート数に比例し多数存在するため、ＣＰＵに掛かる負荷は甚大となっている。ネットワーク装置では回線カードの種類についても多種多様になっており、監視対象に対しても監視内容・条件を柔軟に変更できる仕組みが求められている。

そこで、例えば、ソフトウェアにて行っている各回線部のポーリング監視は各回線部に監視回路を実装し、監視対象へのポーリング監視をハードウェアでサポートすることでＣＰＵ負荷の軽減を実現する。ハードウェアでのポーリング監視は監視回路の機能変更・構成定義修正の更新が困難になるという問題も持っているが、監視回路にプログラム可能なＬＳＩ（以降ＦＰＧＡ）を使用し監視回路の更新ＦＰＧＡデータをＦＰＧＡデータ格納部よりＣＰＵ経由で回線部の不揮発性メモリに更新する事により、回線部の次回立ち上げ時に監視回路の監視内容・判断条件などの機能変更を可能とする。

第１の効果は、ＣＰＵ低負荷で回線部の多数の監視対象に対して監視制御を行える点にある。これは各回線部に対してソフトウェアの負荷が一番大きかったポーリングによる情報採取、判断をハードウェア監視回路がサポートするからである。ソフトウェアは監視回路より通知が来た場合のみ回線部の監視制御に対しての処理を行えばよいため、回線部に対してアクセス数が減り、ＣＰＵ負荷が軽減する。

第２の効果はハードウェアにて行う監視制御の変更を対応できる点にある。従来、ハードウェアにて実装した監視回路においては最低限の設定は変更できても監視内容を完全に変更する事は不可能としていた。本ネットワーク装置では回線部の監視回路であるプログラム可能なＬＳＩ（以降ＦＰＧＡ）を更新する仕組みを持たせる事で可能とする。

上記以外の、課題、手段、効果は、後述する実施例によって明らかにされる。

本発明に好適な実施形態の例について図面を参照して詳細に説明する。ただし、本発明は本実施形態に限定されない。

本実施形態は、ＣＰＵ部と多数の監視対象を実装した回線部を持ち、監視対象に対してソフトウェアによるポーリング監視を行う装置制御において、ポーリング監視を各回線部のハードウェアにてサポートしソフトウェア使用率を削減する事でＣＰＵの負荷を減少し、且つハードウェアにて行う監視内容の変更を可能とするネットワーク装置に関する。

図１に、ネットワーク装置構成ブロック図を示す。

ネットワーク装置はＣＰＵ部と回線部に分かれており、回線カードは数種類のバリエーションを持っている。ＣＰＵ部はネットワーク装置全体の制御を行っているＣＰＵ100と、ネットワーク装置に実装される回線部のＦＰＧＡデータを格納しているＦＰＧＡデータ格納部101と、外部より更新ＦＰＧＡデータ102を取り込む手段と、回線部のＦＰＧＡデータが古かった場合に自動更新を指示する自動バージョンアップ情報103と、ＦＰＧＡデータ格納部に格納されているＦＰＧＡデータの版数を管理しているＦＰＧＡレビジョン管理情報104を有する。

次に回線部だがプログラム可能なＬＳＩ（Field Programmable Gate Array：以降ＦＰＧＡ）のＦＰＧＡデータを格納している不揮発性メモリ111（以後ＦＬＡＳＨメモリ）と、多数の監視対象の監視を行いＦＰＧＡのレビジョン情報とカードの構成情報を持つＦＰＧＡ110を有する。

図２に回線部のＬＩＮＫ監視を想定した場合の監視回路の詳細なブロック図を示す。

監視回路はポーリング監視の監視タイミングを制御するタイマ210と、監視のポーリング周期を設定するポーリング監視設定レジスタ211と、監視を行う監視対象の監視制御回路を決める監視設定レジスタ220と、監視対象の採取情報箇所を格納している採取情報レジスタ240と、監視対象より情報採取を行う監視制御回路250a〜250nと、監視対象より採取した情報を一次格納するメモリ270と、メモリに格納された情報より監視対象が条件違反していないかを判別し、問題があった場合はＣＰＵ200に通知する監視判別回路230と、判別回路の各判別要因の保護段数を設定する要因保護段数設定レジスタ231を有する。

まず、回線部の監視回路が立ち上がるまでの動作について説明する。ネットワーク装置に回線部が実装後、回線部のＦＬＡＳＨメモリはＦＰＧＡデータをＦＰＧＡに転送し、監視回路を立ち上げる。この時にＣＰＵ部の自動バージョンアップ情報がオンになっている場合はＣＰＵがＦＰＧＡより回線カードの構成情報とＦＰＧＡのレビジョン情報を読み取り、ＣＰＵがＦＰＧＡデータ格納部で管理している回線部のＦＰＧＡデータのレビジョン情報と比較し、監視回路のＦＰＧＡデータが最新化されているかを確認する。もし、ＦＰＧＡデータが古かった場合は、ＦＰＧＡデータ格納部より最新のＦＰＧＡデータをＦＬＡＳＨメモリに更新する。ＦＰＧＡデータがＦＬＡＳＨメモリに更新後は、回線部が次回立ち上げ時に、ＦＰＧＡを再コンフィグレーションし更新されたＦＰＧＡデータで監視回路を立ち上がる。また、その後に監視回路の内容を変更させたい場合はＣＰＵ部にて外部より更新ＦＰＧＡデータをＦＰＧＡデータ格納部に対して更新を行い、その後に自動バージョンアップ情報をオンする事で上記一連の動作が実行され監視回路の変更が可能となる。

次に、監視回路の動作の説明だが、これは監視制御の実施例の１つとして回線部のポートのＬＩＮＫ監視制御として説明する。この場合、監視対象はＬＩＮＫ情報をもっている回線制御デバイスとなる。

まず、監視回路の初期設定としてソフトウェアにてタイマのポーリング監視時間設定レジスタ，監視設定レジスタ、要因保護段数設定レジスタの設定を行い、監視対象の監視条件を設定する。ここでは仮にポーリング周期を１００ｍｓ、監視設定レジスタを１ポート目のみ、要因保護段数をすべて４回と設定した事とする。初期設定が完了したら、ポーリングタイマを起動させ監視制御回路にて１００ｍｓ周期ごとの回線制御デバイスに対しての情報採取を開始する。監視制御回路は採取情報レジスタに格納されている監視対象の採取情報箇所に対してアクセスし、採取した情報をメモリに格納する。本例では回線部のＬＩＮＫ監視のため、回線制御デバイスの回線障害情報などを採取し、それの有無によりＬＩＮＫ判定を行う。メモリに採取情報が格納されると監視判別回路にて各ポートの回線障害の有無を確認し、保護段数カウンタに反映する。保護段数カウンタは各要因で発生有無の２つのカウンタを所持しており、ＬＩＮＫ監視で言えば回線障害がある一定期間(この場合は、周期監視時間：１００ｍｓ×保護段数：４回)なければＬＩＮＫアップ状態、回線障害がある一定期間(この場合は、周期監視時間：１００ｍｓ×保護段数：４回)続いたらＬＩＮＫダウン状態という判別を行う。ＣＰＵへの通知は各ポートのステータスが現状のステータスより変化した時のみ、ＬＩＮＫ変化通知を送る仕組みとなっている。つまり、ＬＩＮＫアップ状態の時にはＬＩＮＫアップの保護段数カウンタは動作せず、ＬＩＮＫダウン要因の保護段数カウンタのみが動作する仕組みとなっている。ＣＰＵはＬＩＮＫ変化通知が来た場合のみ、そのステータス変化を確認しそのポートに対しての処理を実行する。

本実施形態は、以下も含む。
（１）装置全体の制御を行うソフトウェアが動作するＣＰＵ部と、装置をネットワークに接続する機能を有する回線部により構成されるネットワーク装置において、回線部においてプログラム可能なＬＳＩ（以降ＦＰＧＡ）により回線部の障害情報の収集およびＣＰＵ部への障害情報の通知を行う障害監視制御回路の機能を有し、このＦＰＧＡは書換え可能な不揮発性メモリ（以降ＦＬＡＳＨメモリ）よりプログラムをダウンロードすることで所定の障害監視制御回路の機能を実現し、またＦＬＡＳＨメモリをＣＰＵ部より直接書換えが可能である機能を有することにより、ＣＰＵ部が回線部におけるＦＰＧＡが実現する障害監視制御回路に新たな機能の追加および修正が可能であることを特徴とするネットワーク装置。
（２）上記（１）のネットワーク装置において、ＣＰＵ部は回線部の書換え可能な不揮発性メモリ（以降ＦＬＡＳＨメモリ）に格納されたプログラム可能なＬＳＩ（以降ＦＰＧＡ）のプログラムの版番を管理する機能と、ＦＬＡＳＨメモリの内容を直接書き換える機能を有し、またＣＰＵ部は回線部のＦＬＡＳＨメモリに格納されたＦＰＧＡプログラムの版番の情報を読み込む機能を有することにより、ＣＰＵ部が管理する回線部の最新のプログラム版番と読み込んだ回線部のプログラム版番を比較し、ＣＰＵ部の管理するプログラム版番が新しい場合には自動的に回線部のＦＬＡＳＨメモリに格納されたＦＰＧＡプログラムをＣＰＵ部に格納された最新のＦＰＧＡプログラムに更新する機能を有することで、常に最新のＦＰＧＡプログラムを回線部に搭載可能となり、回線部のＦＰＧＡが実現する機能を最新に更新することが可能であることを特徴とするネットワーク装置。

ネットワーク装置の概要例を示す監視回路（LINK監視制御）例を示す従来装置の構成例を示す

符号の説明

CPU：110、200
FPGA（監視回路）：110、120
不揮発性メモリ（FLASHメモリ）：111、121
監視対象（ポート、インタフェース）：112、122、260

Claims

複数の回線とそれぞれ接続する複数のポートと、前記複数の回線部から入力したパケットの宛先を検索する宛先検索部とを含む回線部と、
複数の前記回線部を制御する中央制御部とを有し、
前記回線部は、前記ポートのポーリング監視を実行する監視部を有することを特徴とするネットワーク装置。
請求項１のネットワーク装置であって、
前記監視部は、前記ポートがＬＩＮＫアップであるかＬＩＮＫダウンであるかをポーリング監視により判断する条件が、前記中央制御部により設定変更可能であることを特徴とするネットワーク装置。
請求項２のネットワーク装置であって、
前記条件は、周期監視時間及び保護段数の少なくとも一方を含むことを特徴とするネットワーク装置。