JP2007208142A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007208142A
JP2007208142A JP2006027480A JP2006027480A JP2007208142A JP 2007208142 A JP2007208142 A JP 2007208142A JP 2006027480 A JP2006027480 A JP 2006027480A JP 2006027480 A JP2006027480 A JP 2006027480A JP 2007208142 A JP2007208142 A JP 2007208142A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
acid
wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006027480A
Other languages
English (en)
Inventor
Mitsuhiro Matsushita
充宏 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006027480A priority Critical patent/JP2007208142A/ja
Publication of JP2007208142A publication Critical patent/JP2007208142A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】CMP(化学的機械研磨)法による配線金属除去後の絶縁膜および金属配線上の変質層を除去し配線抵抗の上昇、配線間リークを抑制し、絶縁破壊耐性を向上させる半導体装置の製造方法を提供する。
【解決手段】CMP法により金属配線104が埋め込まれてなる第1絶縁膜101への第2絶縁膜107の形成にあたって、前処理として、脂肪族多価カルボン酸(クエン酸、コハク酸、シュウ酸、酒石酸、マレイン酸、マロン酸、リンゴ酸)の水性溶液で洗浄するこにより変質層105,106を除去し、さらにプラズマ還元処理を行う。
【選択図】図1

Description

本発明は、半導体装置の製造方法に関している。より詳細には金属埋め込み配線技術によって多層配線構造を形成する半導体装置の製造方法に関する。
LSI(Large Scale Integrated Circuit)の微細化と高集積化に伴い、多層配線構造に用いられる金属配線も微細化が進められている。これまで、配線金属としてアルミニウムまたはアルミニウム合金が用いられてきたが、集積回路のさらなる高速化や配線の長期信頼性の改善およびエレクトロマイグレーション耐性の向上を目的として、アルミニウムより電気抵抗が小さく融点が高い金、銀および銅が用いられるようになってきている。
配線金属として銅を用いる場合、ドライエッチング法に用いることができるような、蒸気圧の低い化合物が無く、ドライエッチング法による金属配線の形成が困難なため、絶縁膜に先ず溝を形成して、銅で溝を充填した後に化学的機械研磨(CMP;Chemical Mechanical Polishing)法による研磨にて配線部以外の余分な銅を除去し、埋め込み配線を形成するダマシン法が用いられている。
以下、従来の半導体装置の製造方法を図2に示す断面図を用いて説明する。
先ず、図2(a)に示すように、図示しない半導体基板上に、化学気相体積(CVD;Chemical Vapor Deposition)法により形成された第1絶縁膜101の表面に、金属埋め込み溝を形成するためのレジストパターンを形成した後、エッチングにより金属埋め込み溝102を形成する。
次に、図2(b)に示すように、この溝102の内面(溝側面と底面)及び第1絶縁膜101の表面にバリアメタル103を形成する。
次に、図2(c)に示すように、例えば銅を用いて溝102に金属配線材料104を埋め込む。
次に、図2(d)に示すように、配線となる部分以外の不要な金属配線材料104と第1絶縁膜101上のバリアメタル103をCMP法により除去し、金属配線を形成する。
そして、図2(f)に示すように、第1絶縁膜101上の全面と金属配線の上面を覆うように、例えば窒化シリコンを用いて第2絶縁膜107をCVD法により形成する。
しかしながら、上記従来の方法では、第1絶縁膜101上のバリアメタル103をCMP法によって除去した後に、第1絶縁膜101、バリアメタル103、及び金属配線材料104の表面が露出した状態となる(図2の(d))。その後の時間経過によりこれらの露出した表面は変質し、図2(e)に示すように、第1絶縁膜101上に第1変質層105、そして、金属配線材料104上に第2変質層106が形成される。これらの変質層は、配線抵抗値の上昇や、絶縁破壊耐性の劣化を生じるなどの問題がある。
上記の絶縁膜上に形成される第1変質層105により生ずる絶縁破壊耐性の劣化の問題を克服すべく、図3(a)に断面図を示すように、溝形成前に窒化シリコン膜などの金属拡散防止膜108を絶縁膜上に形成することにより、金属配線形成時に絶縁膜を露出させず、変質層の生成を抑制する方法が提案されている(例えば、特許文献1)。
また、上記の金属拡散防止膜を形成せずに、図3(b)に断面図を示すように、プラズマ還元処理を用いる絶縁膜上の変質層105のエッチング除去方法も提案されている(例えば、特許文献2)。
しかし、この方法では、金属配線上にも形成される変質層106を除去できず、配線抵抗値の上昇が問題となる。
さらに、上記の金属配線上に形成される変質層106による配線抵抗値の上昇の問題を克服すべく、例えば図4に断面図を示すように真空下での熱処理により銅酸化物を除去し、大気に暴露させること無く銅配線上に第2絶縁膜を形成する方法が提案されている(例えば、特許文献3)。
しかし、この方法では、逆に前記のように絶縁膜上に形成される変質層105を除去できず、絶縁破壊耐性の劣化が問題となる。
特開2001−351918 特開2003−124311 特開2003−209113
前記の通り、CMP後に露出した絶縁膜上の変質層を除去するだけでは、金属配線上の変質層の影響による配線抵抗値の上昇が起き、歩留り劣化を引き起こす。逆に、金属配線上の変質層を除去するだけでは、絶縁膜上の変質層の影響による配線間リーク電流値の上昇と絶縁破壊耐性劣化が生じやすくなる。
よって、絶縁膜および金属配線上の変質層の簡易除去方法の開発が切望されている。
したがって、本発明は、金属線が埋め込まれてなる第1絶縁膜上に、金属拡散防止を目的とする第2絶縁膜を形成するにあたって前処理として、経時的に形成される第1絶縁膜表面と金属配線表面の変質層を、洗浄して同時に除去して第2絶縁膜を形成することにより、配線抵抗値上昇を抑制し、絶縁破壊耐性を向上させる半導体装置の製造方法の提供を目的とする。
本発明者は、鋭意研究を重ねた結果、半導体装置の製造過程において金属拡散防止を目的とする第2絶縁膜の形成の前処理として、CMP後の露出表面を化学的および物理的に洗浄することにより、絶縁膜および金属配線上の変質層を同時に除去でき上記の課題を解決できることを見出し、本発明を完成するに到った。
かくして、本発明によれば、金属配線が埋め込まれてなる第1絶縁膜上への第2絶縁膜の形成にあたって、前処理として脂肪族多価カルボン酸の水性溶液で洗浄することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、第2絶縁膜の成膜前に前処理として、脂肪族多価カルボン酸の水性溶液を用いる化学的洗浄を、ブラシや超音波洗浄を用いる物理的洗浄の併用下に行うことより、第1絶縁膜表面および金属配線表面の変質層を同時に除去し、その後第2絶縁膜を形成することにより工程の増加を最小限に抑えながら、配線抵抗値の上昇を抑制するとともに、配線間リーク電流値の増大を抑え、絶縁破壊耐性を向上させる半導体装置の製造が可能である。
本発明の半導体装置の製造に用いることができる基板としては特に限定されるものではないが、通常半導体装置の製造に用いられるシリコンもしくはガリウムヒ素単結晶基板、セラミック基板、サファイア基板、ガラス基板、SOI(Silicon on Insulator)基板またはTFT(Thin Film Transistor)液晶製造用基板などが挙げられる。
本発明の半導体装置の製造で基板上に形成される第1絶縁膜は、例えばCVD法で形成することができる。
該絶縁膜の材料としては特に限定されるものではないが、例えばフッ素含有酸化シリコン(FSG)による比誘電率が4以下の低誘電率膜、多孔質シリカによる無機系絶縁膜やポリイミドによる有機系絶縁膜および機械的強度の向上を目的とする場合には、酸化シリコンによる膜などが挙げられる。
次いで、上記の第1絶縁膜上に、例えばフォトエッチングにより幅0.05〜200μmで深さ0.05〜2μmの溝を形成し、さらに溝を形成した第1絶縁膜表面および上記溝の内側表面、すなわち溝の側面および底面上に、例えばスパッタリングによりバリアメタルを1〜50nmの厚さで堆積させ、上記溝内部表面および第1絶縁膜表面をバリアメタルで完全に被覆する。
このバリアメタルは、上記の溝内に形成される金属配線からの、横方向の金属配線間絶縁膜内や、積層される場合の縦方向の層間絶縁膜内への金属の拡散防止を目的とする。
このバリアメタルの材料としては特に限定されるものではないが、チタンおよびタンタルのような高融点金属ならびにそれらの窒化物である窒化チタンおよび窒化タンタルなどが挙げられる。
金属配線の形成に用いることができる配線金属としては、電気抵抗が小さく融点が高いアルミニウム、金、銀、銅およびタングステンならびにこれらの合金などが挙げられるが、なかでも特に抵抗率が低く、かつメタルマイグレーション耐性がよく、さらにアルミニウムに比べ許容電流が2桁以上も大きいなどの利点を有する銅が好ましい。
したがって、配線金属として銅を用いると、アルミニウムを用いる場合と比べ同じ配線抵抗を得るのに配線膜厚を薄くでき、さらには隣接する配線間の容量も低減できるので、半導体装置の性能を向上させることができる。
上記の金属配線は、バリアメタルが形成された第1絶縁膜の溝内部および第1絶縁膜上に、例えば銅を用いる場合には銅電解メッキ法により銅を50〜2000nm堆積させることができる。
なお、上記の金属配線の形成前に、予め、例えば銅を上記溝内にスパッタリング法により堆積させて銅のシード層1〜500nmを堆積させてもよい。
次いで、金属配線以外の配線金属の堆積物およびバリアメタルをCMP法により除去し、金属配線を形成し、その後第2絶縁膜を形成させる。
この第2絶縁膜は、埋め込み金属配線の金属の該配線の上面からの絶縁膜中への拡散防止および金属配線および第1絶縁膜上の変質層形成防止のために形成される。その材料としては、特に限定されるものではないが、例えば窒化シリコン、炭化シリコン、窒素添加シリコン、フッ素含有シリコンもしくは酸化シリコンの単一膜またはそれら積層膜が挙げられる。
第2絶縁膜の形成方法としては、CVD法、プラズマCVD法、高密度CVD法およびTEOS-O3CVD法などを挙げることができる。
より詳細には、プラズマ還元処理を施して該絶縁膜を堆積させる方法や、例えば窒化シリコンからなる絶縁膜を形成させる場合には、アンモニアガスを含む雰囲気中でのプラズマ還元処理を施し、窒化プラズマCVD用により絶縁膜を堆積させる方法などが挙げられる。
しかしながら、CMP法により金属配線を形成した基板は、クリーンルームに1時間以上、長時間にわたって保管したときでさえ、経時的に前記のような変質層が金属配線表面および第1絶縁膜表面に形成されると考えられている。
なお、この変質層としては、CMP法により除去された配線金属の微粒子およびその酸化物ならびに金属配線表面が酸化された酸化膜層などが考えられている。
したがって、本発明において用いられる用語、変質層の「層」とは、金属配線表面を完全に被覆するものと、第1絶縁膜の表面を完全にまたは一部被覆するものとの両方を意味する。
本発明は、上記第2絶縁膜を形成するにあたって、前処理として金属配線が埋め込まれた第1絶縁膜を脂肪族多価カルボン酸の水性溶液を用いて化学的洗浄に付して、経時的に形成される第1絶縁膜表面および金属配線表面の変質層を同時に除去すること特徴とする。
上記脂肪族多価カルボン酸としては、クエン酸、コハク酸、シュウ酸、酒石酸、マレイン酸、マロン酸およびリンゴ酸のような二価カルボン酸ならびに2,3,5−ヘキサントリカルボン酸のような三価カルボン酸が挙げられ、これらの化合物からなる群から選択される1以上を水性溶媒に溶解して多価カルボン酸の水性溶液を調製できる。
上記の水性溶液調製に用いられる水性溶媒としては、水以外に主としてメタノール、エタノール、プロピルアルコール、イソプロピルアルコール、アセトンもしくはN,N-ジメチルホルムアミドのような有機溶媒と水との混液が挙げられる。
上記化合物の水性溶液は、0.001〜10重量%、好ましくは0.005〜5重量%の範囲の濃度で用いられる。
なお、上記化合物の水性溶液はさらに一般的な陰イオン界面活性剤、陽イオン界面活性剤、両性界面活性剤および非イオン界面活性剤のような界面活性剤を含んでもよい。
金属配線が形成された第1絶縁膜の上記水性溶液での処理に続き、純水または電解カソード水や水素溶存液のような電解質溶液でリンス洗浄してもよい。
また、上記の脂肪族多価カルボン酸の水性溶液による化学的洗浄は、ブラシや超音波洗浄を用いる物理的洗浄の併用下に行うことができる。この化学的洗浄と物理的洗浄の併用は、化学的洗浄効率を向上させることができ、特に化学的洗浄で除去できない配線金属由来の微粒子からなる変質層の除去に極めて有効である。
すなわち、本発明者は、上記のように化学的洗浄と物理的洗浄を併用することにより第1絶縁膜および金属配線上の変質層を同時に、しかも効率よく除去できることを見出した。
上記の金属配線が形成された第1絶縁膜の化学的洗浄と物理的洗浄の併用とは、ブラシ洗浄の場合は、該第1絶縁膜を上記水性用液に浸漬しながらブラシ洗浄に付すか、または該第1絶縁膜に上記水性用液を供給しながらブラシ洗浄に付すことを意味する。また、超音波洗浄の場合には、超音波洗浄器内部の上記水性溶液に該第1絶縁膜を浸漬し、超音波洗浄に付すことを意味する。
洗浄は、所望により20〜300秒間で任意に設定できる。
なお、ブラシ洗浄または超音波洗浄は上記の水性溶液による化学洗浄に続いて、独立して行なってもよい。その際、上記のリンス洗浄と兼ねることもできる。したがって、上記の併用とは、例えば、前記脂肪族多価カルボン酸の水性溶液中で上記の物理的洗浄に付すことも、また、上記化学的洗浄後に、物理的洗浄に付すことも意味する。
上記ブラシ洗浄には、ブラシの正回転と逆回転が交互にでき、かつ回転数を、例えば100〜3000rpmの範囲で任意に設定できるディスク型洗浄方式、ペン型方式およびロール型方式などを用いることができる。
また、上記超音波洗浄には、市販の超音波発生装置を備えた容器、例えば実験室で通常用いられている超音波洗浄器を用いることができる。
本発明のもう1つの観点によれば、本発明は、第2絶縁膜の形成にあたって、前処理としての上記化学的洗浄および物理的洗浄に続き、洗浄の一環としてプラズマ還元処理を行うことも特徴とする。
このプラズマ還元処理は、変質層の完全除去を確実にするために行われるが、真空条件下で行なわれ、したがって変質層が完全に除去された第1絶縁膜を大気中の酸素に暴露することなく、引き続き第2絶縁膜を堆積できるという特徴を有している。
上記のプラズマ還元処理とは、アンモニアガスもしくは水素ガスまたはアンモニアガスおよび水素ガスを含む雰囲気中におけるプラズマ処理を意味する。
プラズマ還元処理は、例えばガスとして窒素とアンモニアを用いる場合、アンモニア/窒素=1600/4000sccm、圧力2.3Torr、温度400℃、RFパワー(2周波)=300kHz以上で500〜1000W、13.56MHz以上で1000〜2000Wの条件下に、通常5秒〜120秒間処理することができる。
以下、図面を参照して本発明の実施の形態について説明するが、本発明は、以下に具体的に示す実施の形態で限定されるものではない。
図1(a)に示すように、半導体基板上(図示しない)に、第1絶縁膜101をCVD法にて成膜し、公知のフォト、エッチング技術により幅160nm、深さ400nmの溝102を形成する。
次に、図1(b)に示すように、第1絶縁膜101上および第1絶縁膜101に形成された溝102を被覆するようにバリアメタル103として、スパッタリング法により窒化タンタル膜を25nm堆積する。
次に、図示はしないが、前記バリアメタル上にシード層として、スパッタリング法により銅を100nm堆積する。
次に、図1(c)に示すように、溝102内部が少なくとも充填されるように前記シード層上に金属配線材料104として銅電解メッキ法で銅を600nm堆積させる。
次に、図1(d)に示すように、金属配線部分以外の配線金属104とバリアメタル103をCMP法により除去して金属配線を形成する。
次に、図1(e)に示すように、半導体基板をクリーンルーム内に1時間以上放置保管した際に生成した第1絶縁膜101上の第1変質層105と、金属配線材料104上の第2変質層106を除去するために、カチオン性またはアニオン性界面活性剤を0.01重量%の濃度で含む、シュウ酸の0.05重量%水性溶液を半導体基板上に1000ml/分の速度で供給しながら、PVAのブラシを半導体基板に当て、回転速度2000rpmで、1.5分間洗浄して第1変質層105と、金属配線材料104上の第2変質層106を除去した(図1(f))。
次に図1(g)に示すように、上記の半導体基板にプラズマ還元処理を施し、前記の第1変質層105と第2変質層106の発生を防止すると共に金属拡散を防止するために第1絶縁膜および金属配線上に第2絶縁膜107を堆積させる。
第2絶縁膜107が窒化シリコン膜である場合には、上記の基板をアンモニアガスを含む雰囲気中でのプラズマ還元処理に付し、続いてプラズマCVD法により、第2絶縁膜を50nm堆積させる。この場合のプラズマ還元処理条件は、ガスとして窒素とアンモニアを用い、アンモニア/窒素=1600/4000sccm、圧力2.3Torr、温度400℃、RFパワー(2周波)=300kHz以上で600W、13.56MHz以上で1600Wの条件下、10秒間プラズマ還元処理に付した。
このようにして得られた第2絶縁膜を形成した半導体装置は、配線抵抗値の上昇が抑制され、配線間リーク電流地の増大が抑制され、絶縁膜破壊耐性が向上していることが確認できた。
上記のようにして得られた第2絶縁膜を形成した半導体基板は、当業者に公知の方法で層間配線を形成しながら順に繰り返し積層して多層配線構造を有する半導体装置を製造できる。
第2絶縁膜成膜前に前処理として、脂肪族多価カルボン酸の水性溶液を用いる化学的方法と、ブラシや超音波洗浄を用いる物理的方法とにより、第1絶縁膜上面および金属配線上面の変質層を同時に除去し、その後第2絶縁膜を形成することにより工程の増加を最小限に抑えながら、配線抵抗値の上昇を抑制するとともに、配線間リーク電流値の増大を抑え、絶縁破壊耐性を向上させる半導体装置の製造が可能である。該半導体装置を、層間配線を形成しながら順に繰り返し積層して多層配線構造を有する半導体装置を製造できる。
本発明を適用した半導体装置の層間絶縁膜の部分を示す概略断面図である。 従来技術を示す製造工程断面図である。 従来技術を示す製造工程断面図である。 従来技術を示す製造工程断面図である。
符号の説明
101 第1絶縁膜
102 溝
103 配線バリアメタル
104 金属配線材料
105 第1変質層
106 第2変質層
107 第2絶縁膜
108 金属拡散防止膜

Claims (9)

  1. 金属配線が埋め込まれてなる第1絶縁膜上への第2絶縁膜の形成にあたって、前処理として脂肪族多価カルボン酸の水性溶液で洗浄することを特徴とする半導体装置の製造方法。
  2. 前記脂肪族多価カルボン酸がクエン酸、コハク酸、シュウ酸、酒石酸、マレイン酸、マロン酸およびリンゴ酸からなる群から選択される1つ以上である請求項1に記載の半導体装置の製造方法。
  3. 前記水性溶液が0.001〜10重量%の濃度である請求項1に記載の半導体装置の製造方法。
  4. 前記洗浄がブラシ洗浄または超音波洗浄の併用下に行なわれる請求項1に記載の半導体装置の製造方法。
  5. 前記洗浄が純水または電解質溶液を用いたリンス洗浄を含む請求項1に記載の半導体装置の製造方法。
  6. 前記水性溶液での洗浄後さらにプラズマ還元処理を行う請求項1に記載の半導体装置の製造方法。
  7. 前記プラズマ還元処理がアンモニアガス、水素ガス、またはアンモニアガスおよび水素ガスを含む雰囲気下に行なわれる請求項6に記載の半導体装置の製造方法。
  8. 前記第2絶縁膜が窒化シリコン、炭化シリコン、窒素添加炭化シリコン、フッ素を含む酸化シリコンもしくは酸化シリコンの単一膜、またはこれらの積層膜である請求項1に記載の半導体装置の製造方法。
  9. 前記配線金属が銅である請求項1に記載の半導体装置の製造方法。
JP2006027480A 2006-02-03 2006-02-03 半導体装置の製造方法 Pending JP2007208142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006027480A JP2007208142A (ja) 2006-02-03 2006-02-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006027480A JP2007208142A (ja) 2006-02-03 2006-02-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007208142A true JP2007208142A (ja) 2007-08-16

Family

ID=38487317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006027480A Pending JP2007208142A (ja) 2006-02-03 2006-02-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007208142A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180076170A (ko) * 2016-12-27 2018-07-05 (주)프로스테믹스 플라즈마를 이용한 마스크 팩용 바이오셀룰로오스의 살균 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001099168A1 (fr) * 2000-06-23 2001-12-27 Fujitsu Limited Dispositif a semi-conducteur et procede de fabrication associe
JP2002246391A (ja) * 2001-02-21 2002-08-30 Nec Corp 半導体装置の製造方法
WO2004061926A1 (ja) * 2003-01-06 2004-07-22 Fujitsu Limited 半導体装置の製造方法及び製造装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001099168A1 (fr) * 2000-06-23 2001-12-27 Fujitsu Limited Dispositif a semi-conducteur et procede de fabrication associe
JP2002246391A (ja) * 2001-02-21 2002-08-30 Nec Corp 半導体装置の製造方法
WO2004061926A1 (ja) * 2003-01-06 2004-07-22 Fujitsu Limited 半導体装置の製造方法及び製造装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180076170A (ko) * 2016-12-27 2018-07-05 (주)프로스테믹스 플라즈마를 이용한 마스크 팩용 바이오셀룰로오스의 살균 방법
KR101961619B1 (ko) * 2016-12-27 2019-03-25 (주)프로스테믹스 플라즈마를 이용한 마스크 팩용 바이오셀룰로오스의 살균 방법

Similar Documents

Publication Publication Date Title
JP4963349B2 (ja) 半導体装置の製造方法
KR100475931B1 (ko) 반도체 소자의 다층 배선 형성방법
US7030016B2 (en) Post ECP multi-step anneal/H2 treatment to reduce film impurity
JP2007109894A (ja) 半導体装置及びその製造方法
JP2005072384A (ja) 電子デバイスの製造方法
JP4567587B2 (ja) 半導体装置の製造方法
JP2001237311A (ja) 半導体素子の配線形成方法
CN107078040B (zh) 阻挡层的去除方法和半导体结构的形成方法
JP2008544524A (ja) 半導体素子における銅の層剥離の回避
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
US20030109133A1 (en) Process for fabricating an electronic component incorporating an inductive microcomponent
KR20100011799A (ko) 반도체 소자의 제조방법
JP2007208142A (ja) 半導体装置の製造方法
JP2009004633A (ja) 多層配線構造および製造方法
JP2004363447A (ja) 半導体装置およびその製造方法
JP4662943B2 (ja) コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法
JP4948278B2 (ja) 半導体装置の製造方法
JP2007220882A (ja) 埋込配線の形成方法
JP2745216B2 (ja) 半導体素子のタングステンプラグ形成方法
JP2005340601A (ja) 半導体装置の製造方法及び半導体装置
CN116798952B (zh) 半导体器件的制作方法以及半导体器件
KR100219061B1 (ko) 반도체 장치의 금속배선 형성 방법
JP2004146669A (ja) 半導体装置の製造方法
KR100622637B1 (ko) 반도체 소자의 금속배선 구조 및 그 형성방법
JP2004031637A (ja) 配線構造の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100406