JP2007180137A

JP2007180137A - 半導体装置およびその製造方法

Info

Publication number: JP2007180137A
Application number: JP2005374503A
Authority: JP
Inventors: Susumu Inoue; 晋井上
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-12-27
Filing date: 2005-12-27
Publication date: 2007-07-12

Abstract

【課題】膜質が向上したゲート絶縁層を有するＭＩＳトランジスタを含む、半導体装置を提供する。
【解決手段】本発明にかかる半導体装置は、半導体層１０と、半導体層の上方に設けられたゲート絶縁層２０と、ゲート絶縁層の上方に設けられたゲート電極２２と、半導体層に設けられたソース領域およびドレイン領域２６と、を含み、ゲート絶縁層は、シリコンと、窒素と、重水素とを含有する第１の層２０ａを含む。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関する。

近年、半導体装置の微細化および高集積化が進んでいる。微細化が図られた半導体デバイスにおいては、その微細化の程度によってゲート絶縁層の膜厚が物理的限界に近い膜厚になることがある。このように物理的限界に近い半導体装置においては、ゲート絶縁層のリーク電流が著しく増加することがあり、ゲート絶縁層の膜質の改善の要請がある。

また、さらには、通常ゲート絶縁層として用いられる酸化シリコン（比誘電率Ｋ＝３．９以下）と比して、比誘電率が高い酸化物系の高誘電率材料を用いることも検討されている。このような高誘電材料を用いる場合、その材料によっては、界面準位の欠陥を多く含むことがあり、このような高誘電材料によるゲート絶縁層を形成する場合であっても、その膜質の改善の要請がある。
特開２００５−７９４４５号公報

本発明の目的は、膜質が向上したゲート絶縁層を有するＭＩＳトランジスタを含む、半導体装置を提供することにある。

（１）本発明にかかる半導体装置は、
半導体層と、
前記半導体層の上方に設けられたゲート絶縁層と、
前記ゲート絶縁層の上方に設けられたゲート電極と、
前記半導体層に設けられたソース領域およびドレイン領域と、を含み、
前記ゲート絶縁層は、シリコンと、窒素と、重水素とを含有する第１の層を含む。

本発明にかかる半導体装置によれば、ゲート絶縁層に重水素が含まれている。具体的には、Ｓｉ−Ｄ結合が含まれている。Ｓｉ−Ｄ結合は、膜中のＳｉ−Ｈ結合が置換されたものであり強い結合をなしている。そのため、界面準位の発生が抑制され、膜質が良好なゲート絶縁層を有することとなる。その結果、薄膜のゲート絶縁層を有するＭＩＳトランジスタであっても、信頼性の高い半導体装置を提供することができる。

なお、本発明において、特定のＡ層（以下、「Ａ層」という。）の上方に設けられた特定のＢ層（以下、「Ｂ層」という。）というとき、Ａ層の上に直接Ｂ層が設けられた場合と、Ａ層の上に他の層を介してＢ層が設けられた場合とを含む意味である。

本発明にかかる半導体装置は、さらに、下記の態様をとることができる。

（２）本発明にかかる半導体装置において、
前記ゲート絶縁層は、前記第１の層の上方に、酸化シリコンと比して比誘電率の大きい第２の層をさらに含むことができる。

（３）本発明にかかる半導体装置において、
前記ゲート絶縁層は、前記第１の層と、酸化シリコンと比して比誘電率の大きい第２の層と、シリコンと窒素と重水素とを含有する第３の層と、が順次積層されていることができる。

この態様によれば、高誘電率材料を用いたゲート絶縁層であって、膜質が良好な半導体装置を提供することができる。重水素を含む窒化シリコンは、薄膜であっても界面準位の発生が抑制された層であり、高誘電率材料の下地層として、好適に用いることができる。

（４）本発明にかかる半導体装置において、
前記第１の層および前記第３の層は、Ｓｉ−Ｄ結合を含むことができる。

（５）本発明にかかる半導体装置において、
前記ゲート電極は、金属窒化物であることができる。

（６）本発明にかかる半導体装置の製造方法は、
（ａ）半導体層の上にゲート絶縁層を形成する工程と、
（ｂ）前記ゲート絶縁層の上にゲート電極を形成する工程と、
（ｃ）前記半導体層にソース領域またはドレイン領域を形成する工程と、を含み、
前記工程（ａ）は、重水素アニール処理をすることを含む。

本発明にかかる半導体装置の製造方法によれば、ゲート絶縁層中のＳｉ−Ｈ結合をＳｉ−Ｄ結合に置換することができる。そのため、界面準位の発生が抑制され膜質が良好である半導体装置を製造することができる。

（７）本発明にかかる半導体装置の製造方法は、
（ａ）半導体層の上にゲート絶縁層を形成する工程と、
（ｂ）前記ゲート絶縁層の上にゲート電極を形成する工程と、
（ｃ）前記半導体層にソース領域またはドレイン領域を形成する工程と、を含み、
前記工程（ａ）は、シリコン種と窒素種とを原料として形成され、該シリコン種および該窒素種の少なくとも一方が重水素を含有している。

本発明にかかる半導体装置の製造方法によれば、ゲート絶縁層中にＳｉ−Ｄ結合を有する層を形成することができる。そのため、界面準位の発生が抑制され膜質が良好である半導体装置を製造することができる。

（８）本発明にかかる半導体装置の製造方法において、
前記工程（ａ）では、軽水素を含有しないシリコン種と、重水素を含有する窒素種を用いることができる。

以下、本発明の実施の形態の一例について図面を参照しつつ説明する。

１．第１の実施の形態
次に、第１の実施の形態にかかる半導体装置について、図１を参照しつつ説明する。図１は、本実施の形態にかかる半導体装置を模式的に示す断面図である。

図１に示すように、本実施の形態にかかる半導体装置１００は、半導体層１０と、ＭＩＳトランジスタ５０と、を含む。ＭＩＳトランジスタ５０は、ゲート絶縁層２０と、ゲート電極２２と、サイドウォール絶縁層２４と、不純物領域２６と、を含む。ゲート電極２２は、ゲート絶縁層２０の上に設けられている。サイドウォール絶縁層２４は、ゲート電極２２の側面に設けられている。不純物領域２６は、ソース領域またはドレイン領域となる。

ゲート絶縁層２０は、３層の積層構造である。具体的には、半導体層１０の上に形成された第１の層２０ａと、酸化シリコンと比して比誘電率が大きい第２の層２０ｂと、第３の層２０ｃとが順次積層されている。第１の層２０ａおよび第３の層２０ｃは、シリコンと、窒素と、重水素とを含有する層である。具体的には、重水素を含有する窒化シリコンであることができる。第１の層２０ａおよび第３の層２０ｃは、膜中にＳｉ−Ｄ結合を含有していることができる。さらには、Ｓｉ−Ｈ結合を含有していてもよい。

本実施の形態にかかる半導体装置が有する第１の層２０ａおよび第３の層２０ｃの形成方法としては、以下の方法１ないし方法３を挙げることができる。

方法１では、まず、ＣＶＤ法により窒化シリコンを形成する。このとき、原料ガスとして、シリコンの供給源として、たとえば、ＳｉＨ_４、ＳｉＨ_２Ｃｌ_２を、窒素の供給源として、たとえば、ＮＨ_３ガス、Ｎ_２Ｈ_６ガスを用いることができる。ついで、重水素アニールを行う。重水素アニールは、１％〜１００％重水素ガスを用いることができ、条件としては、常圧、８５０℃以上１０００℃以下、１分〜２時間とすることができる。これにより、膜中のＳｉ−Ｈ結合中の水素と重水素で置換でき、Ｓｉ−Ｄ結合とすることができる。また、上記に示した温度と比して低温のアニールでも、圧力を高くすれば重水素の導入が可能である。

方法２では、重水素アニールを行うことなく、直接ＣＶＤ法で形成する。方法２では、シリコンの供給源として、軽水素および重水素を含有しないシリコンソースを用いる。たとえば、ＳｉＣｌ_４、Ｓｉ_２Ｃｌ_６などを用いることができる。重水素を含有する窒素の供給源として、たとえば、ＮＤ_３(軽水素を重水素で置換したアンモニア)或いはＮ_２Ｄ_４(軽水素を重水素で置換したヒドラジン)を挙げることができる。

方法３は、方法２と同様に重水素アニールを行うことなく、直接ＣＶＤ法で形成する方法である。方法３では、重水素を含むシリコン供給源と、重水素を含む窒素の供給源とを用いて形成する。シリコン供給源としては、ＳｉＤ_４、ＳｉＤ_２Ｃｌ_２、Ｓｉ_２Ｄ_６などを挙げることができる。重水素を含む窒素の供給源としては、上述した通りである。

方法２および方法３においては、シリコン種および窒素種の原料を変える以外のその他の成膜条件は、一般的なＣＶＤ法の成膜条件に準ずることができる。

第２の層２０ｂとしては、酸化物系の高誘電率膜や、窒化物系の高誘電率膜を用いることができる。酸化物系の高誘電率膜としては、Ｈｆ、Ｚｒ、Ｌａ、Ｃｅよりなる群から選ばれる少なくとも１以上の金属の酸化物または珪酸化物を用いることができる。窒化物系の高誘電率膜としては、Ｍ_３Ｓｉ_６Ｎ_１１（Ｍ＝Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ）、Ｍ_２Ｓｉ_５Ｎ_８（Ｍ＝Ｃａ，Ｓｒ，Ｂａ，Ｅｕ），ＭＹｂＳｉ_４Ｎ_７（Ｍ＝Ｓｒ，Ｂａ，Ｅｕ），ＢａＳｉ_４Ｎ_７，及び、Ｂａ_２Ｎｄ_７Ｓｉ_１１Ｎ_２３の群から選択された組成を有する膜を用いることができる。

第２の層２０ｂは、ＣＶＤ法、プラズマＭＯＣＶＤ法、マイクロ波励起ＰＥＣＶＤ法およびＡＬＤ法（原子層堆積法）により形成することができる。

第１の層２０ａおよび第３の層２０ｃの形成方法として、方法１を採用する場合、重水素アニールを行うタイミングとしては、第１の層２０ａないし第３の層２０ｃまでを積層し終えた後、または、第１の層２０ａおよび第３の層２０ｃの窒化シリコンを形成し終えた後毎に行うことができる。

またゲート電極２４としては、ＴａＮ，ＴａＮ／Ｔａ／ＴａＮ，ＭｏＮ，ＷＮ等を用いることができる。また、所定の導電型の不純物が導入された多結晶シリコンであってもよい。ゲート電極２４の形成方法としては、選択する材質に応じて、スパッタリング法、ＣＶＤ法などを用いることができる。

ソース領域またはドレイン領域となる不純物領域２６は、サイドウォール絶縁層２４が形成された後に、所定の導電型の不純物を導入することで形成される。また、図１には示していないが、サイドウォール絶縁層２４の下方の半導体層１０にＬＤＤ領域等の不純物領域（図示せず）が設けられていてもよい。

本実施の形態にかかる半導体装置によれば、ゲート絶縁層２０の第１の層２０ａおよび第３の層２０ｃの膜中に重水素がＳｉ−Ｄ結合として含まれている。そのため、第１の層２０ａおよび第３の層２０ｃにおいて、界面準位の発生を抑制することができる。また、第２の層２０ｂとして高誘電率膜を用いることにより、トランジスタとしての能力を上げることができる。その結果、特性が良く且つ、信頼性の高い半導体装置を提供することができる。

２．第２の実施の形態
まず、第２の実施の形態にかかる半導体装置について、図２を参照しつつ説明する。図２は、第２の実施の形態にかかる半導体装置を模式的に示す断面図である。

図２に示すように、本実施の形態にかかる半導体装置１００は、半導体層１０と、ＭＩＳトランジスタ６０と、を含む。ＭＩＳトランジスタ６０の構成は、ゲート絶縁層２０が単層である以外は、第１の実施の形態で述べたＭＩＳトランジスタ５０と同様である。以下の説明では、第１の実施の形態にかかる半導体装置と共通する構成・部材についての説明は省略する。

本実施の形態では、ゲート絶縁層２０として、酸窒化物および窒化物などを用いることができる。具体的には、酸窒化シリコンおよび窒化シリコンを挙げることができる。ゲート絶縁層２０は、膜中に重水素が含まれている。具体的には、シリコンに結合したＳｉ−Ｄ結合が含まれている。さらに、Ｓｉ−Ｈ結合が含まれていてもよい。

本実施の形態にかかる半導体装置によれば、良好な膜質のゲート絶縁層２０を有するＭＩＳトランジスタ６０を提供することができる。微細化された半導体装置では、ゲート絶縁層２０の薄膜化の要請も大きくなる。よって、ゲート絶縁層２０の膜質がＭＩＳトランジスタ６０の特性そのものに大きな影響を与える。窒化シリコンまたは酸窒化シリコンの形成では、窒素の供給源としてＮＨ_３ガスが用いられることがある。この形成方法で生じるＳｉ−Ｈ結合は、５５０℃以上の熱処理により結合が切れてしまうことがある。このことは界面準位の増加の一因となるが、本実施の形態にかかる半導体装置では、ゲート絶縁層２０中において、このＳｉ−Ｈ結合の水素が重水素に置換されている。Ｓｉ−Ｄ結合の結合力が強いために、膜中にＳｉ−Ｈ結合が含まれる場合と比して界面準位の発生を抑制することができるのである。その結果、特性が良い半導体装置を提供することができる。

また、微細化されたＭＩＳトランジスタ６０においては、界面準位が発生することで電荷の放出または捕獲が起こり、低周波雑音（１／ｆノイズ）が生じることがある。しかし、本実施の形態にかかるゲート絶縁層２０では、Ｓｉ−Ｄ結合の結合力が強いため、後工程での熱処理等にさらされた場合でも、結合が切れることがなく界面準位の発生が抑制される。そのため、低周波雑音の低減を図られたＭＩＳトランジスタ６０を提供することができる。

なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。たとえば、本発明は、実施の形態で説明した構成と実質的に同一の構成（たとえば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

本実施の形態にかかる半導体装置を模式的に示す断面図。本実施の形態にかかる半導体装置を模式的に示す断面図。

符号の説明

１０…半導体層、２０…ゲート絶縁層、２０ａ…第１の層、２０ｂ…第２の層、２０ｃ…第３の層、２２…ゲート電極、２４…サイドウォール絶縁層、２６…不純物領域、５０、６０…ＭＩＳトランジスタ

Claims

半導体層と、
前記半導体層の上方に設けられたゲート絶縁層と、
前記ゲート絶縁層の上方に設けられたゲート電極と、
前記半導体層に設けられたソース領域およびドレイン領域と、を含み、
前記ゲート絶縁層は、シリコンと、窒素と、重水素とを含有する第１の層を含む、半導体装置。
請求項１において、
前記ゲート絶縁層は、前記第１の層の上方に、酸化シリコンと比して比誘電率の大きい第２の層をさらに含む、半導体装置。
請求項１または２において、
前記ゲート絶縁層は、前記第１の層と、酸化シリコンと比して比誘電率の大きい第２の層と、シリコンと窒素と重水素とを含有する第３の層と、が順次積層されている、半導体装置。
請求項１ないし３のいずれかにおいて、
前記第１の層および前記第３の層は、Ｓｉ−Ｄ結合を含む、半導体装置。
請求項１ないし４のいずれかにおいて、
前記ゲート電極は、金属窒化物である、半導体装置。
（ａ）半導体層の上にゲート絶縁層を形成する工程と、
（ｂ）前記ゲート絶縁層の上にゲート電極を形成する工程と、
（ｃ）前記半導体層にソース領域またはドレイン領域を形成する工程と、を含み、
前記工程（ａ）は、重水素アニール処理をすることを含む、半導体装置の製造方法。
（ａ）半導体層の上にゲート絶縁層を形成する工程と、
（ｂ）前記ゲート絶縁層の上にゲート電極を形成する工程と、
（ｃ）前記半導体層にソース領域またはドレイン領域を形成する工程と、を含み、
前記工程（ａ）は、シリコン種と窒素種とを原料として形成され、該シリコン種および該窒素種の少なくとも一方が重水素を含有している、半導体装置の製造方法。
請求項７において、
前記工程（ａ）では、軽水素を含有しないシリコン種と、重水素を含有する窒素種を用いる、半導体装置の製造方法。