JP2007180124A - 回路モジュールおよび回路モジュールの製造方法 - Google Patents

回路モジュールおよび回路モジュールの製造方法 Download PDF

Info

Publication number
JP2007180124A
JP2007180124A JP2005374218A JP2005374218A JP2007180124A JP 2007180124 A JP2007180124 A JP 2007180124A JP 2005374218 A JP2005374218 A JP 2005374218A JP 2005374218 A JP2005374218 A JP 2005374218A JP 2007180124 A JP2007180124 A JP 2007180124A
Authority
JP
Japan
Prior art keywords
circuit
solder
circuit element
sealing resin
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005374218A
Other languages
English (en)
Other versions
JP4955997B2 (ja
Inventor
Makoto Murai
誠 村井
Ryosuke Usui
良輔 臼井
Yasunori Inoue
恭典 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005374218A priority Critical patent/JP4955997B2/ja
Publication of JP2007180124A publication Critical patent/JP2007180124A/ja
Application granted granted Critical
Publication of JP4955997B2 publication Critical patent/JP4955997B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】受動部品を内蔵した回路モジュールを低コストで実現する。
【解決手段】回路モジュール２００は、多層基板２１０、回路素子２２０、封止樹脂層２３０、および回路素子３０を内包する回路装置１０、封止樹脂層２４０を含む。多層基板２１０の上に回路素子２２０が実装されている。回路素子は、封止樹脂層２３０によって封止されている。封止樹脂層２３０の上に回路装置１０が搭載されている。回路装置１０は、銅で構成された金属基板３２および配線層２０にそれぞれ実装された回路素子３０および受動部品４０を有する。受動部品４０は、はんだにより配線層２０に接続されている。回路素子３０および受動部品４０は予め封止樹脂で封止されている。封止樹脂層２３０および回路装置１０は、封止樹脂層２４０で封止されている。多層基板２１０の下面に設けられたはんだボール２１１の融点は、受動部品４０の接続に使用されるはんだの融点よりも低い。
【選択図】図１

Description

本発明は、複数の回路素子が組み込まれたマルチチップモジュールとその製造方法に関する。
携帯電話、ＰＤＡ、ＤＶＣ、ＤＳＣといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムＬＳＩが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるＬＳＩに対し、高機能化、高性能化が要求されている。このため、ＬＳＩチップの高集積化にともないそのＩ／Ｏ数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。
こうした高密度化の要請に対応するパッケージ技術として、複数の回路素子が積層された多段スタック構造を採用したマルチチップモジュール（ＭＣＭ）が知られている（特許文献１、特許文献２参照）。
特開２００４−２００６６５号公報 特開２００４−９５８１５号公報
従来のＭＣＭでは、モジュール内部に受動部品をはんだ接合によって搭載すると、ＭＣＭを実装対象にはんだ付けする際に、受動部品と配線基板とを接合するはんだが溶融し、確実な電気的接続が保証されなくなるという問題があった。
このため、受動部品をＭＣＭに内蔵させる場合には、特許文献１のように、受動部品と配線基板との接続にワイヤボンディングを用いたり、特許文献２のように受動部品の接合用のはんだの表面に、ショート防止用の保護膜を設けていた。しかし、ワイヤボンディングは、はんだ接続と比較して処理に必要な時間が長く、また受動部品へ金めっき等の前処理が必要である。また、ショート防止用の保護膜を設ける場合には、工程が増えてしまい、コストが増加していた。
本発明はこうした課題に鑑みてなされたものであり、その目的は、受動部品を内蔵した回路モジュールを低コストで実現する技術の提供にある。
本発明のある態様は、回路モジュールである。当該回路モジュールは、第１の配線基板と、第１の配線基板の下面に設けられ、外部の実装対象との電気的接続に用いられる第１のはんだと、第１の配線基板に実装された第１の回路素子と、第１の回路素子の上方に設けられ、第１の配線基板と電気的に接続された第２の配線基板と、第２の配線基板に実装された第２の回路素子および受動部品と、第１の回路素子、第２の回路素子および受動部品を封止する封止樹脂層と、を備え、受動部品が第２の配線基板に第２のはんだによって接合され、第２のはんだの融点が第１のはんだの融点より高いことを特徴とする。この態様によれば、従来のように受動部品をボンディングワイヤで接続したり、受動部品を接合するためのはんだの表面に保護膜を設けるなどの処置を施す必要がなくなるため、回路モジュールの低コスト化が可能になる。
上記態様において、第２の配線基板が第２のはんだを溶融させたときに変形しない程度の耐熱性を有してもよい。この態様によれば、第２のはんだをリフローにより接続する際に、第２の配線基板が熱によって変形、変質することが抑制される。このような配線基板は、より具体的には銅で形成されていることが好適である。
本発明の他の態様は、回路モジュールの製造方法である。当該回路モジュールの製造方法は、第１の配線基板に第１の回路素子を実装する工程と、第２の配線基板に第２の回路素子および受動部品が実装され、第２の回路素子および受動部品が封止樹脂によって封止された回路装置であって、受動部品が第２の配線基板にはんだによって接合された回路装置を第１の回路素子の上方に実装する工程と、第１の回路素子および回路装置を封止樹脂で一体的に封止する工程と、受動部品の接合に用いられるはんだよりも融点が低いはんだで構成されたはんだボールを第１の配線基板の下面に接合する工程と、を備えることを特徴とする。この態様によれば、従来のように受動部品をボンディングワイヤで接続したり、受動部品を接合するためのはんだの表面に保護膜を設けるなどの処置を施す必要がなくなるため、回路モジュールの低コスト化が可能になる。
上記態様において、第２の配線基板として、受動部品の接合に用いられるはんだを溶融させたときに変形しない程度の耐熱性を有する材料を用いてもよい。この態様によれば、受動部品をリフローによりはんだ付けする際に、第２の回路基板が変形、変質することが抑制される。
本発明の装置によれば、受動部品を内蔵した回路モジュールを低コストで実現することができる。
本発明の実施の形態を図面を参照して説明する。
図１は、実施形態に係る回路モジュール２００の構造を示す断面図である。回路モジュール２００は複数の回路素子が組み込まれたＭＣＭである。回路モジュール２００は、多層基板２１０、回路素子２２０、封止樹脂層２３０、および回路素子３０を内包する回路装置１０、封止樹脂層２４０を含む。
多層基板２１０は、層間絶縁膜２１２を介して、上面および下面にそれぞれ配線層２１４および配線層２１６を有する。配線層２１４と配線層２１６とは、層間絶縁膜２１２を貫通するビアプラグ２１８によって電気的に接続されている。層間絶縁膜２１２は、たとえばエポキシ樹脂によって形成され、配線層２１４、配線層２１６およびビアプラグ２１８は、たとえば銅によって形成される。多層基板２１０の下面には、はんだボール２１１がアレイ状に複数接合されている。はんだボール２１１のはんだとして、Ｓｎ−３Ａｇ−０．５Ｃｕ（融点：２１７℃）、Ｓｎ−１．５Ａｇ−０．５Ｃｕ（融点：２１７℃）などを用いることができる。
回路素子２２０は、たとえば、IC(集積回路）、LSI(大規模集積回路)などの半導体チップである。回路素子２２０は、接着剤などにより多層基板２１０の上に搭載され、回路素子２２０の上面に設けられた電極端子と、配線層２１４とが金線などのワイヤ２１９によりワイヤボンディングされている。
封止樹脂層２３０は、回路素子２２０を封止する絶縁樹脂である。封止樹脂層２３０によって回路素子２２０が外界からの影響から保護される。封止樹脂層２３０は、多層基板２１０を部分的に被覆している。配線層２１４のうち、封止樹脂層２３０によって被覆されていない領域に、回路装置１０を電気的に接続するための電極端子が形成されている。
封止樹脂層２３０の上にアンダーフィル材２３２を介して回路装置１０が搭載されている。ここで、回路装置１０の構造について説明する。図２および図３は、それぞれ回路装置１０の構造を示す上面図および下面図である。図４は、回路装置１０の図２のＡ−Ａ’線上の断面図である。回路装置１０は、配線層２０、回路素子３０、受動部品４０および封止樹脂層５０を備える。
配線層２０は、導電部材で形成された所定の配線パターンを有する。配線層２０は、銅などの単一の金属によって形成されていてもよいが、複数の金属層によって形成されていてもよい。たとえば、銅からなる金属層の上にＮｉ膜を介してＡｕ膜を形成することにより、ワイヤボンディング時の接続信頼性を向上させることができる。配線層２０は、後述するはんだ３４およびはんだ３６をリフロー工程において溶融させたときに変形しない程度の耐熱性を備えることにより、配線層２０がリフロー工程の熱によって変形や変質することが抑制される。
回路素子３０は、たとえば、IC(集積回路）、LSI(大規模集積回路)などの半導体チップである。回路素子３０は、電極面を上にした状態で、配線層２０と略同一な平面内に設けられた金属基板３２の上にはんだ３４によって接続されている。金属基板３２は、配線層２０と同様に、銅などの単一の金属によって形成されていてもよいが、複数の金属層によって形成されていてもよい。金属基板３２の層構造と配線層２０の層構造とを等しくすることにより、回路装置１０の製造プロセスを簡便にすることができる。回路素子３０の電極端子と配線層２０とは、金線などのワイヤ１５０によってワイヤボンディングされている。配線層２０および金属基板３２を銅などの金属とすることにより、回路素子３０および受動部品４０を、それぞれはんだ３４およびはんだ３６を用いてリフローにより接続する際に、配線層２０および金属基板３２が変形、変質することが抑制される。
受動部品４０は、コンデンサ、抵抗、コイル、インダクタなどの電子部品である。受動部品４０は、配線層２０の上にはんだ３６によって、配線層２０と電気的に接続されている。なお、回路モジュール２００を実装する場合に、はんだボール２１１を溶融する必要がある。このとき、回路モジュール２００内のはんだ３４およびはんだ３６がともに溶融すると、電気的な接続信頼性が低下する可能性がある。このため、はんだ３４およびはんだ３６の融点は、はんだボール２１１の融点より高いことが好ましい。このような観点から、はんだ３４およびはんだ３６の材料は、たとえば、Ｓｎ−０．７Ｃｕ（融点：２２７℃）、Ｓｎ（融点：２３２℃）、Ｓｎ−Ａｇ（融点：２２１℃）、Ｐｂ９５％−Ｓｎ５％（融点：３００℃）である。
封止樹脂層５０は、回路装置１０の周縁部の配線層２０が露出するように形成されている。これにより、配線層２０の一部が封止樹脂層５０の周囲に突出した状態となり、配線層２０のうち、封止樹脂層５０の周囲に突出した部分が電極２２となっている。電極２２の上面は、外部の電極端子と電気的に接続するための接続用端子２４として用いられる。また、電極２２の下面は、電極２２の上面と等電位であるため、回路素子３０および／または受動部品４０の動作を試験するためのプローブ等を接続するための試験用端子２６として用いることができる。このように、試験用端子２６を接続用端子２４の裏面に設けることにより、試験用端子２６を設けることによる回路装置１０の実装面積の増大が解消されるため、回路装置１０を組み込む回路モジュールをより小型化することができる。また、試験用端子２６を用いて回路装置１０の動作確認を行うことにより、ＫＧＤが保証された回路装置１０を市場に供給することができる。
また、動作試験済みの回路装置１０を回路モジュール２００に組み込むことにより、一部の回路素子の不良によって回路モジュール全体が不良品となることが抑制されるため、回路モジュールの歩留まりが向上する。
また、電極２２は封止樹脂層５０の下方において封止樹脂層５０の周囲に突出している。このため、ワイヤボンディングによって接続用端子２４に接続されるワイヤのループの高さを封止樹脂層５０の厚みＨ以下にすることにより、ワイヤのループが回路装置１０の厚みに影響することがなくなるので、回路装置１０の低背化を実現することができる。
また、封止樹脂層５０は、配線層２０および金属基板３２の隙間から配線層２０および金属基板３２の下面側へ突出した突起部５２を有する。
突起部５２によって得られる効果としては下記のような事項が挙げられる。
(1)回路装置１０を台の上に置いたときに、回路装置１０が突起部５２によって支持される。このため、製造過程で回路装置１０を搬送等する際に、台との接触により試験用端子２６が損傷することが抑制される。これにより、試験用端子２６の状態が良好に保たれるため、試験用端子２６を用いた回路装置１０の動作試験を正確に行うことができる。
(2)回路装置１０を回路モジュールに実装する場合に、絶縁物である突起部５２によって配線層２０および電極２２と実装対象との間に適度な隙間が生じるため、回路装置１０の配線層２０および電極２２が回路モジュール内の他の回路と接触することが抑制される。
(3)回路装置１０を他の回路装置や樹脂基板等に実装する場合に、突起部５２によって表面摩擦が増大し、滑りにくくなるため、回路装置１０の位置決めを容易に行うことができる。
(4)回路装置１０の実装時に突起部５２がスペーサーとして機能することによって、回路装置１０と実装対象との間に適度な隙間が生じる。これにより、接着剤を用いて回路装置１０を実装する際に回路装置１０に加わる力が均一化されるため、接着剤が局所的に押し出されて回路装置１０が傾くことが抑制される。
(5)絶縁物である突起部５２が障害となって配線層２０間でマイグレーションが発生することが抑制される。
図１の説明に戻り、回路装置１０の接続用端子２４は、封止樹脂層２３０によって被覆されていない領域に設けられた電極端子と金線などのワイヤ２３４によってワイヤボンディングされている。多層基板２１０において、回路装置１０に必要な配線を再配線することにより、回路素子２２０との接続をエリアアレイ型で行うことができるため、従来のようにリードフレームに実装した場合と比較して、実装面積を小さくすることができる。
封止樹脂層２３０および回路装置１０は、封止樹脂層２４０によって全体が被覆されている。封止樹脂層２４０によって、回路装置１０および回路素子２２０がより確実に外界の影響から保護される。
回路装置１０の接続用端子２４は、上述したように、封止樹脂層２３０によって被覆されていない領域に設けられた電極端子と金線などのワイヤ２３４によってワイヤボンディングされている。多層基板２１０において、回路装置１０に必要な配線を再配線することにより、回路素子２２０との接続をエリアアレイ型で行うことができるため、従来のようにリードフレームに実装した場合と比較して、実装面積を小さくすることができる。
封止樹脂層２３０および回路装置１０は、封止樹脂層２４０によって全体が被覆されている。封止樹脂層２４０によって、回路装置１０および回路素子２２０がより確実に外界の影響から保護される。
なお、回路モジュール２００の用途は、特に限定されないが、回路素子２２０をフラッシュメモリとし、回路素子３０をマイクロプロセッサなどのLSIとし、回路素子２２０と回路素子３０とを積層することによって、回路素子３０の実装面積を大幅に低減し、フラッシュメモリ内蔵マイコンを小型化することができる。
（回路モジュールの製造方法）
まず、図５および図６を用いて、回路装置１０の製造工程について説明する。まず、図５（Ａ）に示すように、銅板１００の上に、リソグラフィ法により配線層のパターンに合わせてレジスト１１０を選択的に形成する。銅板１００の膜厚はたとえば１２５μｍである。具体的には、ラミネーター装置を用いて銅板１００に膜厚２０μｍのレジスト膜を貼り付け、配線層のパターンを有するフォトマスクを用いてＵＶ露光した後、Ｎａ２ＣＯ３溶液を用いて現像し、未露光領域のレジストを除去することによって、銅板１００の上にレジスト１１０が選択的に形成される。なお、レジスト１１０との密着性向上のために、レジスト膜のラミネート前に、銅板１００の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。
次に、図５（Ｂ）に示すように、塩化第二鉄溶液を用いて、銅板１００の露出部分をハーフエッチングし、所定の配線パターン１０２に該当しない領域に溝１２０を形成した後、レジストをＮａＯＨ溶液などの剥離剤を用いて剥離する。溝１２０の深さは、たとえば５０μｍである。
次に、図５（Ｃ）に示すように、リソグラフィ法により、溝１２０の上にレジスト１１２を選択的に形成する。レジスト１１２の形成方法は、レジスト１１０と同様である。
次に、図５（Ｄ）に示すように、電解めっき法または無電解めっき法により、銅板１００の表面全体に膜厚１０μｍのＮｉ膜を形成した後、Ｎｉ膜の上に膜厚０．０５μｍのＡｕ膜を形成した後、レジスト１１２を除去する。これにより、配線パターン１０２の表面にＡｕ／Ｎｉ膜からなるめっき膜１３０が形成される。
次に、図６（Ａ）に示すように、回路素子３０および受動部品４０を搭載する領域にはんだ３４およびはんだ３６をそれぞれを印刷した後、回路素子３０および受動部品４０を所定位置に搭載した状態でリフロー処理を行う。これにより、回路素子３０および受動部品４０が銅板１００の上に固定される。このとき、銅板１００およびめっき膜１３０は耐熱性を有するため、リフロー処理を施しても変形、変質等が生じにくくなっている。
次に、図６（Ｂ）に示すように、回路素子３０の電極端子とめっき膜１３０の所定位置とをワイヤボンディングによって電気的に接続する。ワイヤボンディングに用いるワイヤ１５０として金線を用いることにより、最表面がＡｕで構成されためっき膜１３０との接続信頼性を向上させることができる。
次に、図６（Ｃ）に示すように、トランスファーモールド法により、エポキシ樹脂を用いて回路素子３０および受動部品４０を封止する封止樹脂層５０を形成する。このとき、封止樹脂層５０は、銅板１００を部分的に被覆し、銅板１００の周縁部のめっき膜１３０は露出した状態とする。これにより、露出しためっき膜１３０を外部の電極端子と接続するための接続用端子２４として用いることができる。また、銅板１００に形成された溝１２０に封止樹脂層５０が埋め込まれる。
次に、図６（Ｄ）に示すように、銅板１００の下面を塩化第二鉄溶液を用いてハーフエッチングし、銅板１００の厚さを２０μｍにまで薄膜化するとともに、溝１２０に埋め込まれた封止樹脂層５０を露出させることによって、突起部５２を形成する。薄膜化された銅板１００およびめっき膜１３０は、図４に示された配線層２０に相当する。封止樹脂層５０により被覆されず露出した部分は、図４に示したとおり、上面が接続用端子２４として使用され、下面が試験用端子２６として使用される電極２２となる。
突起部５２の高さは、たとえば３０μｍである。このように、封止樹脂層５０の一部を突起部５２として機能させることにより、回路装置１０の構造および製造プロセスが簡便化するため、回路装置１０の製造コストが低減される。以上の工程により、図２から図４に示した回路装置１０を得ることができる。
この回路装置１０は以下の工程により回路モジュール２００に組み込まれる。まず、図７（Ａ）に示すような多層基板２１０を用意する。多層基板２１０は、層間絶縁膜２１２を介して配線層２１４および配線層２１６が積層され、ビアプラグ２１８によって配線層２１４と配線層２１６とが電気的に接続された多層配線構造を有する。
次に、図７（Ｂ）に示すように、多層基板２１０の上に接着剤（図示せず）などを介して、回路素子２２０を実装した後、回路素子２２０の電極端子と、配線層２１４に設けられた電極端子とを、金線などのワイヤ２１９を用いてワイヤボンディングする。
次に、図７（Ｃ）に示すように、トランスファーモールド法を用いてエポキシ樹脂などの熱硬化性絶縁樹脂からなる封止樹脂層２３０で回路素子２２０を封止する。このとき、配線層２１４に設けられた回路装置１０用の電極端子は、封止樹脂層２３０で被覆されないようにする。封止樹脂層２３０を形成した後、バーンインを行う。具体的には、回路素子２２０を加熱することにより、回路素子２２０に初期不良が発生するか否かを検査する。
次に、図７（Ｄ）に示すように、封止樹脂層２３０の上にアンダーフィル材２３２を塗布した後、ＫＧＤが保証された回路装置１０を搭載する。このときに、回路装置１０の下部に設けられた突起部５２のうち、少なくとも外周側の突起部５２を封止樹脂層２３０に接触させることにより、回路装置１０を傾けることなく、封止樹脂層２３０の上に適切に搭載することができる。
次に、図７（Ｅ）に示すように、回路装置１０の電極端子と、配線層２１４に設けられた回路装置１０用の電極端子とを、金線などのワイヤ２３４を用いてワイヤボンディングする。
次に、図７（Ｆ）に示すように、トランスファーモールド法により、回路装置１０、封止樹脂層２３０などをエポキシ樹脂などの熱硬化性絶縁樹脂を用いて一括して封止する。続いて、回路モジュール２００を実装対象と電気的に接続するためのはんだボール２１１を多層基板２１０の下面に接合する。はんだボール２１１の融点より、はんだ３４およびはんだ３６の融点の方が高いため、回路モジュール２００を実装対象に実装する際に、加熱温度をはんだボール２１１の融点以上かつはんだ３４およびはんだ３６の融点以下に保つことにより、はんだボール２１１のみを溶融させることができるため、回路モジュール２００の電気的な接続信頼性を損なうことなく回路モジュールを実装対象に実装させることができる。
本発明は、上述の実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
たとえば、実施形態に係る回路モジュール２００では、回路素子２２０が封止樹脂層２３０によって封止され、封止樹脂層２３０の上に回路装置１０が実装されているが、回路素子２２０をベアチップとし、回路素子２２０の上に直接に回路装置１０を搭載してもよい。
また、実施形態に係る回路モジュール２００では、回路素子２２０と回路装置１０の２段スタック構造となっているが、回路装置１０を２個以上用意し、回路装置１０の上に別の回路装置１０を積み上げることにより、３段スタック構造とすることも可能である。
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
例えば、実施形態に係る回路モジュール２００では、回路素子２２０が封止樹脂層２３０によって封止され、封止樹脂層２３０の上に回路装置１０が実装されているが、回路素子２２０をベアチップとし、回路素子２２０の上に直接に回路装置１０を搭載してもよい。
また、実施形態に係る回路モジュール２００では、回路素子２２０と回路装置１０の２段スタック構造となっているが、回路装置１０を２個以上用意し、回路装置１０の上に別の回路装置１０を積み上げることにより、３段スタック構造とすることも可能である。
実施形態に係る回路モジュールの構造を示す断面図である。 回路モジュールに組み込まれる回路装置の構造を示す上面図である。 回路モジュールに組み込まれる回路装置の構造を示す下面図である。 回路装置の図２のＡ−Ａ’線上の断面図である。 実施形態に係る回路モジュールに組み込まれる回路装置の製造方法を示す工程断面図である。 実施形態に係る回路モジュールに組み込まれる回路装置の製造方法を示す工程断面図である。 実施形態に係る回路モジュールの製造方法を示す工程断面図である。
符号の説明
１０ 回路装置、２０ 配線層、２２ 電極、２４ 接続用端子、２６ 試験用端子、３０ 回路素子、４０ 受動部品、５０ 封止樹脂層、１００ 銅板、２００ 回路モジュール。

Claims (4)

  1. 第１の配線基板と、
    前記第１の配線基板の下面に設けられ、外部の実装対象との電気的接続に用いられる第１のはんだと、
    前記第１の配線基板に実装された第１の回路素子と、
    前記第１の回路素子の上方に設けられ、前記第１の配線基板と電気的に接続された第２の配線基板と、
    前記第２の配線基板に実装された第２の回路素子および受動部品と、
    前記第１の回路素子、前記第２の回路素子および前記受動部品を封止する封止樹脂層と、
    を備え、
    前記受動部品が前記第２の配線基板に第２のはんだによって接合され、
    前記第２のはんだの融点が前記第１のはんだの融点より高いことを特徴とする回路モジュール。
  2. 前記第２の配線基板が前記第２のはんだを溶融させたときに変形しない程度の耐熱性を有することを特徴とする請求項１に記載の回路モジュール。
  3. 第１の配線基板に第１の回路素子を実装する工程と、
    第２の配線基板に第２の回路素子および受動部品が実装され、前記第２の回路素子および受動部品が封止樹脂によって封止された回路装置であって、前記受動部品が前記第２の配線基板にはんだによって接合された回路装置を前記第１の回路素子の上方に実装する工程と、
    前記第１の回路素子および前記回路装置を封止樹脂で一体的に封止する工程と、
    前記受動部品の接合に用いられるはんだよりも融点が低いはんだで構成されたはんだボールを前記第１の配線基板の下面に接合する工程と、
    を備えることを特徴とする回路モジュールの製造方法。
  4. 前記第２の配線基板として、前記受動部品の接合に用いられるはんだを溶融させたときに変形しない程度の耐熱性を有する材料を用いることを特徴とする請求項３に記載の回路モジュールの製造方法。
JP2005374218A 2005-12-27 2005-12-27 回路モジュールおよび回路モジュールの製造方法 Expired - Fee Related JP4955997B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005374218A JP4955997B2 (ja) 2005-12-27 2005-12-27 回路モジュールおよび回路モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005374218A JP4955997B2 (ja) 2005-12-27 2005-12-27 回路モジュールおよび回路モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2007180124A true JP2007180124A (ja) 2007-07-12
JP4955997B2 JP4955997B2 (ja) 2012-06-20

Family

ID=38305047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005374218A Expired - Fee Related JP4955997B2 (ja) 2005-12-27 2005-12-27 回路モジュールおよび回路モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP4955997B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281276A (ja) * 2006-04-10 2007-10-25 Nec Electronics Corp 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620736A (ja) * 1992-12-10 1994-01-28 Sumitomo Wiring Syst Ltd 雌形電気接続子の成形方法
JP2001127588A (ja) * 1999-10-28 2001-05-11 Tdk Corp 弾性表面波分波器
JP2003100985A (ja) * 2001-09-26 2003-04-04 Sanyo Electric Co Ltd 回路モジュール
JP2004259886A (ja) * 2003-02-25 2004-09-16 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004319678A (ja) * 2003-04-15 2004-11-11 Fujitsu Ltd 指紋センサ装置及びその製造方法
JP2005026469A (ja) * 2003-07-02 2005-01-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005303267A (ja) * 2004-03-18 2005-10-27 Toshiba Corp 積層型電子部品

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620736A (ja) * 1992-12-10 1994-01-28 Sumitomo Wiring Syst Ltd 雌形電気接続子の成形方法
JP2001127588A (ja) * 1999-10-28 2001-05-11 Tdk Corp 弾性表面波分波器
JP2003100985A (ja) * 2001-09-26 2003-04-04 Sanyo Electric Co Ltd 回路モジュール
JP2004259886A (ja) * 2003-02-25 2004-09-16 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004319678A (ja) * 2003-04-15 2004-11-11 Fujitsu Ltd 指紋センサ装置及びその製造方法
JP2005026469A (ja) * 2003-07-02 2005-01-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005303267A (ja) * 2004-03-18 2005-10-27 Toshiba Corp 積層型電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281276A (ja) * 2006-04-10 2007-10-25 Nec Electronics Corp 半導体装置

Also Published As

Publication number Publication date
JP4955997B2 (ja) 2012-06-20

Similar Documents

Publication Publication Date Title
TWI545998B (zh) Built-in parts wiring board
JP5192825B2 (ja) 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法
US10043726B2 (en) Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity
JP5795196B2 (ja) 半導体パッケージ
US20060091524A1 (en) Semiconductor module, process for producing the same, and film interposer
CN106206508B (zh) 封装板、制造封装板的方法和具有封装板的堆叠式封装件
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
JP5604876B2 (ja) 電子装置及びその製造方法
JP2002198395A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6441486B1 (en) BGA substrate via structure
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
US20110277318A1 (en) Circuit device and manufacturing method therefor
KR101618878B1 (ko) 비솔더식 전자소자용 패키지를 구비한 인쇄회로기판 및 본딩방법
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP5159750B2 (ja) 半田ボール及び半導体パッケージ
KR101061792B1 (ko) 칩 내장형 인쇄회로기판 및 제조 방법
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4955997B2 (ja) 回路モジュールおよび回路モジュールの製造方法
KR101340348B1 (ko) 마스크 패턴을 이용한 칩 내장형 패키지 기판 및 그 제조방법
JP2007180122A (ja) 回路装置
JP2007180123A (ja) 回路装置、回路モジュールおよび回路装置の製造方法
JP2011029669A (ja) 半導体装置
JP2008034762A (ja) 回路装置
JP2006210796A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees