JP5359072B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5359072B2 JP5359072B2 JP2008178530A JP2008178530A JP5359072B2 JP 5359072 B2 JP5359072 B2 JP 5359072B2 JP 2008178530 A JP2008178530 A JP 2008178530A JP 2008178530 A JP2008178530 A JP 2008178530A JP 5359072 B2 JP5359072 B2 JP 5359072B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- wiring
- well region
- guard ring
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
図4に示すように、従来、出力段素子を形成した出力段Nwell2と制御回路などが形成された回路Nwell3a〜3cが同一基板(p基板1)上に一体化した場合、分離領域22上にp基板1と同一の導電型の高濃度不純物領域であるPwell5と逆導電型の高濃度不純物領域である分離Nwell4を設けGND配線12、13によって低インピーダンスで外部電位であるGND電位に固定することで、出力段素子を形成する出力段Nwell2からのリーク電流を吸い込ませ、制御回路を形成する回路Nwell3への干渉を抑える方法が取られている。
図5は、従来のフローティングガードリング構造を有する半導体装置の構成図であり、同図(a)は要部平面図、同図(b)は同図(a)のX−X線で切断した要部断面図である。これはフローティングガードリング構造を有する分離領域22の従来例で例えば特許文献1に開示されている。
分離領域22には外部電位に固定されない分離Nwell4とこの分離Nwell4に接続されたp+領域6が存在する。このp+領域6はPwell5の表面層に形成される。出力段Nwell2から放出された電子の一部が分離Nwell4に到達し分離Nwell4を負電位とする。
電子デバイス・半導体電力変換合同研究会、EDD−06−67、SPC−06−139、2006、電気学会
この発明の目的は、前記の課題を解決して、従来のフローティングガードリング構造に比べてリーク電流を低減できる新しいフローティングガードリング構造を有する半導体装置を提供することにある。
また、前記フローティングガードリング配線下で該フローティングガードリング配線と接続し前記第4領域の表面層に該第4領域より不純物濃度が高い第1導電型の第5領域を形成するとよい。
また、前記フローティングガードリング配線下で該フローティングガードリング配線と接続し前記p型ウェル領域の表面層に該p型ウェル領域より不純物濃度が高い第1導電型の高濃度領域を形成するとよい。
その結果、回路誤動作の確率を下げることができ信頼性を高められる。また、出力段Nwellからのリーク電流が大きな場合でも回路Nwellに流入するリーク電流を抑制できるので回路動作が可能となる。さらに、高温になってリーク電流が大きくなっても、回路Nwellに流入するリーク電流を抑制できるので回路動作が可能となる。
図1で示す−0.6Vという電圧は、出力段Nwell2に形成される出力段素子が動作して、出力段Nwell2とp基板1のpn接合が順バイアスされ出力段Nwell2からp基板1へ電子が注入される電圧を示している。また、Vccは制御回路の電源電圧であり、例えば5V〜6V程度である。
このPwell5の表面層にPwell5より不純物濃度が高いp+領域6〜9を形成する。出力段Nwell2を取り囲むp+領域8はGND電位に固定される。フローティングガードリング配線11は、最もリーク電流により誤動作を起こし易い回路Nwell3aを取り囲むp+領域7と、分離Nwell4に隣接して形成されるp+領域6および分離Nwell4のほぼ全面に接して形成される。このフローティングガードリング配線11は分離Nwell5と接して形成される配線aと、p+領域6と接して形成される配線bと、p+領域7と接して形成される配線cと、これらの配線a〜cをそれぞれ接続する配線d、eで構成される。配線bは配線aと対向するように配置され、配線a以上に配線bの長さを長くする。また、配線cは回路Nwell3aを取り囲むように配置される。このフローティングガードリング配線11は外部電圧が印加されずに電位的にフローティング(浮遊電位)となっている。
また、回路Nwell3b、回路Nwell3cを取り囲むp+領域9の全面(または複数箇所)で接してGND配線13が形成されGND電位に固定される。また、出力段Nwell2を取り囲むp+領域8上にはGND配線12が形成されGND電位に固定される。
シミュレーションを簡単にするために、図2(a)において、分離Nwell4と回路Nwell3aに挟まれたPwell5に形成されるp+領域16は従来構造の図5のp+領域6を示し、分離Nwell4と回路Nwell3aに挟まれたPwell5に形成されるp+領域9は省略した。
図2(a)に示す従来構造では、分離領域22と回路Nwell3aを挟んで反対側のp+領域9をGND電位に固定している。また、出力段Nwell2から注入された電子が分離Nwell4に入り、この分離Nwell4を負電位にバイアスし、その負電位が配線21を介してPwell5を負電位にする。しかし、p+領域9がGND電位に固定されているので、Pwell4の底面に形成される電子に対する障壁が低く、Vccと接続する回路Nwell3aの底面は負電位にバイアスに回路Nwell3aに電子が入り込みリーク電流が大きい。
実際の本発明構造は、図1(b)に示すように、分離Nwell4に隣接したp+領域6と回路Nwell3aに隣接したp+領域7の2つのp+領域があるため、さらに電子に対する障壁が大きくなり、リーク電流は表1の値より小さくなる。
勿論、全ての回路Nwellをフローティングガードリング配線で囲んでも構わない。その場合には、それぞれの回路Wellがフローティングガードリング構造で保護されているので、p+領域6および配線bは形成しなくても構わない。
2 出力段Nwell
3a〜3c 回路Nwell
4 分離Nwell
5 Pwell
6〜9、16 p+領域
10 分離領域
11 フローティングガードリング配線
12、13 GND配線
14 回路部
a〜h 配線
Claims (6)
- 第1導電型の半導体層の表面層にそれぞれ離して形成された第2導電型の第1領域と第2領域および第3領域と、前記第1領域と前記第2領域および前記第3領域をそれぞれ取り囲み前記半導体層の表面層に形成され該半導体層より不純物濃度が高い第1導電型の第4領域と、前記第1領域を取り囲むように前記第4領域に接して形成される第1配線と、前記第2領域と接して形成される第2配線と、
前記第3領域を取り囲み前記第4領域に接してグランド電位に固定されるグランド配線とを有し、
前記第2領域は、前記第1領域と前記第3領域との間に形成され、前記第1配線および前記第2配線をそれぞれ接続して外部電圧が印加されないフローティングガードリング配線とすることを特徴とする半導体装置。 - 前記第1領域と前記第2領域に挟まれ該第2領域に隣接して前記第4領域に接して形成され前記第2配線以上の長さの第3配線を有し、前記第1配線と前記第2配線および前記第3配線をそれぞれ接続して外部電圧が印加されないフローティングガードリング配線とすることを特徴とする請求項1に記載の半導体装置。
- 前記フローティングガードリング配線下で該フローティングガードリング配線と接続し前記第4領域の表面層に該第4領域より不純物濃度が高い第1導電型の第5領域を形成することを特徴とする請求項1または2に記載の半導体装置。
- p型の半導体層の表面層にそれぞれ離して形成されたn型の複数の回路ウェル領域を有する制御回路部と、
前記制御回路部と離して形成され、前記制御回路部により制御される出力段素子が形成されたn型の出力段ウェル領域と、
前記制御回路部と前記出力段ウェル領域との間に形成され、前記回路ウェル領域および前記出力段ウェル領域と離して形成されたn型の分離ウェル領域と、
前記回路ウェル領域と前記分離ウェル領域および前記出力段ウェル領域をそれぞれ取り囲み前記半導体層の表面層に形成され該半導体層より不純物濃度が高いp型ウェル領域と、
前記出力段ウェル領域を取り囲み前記p型ウェル領域に接して形成されグランド電位に固定されるグランド配線と、
複数の前記回路ウェル領域のうち最もリーク電流により誤動作を起こしやすい前記回路ウェル領域を取り囲み前記p型ウェル領域と接して形成される第1配線と、
前記分離ウェル領域に接して形成される第2配線とを有し、前記第1配線および前記第2配線をそれぞれ接続して外部電圧が印加されないフローティングガードリング配線とすることを特徴とする半導体装置。 - 前記制御回路部と前記分離ウェル領域に挟まれ該分離ウェル領域に隣接して前記p型ウェル領域に接して形成され前記第2配線以上の長さの第3配線を有し、前記第1配線と前記第2配線および前記第3配線をそれぞれ接続して外部電圧が印加されないフローティングガードリング配線とすることを特徴とする請求項4に記載の半導体装置。
- 前記フローティングガードリング配線下で該フローティングガードリング配線と接続し前記p型ウェル領域の表面層に該p型ウェル領域より不純物濃度が高い第1導電型の高濃度領域を形成することを特徴とする請求項4または5に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008178530A JP5359072B2 (ja) | 2008-07-09 | 2008-07-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008178530A JP5359072B2 (ja) | 2008-07-09 | 2008-07-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010021218A JP2010021218A (ja) | 2010-01-28 |
JP5359072B2 true JP5359072B2 (ja) | 2013-12-04 |
Family
ID=41705853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008178530A Active JP5359072B2 (ja) | 2008-07-09 | 2008-07-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5359072B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8940354B2 (en) | 2009-06-12 | 2015-01-27 | Mars, Incorporated | Polymer gelation of oils |
US9572358B2 (en) | 2011-09-27 | 2017-02-21 | Nestec S.A. | Tropicalizing agent |
US11896018B2 (en) | 2010-11-15 | 2024-02-13 | Mars, Incorporated | Dough products comprising ethylcellulose and exhibiting reduced oil migration |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5687890B2 (ja) * | 2010-12-07 | 2015-03-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5955645B2 (ja) * | 2012-05-23 | 2016-07-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4547977B2 (ja) * | 2004-04-27 | 2010-09-22 | 富士電機システムズ株式会社 | 半導体装置 |
-
2008
- 2008-07-09 JP JP2008178530A patent/JP5359072B2/ja active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8940354B2 (en) | 2009-06-12 | 2015-01-27 | Mars, Incorporated | Polymer gelation of oils |
US11241021B2 (en) | 2009-06-12 | 2022-02-08 | Mars, Incorporated | Chocolate compositions containing ethylcellulose |
US12016347B2 (en) | 2009-06-12 | 2024-06-25 | Mars, Incorporated | Chocolate compositions containing ethylcellulose |
US11896018B2 (en) | 2010-11-15 | 2024-02-13 | Mars, Incorporated | Dough products comprising ethylcellulose and exhibiting reduced oil migration |
US9572358B2 (en) | 2011-09-27 | 2017-02-21 | Nestec S.A. | Tropicalizing agent |
Also Published As
Publication number | Publication date |
---|---|
JP2010021218A (ja) | 2010-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104218077B (zh) | Esd晶体管 | |
CN105206609B (zh) | 用于cmos集成电路的紧凑保护环结构 | |
JP6600491B2 (ja) | Esd素子を有する半導体装置 | |
JP2007335440A (ja) | 半導体装置の静電破壊保護方法及び静電破壊保護装置 | |
JP5359072B2 (ja) | 半導体装置 | |
JP2006339527A (ja) | 半導体装置およびその製造方法 | |
JP2009064974A (ja) | 半導体装置 | |
JP2010086988A (ja) | 半導体装置 | |
JP2009064883A (ja) | 半導体装置 | |
JP2010114320A (ja) | 半導体装置 | |
JP4017573B2 (ja) | ダイオード | |
JP6013876B2 (ja) | 半導体装置 | |
TWI477018B (zh) | 暫態電壓抑制器電路與用於其中之二極體元件及其製造方法 | |
JP4615229B2 (ja) | 半導体装置 | |
JP5156331B2 (ja) | 半導体装置 | |
JP2009088139A (ja) | 静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法 | |
US20150340358A1 (en) | Surrounded emitter bipolar device | |
JP6838504B2 (ja) | 半導体装置および半導体回路装置 | |
JP6085166B2 (ja) | 半導体装置 | |
JP5369396B2 (ja) | 半導体装置 | |
CN112447703A (zh) | 静电放电防护元件 | |
JP5163212B2 (ja) | 半導体装置及びその製造方法 | |
TWI440157B (zh) | 高電壓靜電放電防護用之自我檢測裝置及其製造方法 | |
JP2009038101A (ja) | 半導体装置 | |
JP5401056B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5359072 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |