JP2007171992A - 電気光学装置 - Google Patents

電気光学装置 Download PDF

Info

Publication number
JP2007171992A
JP2007171992A JP2007045105A JP2007045105A JP2007171992A JP 2007171992 A JP2007171992 A JP 2007171992A JP 2007045105 A JP2007045105 A JP 2007045105A JP 2007045105 A JP2007045105 A JP 2007045105A JP 2007171992 A JP2007171992 A JP 2007171992A
Authority
JP
Japan
Prior art keywords
electro
substrate
common
wirings
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007045105A
Other languages
English (en)
Other versions
JP4586997B2 (ja
Inventor
Hiroshi Hirayama
浩志 平山
Hayato Nakanishi
早人 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007045105A priority Critical patent/JP4586997B2/ja
Publication of JP2007171992A publication Critical patent/JP2007171992A/ja
Application granted granted Critical
Publication of JP4586997B2 publication Critical patent/JP4586997B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】本発明の目的は、配線領域(例えば額縁)を小さくすることにある。
【解決手段】電気光学装置は、基板10の画素領域12に設けられた電気光学素子60と、画素電極70と、共通電極72と、画素電極70に電気的に接続された配線44,46,48と、共通電極72に電気的に接続された導電部74と、配線44,46,48に電気的に接続された共通配線30、32,34と、サイド配線22と、を有する。
【選択図】図2

Description

本発明は、電気光学装置に関する。
エレクトロルミネセンスパネルのような多数の配線を有する装置では、全ての配線を一枚の基板に形成する場合、配線領域(例えば、基板の周縁部の額縁と呼ばれる領域)が広くなり、基板が大型化する。したがって、配線領域(例えば額縁)を小さくすることが要求されている。
特開平11−24606号公報 特開2001−109395号公報 特開2002−151276号公報
本発明の目的は、配線領域(例えば額縁)を小さくすることにある。
本発明は、
基板と、前記基板の画素領域に設けられた複数の画素電極と、前記複数の画素電極の各々に対して設けられた複数の電気光学素子と、前記複数の電気光学素子に対して共通に設けられた共通電極とを含み、前記複数の電気光学素子の各々は、前記複数の画素電極の当該電気光学素子に対応する画素電極及び前記共通電極のそれぞれに印加される電圧によって駆動される電気光学装置であって、
前記基板上の前記画素領域の外側には、
前記複数の画素電極に電気的に接続された複数の配線と、
前記共通電極に電気的に接続された導電部と、
前記複数の配線に電気的に接続された複数の共通配線と、
前記複数の共通配線と接続される第1の外部端子と、前記導通部に接続される第2の外部端子とを具備し、
前記第1の外部端子と前記第2の外部端子は前記基板の一辺に沿って配置されてなり、
前記第2の外部端子から前記画素領域の方向に延びる第1の部分と、前記第1の部分から屈曲して前記画素領域の幅方向に、前記一辺と前記画素領域の間に延びて前記導電部と接触する第2の部分とをからなるサイド配線と、
を有し、
前記第1の部分と前記第1の部分に接続される前記外部端子は、前記共通配線に対して前記画素領域の幅方向における外側に配置されてなる。
本発明は、
基板と、前記基板の画素領域に設けられた複数の画素電極と、前記複数の画素電極の各々に対して設けられた複数の電気光学素子と、前記複数の電気光学素子に対して共通に設けられた共通電極と、を含み、前記複数の電気光学素子の各々は、前記複数の画素電極の当該電気光学素子に対応する画素電極及び前記共通電極のそれぞれに印加される電圧によって駆動される電気光学装置であって、
前記基板上の前記画素領域の外側には、
前記複数の画素電極に電気的に接続された複数の配線と、
前記共通電極に電気的に接続された導電部と、
前記複数の配線に電気的に接続された複数の共通配線と、
前記共通配線に接続される複数の第1の外部端子と、前記導電部に接続される第2の外部端子とを具備し、
前記第1の外部端子と前記第2の外部端子は前記基板の一辺に沿って配置されてなり、
前記第2の外部端子から前記画素領域の方向に延びる第1の部分と、前記第1の部分から屈曲して前記画素領域の幅方向に延びて前記導電部と接触する第2の部分とからなるサイド配線とを有し、
前記第2の外部端子は前記1の外部端子よりも前記画素領域の幅方向において、前記画素領域の幅方向における外側に配置されてなる。
以下、本発明の実施の形態について図面を参照して説明する。
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る電気光学装置を説明する図であり、図2は、電気光学装置の詳細を示す図である。図1に示す電気光学装置1は、有機EL(Electroluminescence)装置(例えば有機ELパネル)である。電気光学装置1には、基板(例えばフレキシブル基板)2が取り付けられ、電気的に接続されている。その取り付け及び電気的接続には、異方性導電フィルムや異方性導電ペーストなどの異方性導電材料を使用してもよい。電気的に接続とは、接触することも含む。このことは以下の説明でも同じである。基板2は配線基板であって、図示しない配線パターン及び端子が形成されている。基板2には、集積回路チップ(あるいは半導体チップ)3が実装されている。集積回路チップ3は、電源回路や制御回路等を有していてもよい。その実装には、TAB(Tape Automated Bonding)又はCOF(Chip On Film)を適用してもよく、そのパッケージ形態は、TCP(Tape Carrier Package)であってもよい。集積回路チップ3が実装された基板2を有する電気光学装置1を電子モジュール(例えば、液晶モジュールやELモジュール等の表示モジュール)ということができる。
電気光学装置1は、基板10を有する。基板10は、リジッド基板(例えばガラス基板、シリコン基板)であってもよいし、フレキシブル基板(例えばフィルム基板)であってもよい。基板10は、光透過性を有していてもよいし、遮光性を有していてもよい。例えば、ボトムエミッション(又はバックエミッション)型の表示装置(例えば有機ELパネル)では、光透過性の基板10を使用し、基板10の側から光を取り出してもよい。トップエミッション型の有機ELパネルでは、遮光性の基板10を使用してもよい。なお、基板10は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。
基板10は、画素領域(例えば表示領域)12を含む。基板10には、1つ又は複数の駆動回路(例えば走査線駆動回路)14が設けられてもよい。駆動回路14は、画素領域12での動作(例えば表示動作)を駆動する。一対の駆動回路14が画素領域12の両隣に配置されていてもよい。基板10には、補助回路16が設けられてもよい。補助回路16は、画素領域12での動作(例えば表示動作)が正常になされるかどうかを検査するための検査回路であってもよいし、画素領域12での動作速度(表示速度)を速めるためのプリチャージ回路であってもよい。駆動回路14及び補助回路16の少なくとも一方は、基板10上にポリシリコン膜などを使用して形成されたものであってもよいし、基板10上に実装された集積回路チップであってもよい。なお、基板10の外部にある集積回路チップ3が、画素領域12での動作駆動を制御するようになっていてもよい。
基板10には、複数の外部端子20が形成されていてもよい。複数の外部端子20は、基板10の一辺に沿って配列されていてもよい。外部端子20は、端部領域18に設けられている。端部領域18は、画素領域12の外側を通る直線L(図2参照)によって画素領域12側の領域から区別された領域である。端部領域18は、基板10の周縁領域の一部である。端部領域の定義は、以下の説明でも同じである。画素領域12は基板10の中央領域(周縁領域を除く領域)であってもよい。
基板10には、複数本又は1本のサイド配線(例えば陰極線)22が形成されていてもよい。サイド配線22は、端部領域(例えば外部端子20が設けられた端部領域)18に設けられていてもよい。サイド配線22は、2つ以上の外部端子20に電気的に接続されていてもよい。サイド配線22は、外部端子20から画素領域12の方向に延びる第1の部分24を有していてもよい。サイド配線22は、第1の部分24から屈曲して画素領域12の幅方向に延びる第2の部分26を有していてもよい。第2の部分26は、導電部74(図4参照)と電気的に接続されていてもよい。
基板10には、1本又は複数本の共通配線(例えば共通陽極線)30,32,34が形成されていてもよい。共通配線30,32,34は、端部領域(例えばサイド配線22が設けられた端部領域又は外部端子20が設けられた端部領域)18に設けられていてもよい。共通配線30,32,34のそれぞれ又はいずれか1つは、2つ以上の外部端子20に電気的に接続されていてもよい。共通配線30,32,34のそれぞれ又はいずれか1つは、外部端子20から画素領域12の方向に延びる第1の部分36を有していてもよい。共通配線30,32,34のそれぞれ又はいずれか1つは、第1の部分36から屈曲して画素領域12の幅方向に延びる第2の部分38を有していてもよい。共通配線30,32,34のうちいずれか1つ(例えば共通配線30)の第1の部分36は、他の1つ(例えば共通配線32又は34)の第1の部分36の外側(基板10の端部に近い位置)に配置されてもよい。共通配線30,32,34のうちいずれか1つ(例えば共通配線30(詳しくはその第2の部分38))は、他の1つ(例えば共通配線32又は34(詳しくはその第2の部分38))よりも画素領域12の近くに配置されてもよい。
共通配線30,32,34は、複数の配線44,46,48(図2参照)と電気的に接続されていてもよい。共通配線30,32,34の本数(例えば3)は、複数の配線44,46,48の本数(例えば3×n(n=2,3,4,・・・))よりも少なくてもよい。共通配線30,32,34のそれぞれに、配線44,46,48の1グループが電気的に接続されていてもよい。
サイド配線22(例えばその第2の部分26)は、共通配線30,32,34(例えばそれぞれの第2の部分38)よりも画素領域12に近い位置に配置されていてもよい。また、サイド配線22は、共通配線30,32,34の外側に、あるいは、共通配線30,32,34を囲むように形成されていてもよい。詳しくは、サイド配線22の第1の部分24が、共通配線30,32,34のそれぞれの第1の部分36よりも外側(基板10の端部に近い位置)に形成されていてもよい。
電気光学装置1(例えば基板10)は、複数層の導電パターンを含む多層構造を有する。図3(A)〜図3(C)は、下から上への順に、各層の導電パターンを示す図である。図4は、図2のIV−IV線断面図である。
サイド配線22は、2層以上の導電パターンの積層部分を含む。例えば、図4に示すように、導電パターン41(図3(A)参照)の一部と、その上の導電パターン42(図3(B)参照)の一部と、さらにその上の導電パターン43(図3(C)参照)の一部と、の積層部分によってサイド配線22の少なくとも一部が構成されている。こうすることで、サイド配線22を少なくとも部分的に厚く形成することができ、電気的抵抗を減らすことができる。この内容は、外部端子20及び共通配線30,32,34の少なくとも一方についても適用することができる。なお、導電パターン41は、その一部を除いて絶縁体(絶縁層)40に覆われている(図5参照)。また、導電パターン43は、その一部を除いて絶縁体(絶縁層)49に覆われている(図4参照)。
図5は、図2のV−V線断面図である。基板10には、共通配線30,32,34に電気的に接続された複数の配線(例えば陽極線)44,46,48が形成されている。配線44,46,48のそれぞれは、共通配線30,32,34のうちいずれか1つの第2の部分38に電気的に接続されている。マトリクス状に配列された画素を有するマトリクス表示装置では、配線44,46,48の数は、画素の列数と同じでもよい。配線44,46,48のそれぞれは、2層以上の導電パターンのそれぞれの一部によって形成されてもよい。例えば、導電パターン41(図3(A)参照)の一部とその上の導電パターン42(図3(B)参照)の一部とが電気的に接続され、導電パターン42(図3(B)参照)の一部とその上の導電パターン43(図3(C)参照)の一部とが電気的に接続されて、配線44,46,48が構成されてもよい。
共通配線30,32,34のそれぞれは、配線44,46,48のうちいずれかのグループの配線と電気的に接続されるが、残りのグループの配線とは電気的に接続されない。例えば、第1グループの配線44が共通配線30に電気的に接続され、第2グループの配線46が共通配線32に電気的に接続され、第3グループの配線48が共通配線34に電気的に接続されてもよい。その場合、共通配線30は第2及び第3のグループの配線46,48には電気的に接続されず、共通配線32は第1及び第3のグループの配線44,48には電気的に接続されず、共通配線34は第1及び第2のグループの配線44,46には電気的に接続されない。
配線44,46,48と共通配線30,32,34とは立体交差するように配置してもよい。その場合、オーバーラップする部分のうち、電気的に接続すべき部分間にコンタクト部を設け、電気的に接続させない部分間には絶縁体(絶縁層)40を設ける。例えば、配線44,46,48と共通配線30,32,34とを電気的に接続する第1のコンタクト部50を、図3(B)に示す導電パターン42の一部によって形成してもよい。その場合、導電パターン42とは異なる層(例えば隣接する上下層)に位置する導電パターン41,43(図3(A)及び図3(C)参照)の両方の部分によって、配線44,46,48及び共通配線30,32,34のオーバーラップする部分を形成してもよい。本実施の形態では、共通配線30,32,34の下を通るように配線44,46,48を形成してある。共通配線30,32,34のそれぞれと配線44,46,48のいずれか1つとの第1のコンタクト部50は、端部領域(例えば外部端子20が設けられた端部領域)18に位置する。
配線44,46,48は、サイド配線22と立体交差するように配置してもよい。その場合、オーバーラップする部分間には絶縁体(絶縁層)40を設ける。例えば、積層された複数層又は1層を飛び越した層に位置する複数の導電パターン41,43(図3(A)及び図3(C)参照)の両方の部分によって、配線44,46,48及びサイド配線22のオーバーラップする部分を形成してもよい。本実施の形態では、サイド配線22の下を通るように配線44,46,48を形成してある。これによれば、配線44,46,48、絶縁体(絶縁層)40及びサイド配線22によってキャパシタを形成することができ、配線44,46,48の急激な電圧降下を防止することができる。
図6は、図2のVI−VI線断面図である。基板10には、複数本の配線(例えば信号線)52が形成されている。配線52は、2層以上の導電パターンのそれぞれの一部によって形成されてもよい。例えば、導電パターン41(図3(A)参照)の一部とその上の導電パターン42(図3(B)参照)の一部とが電気的に接続され、導電パターン42(図3(B)参照)の一部とその上の導電パターン43(図3(C)参照)の一部とが電気的に接続されて、配線52が構成されてもよい。
配線52は、サイド配線22及び共通配線30,32,34と立体交差するように配置してもよい。その場合、オーバーラップする部分間には絶縁体(絶縁層)40を設ける。例えば、積層された複数層又は1層を飛び越した層に位置する複数の導電パターン41,43(図3(A)及び図3(C)参照)の両方の部分によって、配線52及びサイド配線22のオーバーラップする部分と、配線52及び共通配線30,32,34のオーバーラップする部分と、を形成してもよい。本実施の形態では、サイド配線22及び共通配線30,32,34の下を通るように配線52を形成してある。配線52を、サイド配線22(又は共通配線30,32,34)から離して、両者間にキャパシタを形成しない、あるいはキャパシタの影響を小さくしてもよい。そうすることで、配線52を流れる信号に対する容量インピーダンスを小さくすることができる。
基板10には、複数本の配線(例えば走査線)54が形成されている。配線54は、駆動回路(例えば走査線駆動回路)14に電気的に接続されている。配線54のそれぞれの端部に駆動回路14が電気的に接続されてもよい。配線54と配線44,46,48,52とで、マトリクス領域を区画してもよい。配線54は、配線44,46,48,52と立体交差するように配置してもよい。その場合、オーバーラップする部分間には絶縁体(絶縁層)40を設ける。例えば、積層された複数層又は1層を飛び越える層に位置する複数の導電パターン41,43(図3(A)及び図3(C)参照)の両方の部分によって、配線54及び配線44,46,48,52のオーバーラップする部分を形成してもよい。本実施の形態では、配線44,46,48,52の下を通るように配線54を形成してある。
図7は、図2のVII−VII線断面図である。基板10には、複数の電気光学素子60が設けられている。電気光学素子60が設けられた領域が画素領域12である。複数の電気光学素子60は、複数の発光色(例えば赤、緑、青)の複数の発光層62を有する。それぞれの電気光学素子60は、いずれか1つの発光色の発光層62を有する。発光層62を構成する材料は、ポリマー系材料又は低分子系材料あるいは両者を複合的に用いた材料のいずれであってもよい。発光層62は、電流が流れることで発光する。発光層62は、発光色に応じて、発光効率が異なっていてもよい。1つの同じ共通配線30,32又は34に電気的に接続された1グループの配線44,46又は48は、同じ発光色の発光層62に対応している(具体的には電気的に接続されている)。
電気光学素子60は、第1及び第2のバッファ層64,66の少なくとも一方を有していてもよい。第1のバッファ層64は、発光層62への正孔注入を安定化させる正孔注入層であってもよいし、正孔注入層を有していてもよい。第1のバッファ層64は、正孔輸送層を有していてもよい。正孔輸送層は、発光層62と正孔注入層との間に設けられてもよい。第2のバッファ層66は、発光層62への電子注入を安定化させる電子注入層であってもよいし、電子注入層を有していてもよい。第2のバッファ層66は、電子輸送層を有していてもよい。電子輸送層は、発光層62と電子注入層との間に設けられてもよい。隣同士の電気光学素子60は、バンク68によって区画(電気的に絶縁)されている。
基板10には、複数の画素電極70が設けられている。それぞれの画素電極70は、いずれかの電気光学素子60に電気エネルギーを供給するためのものである。画素電極70は、電気光学素子60(例えば第1のバッファ層64(例えば正孔注入層))に接触していてもよい。それぞれの画素電極70は、配線44,46,48のいずれかに電気的に接続されている。配線44,46,48のそれぞれは、1グループの画素電極70に電気的に接続されてもよい。
基板10には、複数又は1つの共通電極72が設けられている。共通電極72は、電気光学素子60に電気エネルギーを供給するためのものである。共通電極72は、電気光学素子60(例えば第2のバッファ層66(例えば電子注入層))に接触していてもよい。共通電極72は、画素電極70に対向する部分を有する。共通電極72は、画素電極70の上方に配置されてもよい。
共通電極72は、導電部74に電気的に接続されている。導電部74は、画素電極70と対向しないように設けられてもよい。共通電極72及び導電部74は一体的に形成されていてもよい。導電部74は、サイド配線22(例えばその第2の部分26)に電気的に接続されている。導電部74とサイド配線22との第2のコンタクト部76は、端部領域(例えば第1のコンタクト部50が設けられた端部領域又は外部端子20が設けられた端部領域)18に位置していてもよい。なお、導電部74とサイド配線22とが接触している場合、両者の接触部が第2のコンタクト部76である。第2のコンタクト部76は画素領域12の幅方向に延びていてもよい。例えば、画素領域12の幅方向において、両端に位置する画素電極70の間隔長さと同じ又はそれ以上の長さを有するように第2のコンタクト部76が形成されていてもよい。このように第2のコンタクト部76を長くすることで、導電部74とサイド配線22との電気的抵抗を小さくすることができる。その結果、サイド配線22から共通電極72への電子の流れがスムーズになる。
基板10には、共通配線30,32,34を覆うように被覆層80が設けられている。被覆層80は、1つ又は複数の層で形成してもよい。被覆層80は、電気的絶縁材料で形成してもよい。被覆層80の少なくとも表面は酸化物又は窒化物で形成されていてもよい。サイド配線22(少なくともその第2の部分26)は、被覆層80から露出している。
共通配線30,32,34の隣(例えば、画素領域12から離れた位置あるいは基板10の端部に近い位置)には、図5及び図6に示すように、スペーサ82が設けられている。スペーサ82は、共通配線30,32,34、サイド配線22、配線44,46,48,52の少なくとも1つと同じ材料で形成されたダミー配線であってもよい。スペーサ82は被覆層80の下に形成されている。スペーサ82を設けることで、共通配線30,32,34の隣の領域で被覆層80の表面を高くしてある。こうすることで、被覆層80の表面において、共通配線30,32,34の上方の領域と、スペーサ82の上方の領域との高さの差(段差)を減らして、あるいはなくしてもよい。または、共通配線30,32,34の上方の領域からスペーサ82の上方の領域にかけて、被覆層80の表面の傾斜又は凹凸を減らしてもよいし、平らにしてもよい。
基板10には、電気光学素子60の封止部材84が設けられている。電気光学素子60の少なくとも一部が水分や酸素等によって劣化しやすい場合には、封止部材84によって電気光学素子60を保護することができる。封止部材84の基板10(例えば被覆部80)に対する取付部は、サイド配線22又は導電部74を避けて(接触しないように)配置してもよい。そのためには、封止部材84の取付部を、サイド配線22及び導電部74よりも外側(画素領域12から離れた位置あるいは基板10の端部に近い位置)に配置してもよい。こうすることで、サイド配線22又は導電部74の少なくとも表面が接着剤85との密着性の低い材料(例えば金属)で形成された場合でも、接着剤85を使用して、封止部材84を基板10(例えば被覆部80)に確実に固定することができる。なお、被覆部80は、接着剤85との密着性が金属よりも高いものであってもよい。
本実施の形態では、共通配線30,32,34が、サイド配線22よりも外側(画素領域12から離れた位置あるいは基板10の端部に近い位置)に形成されている。したがって、封止部材84の取付部と共通配線30,32,34の少なくとも一部とをオーバーラップさせることができる。これにより、封止部材84を小型化することができ、電気光学装置1を小型化することができる。さらに、封止部材84の取付部は、スペーサ82の少なくとも一部と共通配線30,32,34の少なくとも一部との両方の上方に位置してもよい。これによれば、被覆層80の表面において傾斜又は凹凸が小さい領域(例えば平坦領域)に封止部材84の取付部を配置するので、その良好な取り付けが可能である。
図8は、本実施の形態に係る電気光学装置の動作を説明する回路図である。電気光学装置1は、図8に示す回路に対応する素子を有する。回路構成(素子の接続状態)は、図8に示す通りであり説明を省略する。本実施の形態では、サイド配線22を低電位(例えばグランド電位)に接続し、それよりも高電位に共通配線30,32,34を接続する。共通配線30,32,34には、それぞれ、異なる電圧Vdd1,Vdd2,Vdd3が供給される。電圧Vdd1,Vdd2,Vdd3は、それぞれ、発光層62の発光効率に応じた電圧である。配線52には、電流Idataが流れるようになっている。電流Idataは、電気光学素子60に供給する電流に応じた信号である。配線(走査線)54には、選択信号が入力される。選択信号は、高電位のH信号又は低電位のL信号である。
プログラミング期間では、例えば配線46に電圧Vdd2が供給され、配線52に電流Idataが流れるようになっている。また、プログラミング期間では、配線54にH信号が入力されて、スイッチング素子86、92がONになり、スイッチング素子88がOFFになる。そして、配線46から、スイッチング素子90,92を通って、配線52に電流Idataが流れると、スイッチング素子90の制御電圧(スイッチング素子90がMOSトランジスタである場合はゲート電圧)は、電流Idataに対応した値になり、その制御電圧に応じた電荷がキャパシタ92に蓄えられる。
動作期間(例えば発光期間)では、配線54にL信号が入力されて、スイッチング素子86、92がOFFになり、スイッチング素子88がONになる。そして、プログラミング期間でキャパシタ92に蓄えられた電荷に応じた制御電圧(スイッチング素子90がMOSトランジスタである場合はゲート電圧)によってスイッチング素子90が制御(例えばON)され、制御電圧に応じた電流が、配線46からスイッチング素子90,88を通って、電気光学素子60を流れるようになっている。
なお、上述した素子は、電気光学素子60ごとに設けられる。スイッチング素子86,88,90,92等は、ポリシリコン薄膜などによって形成してもよい。本実施の形態では、サイド配線(例えば陰極配線)22と、共通配線(例えば陽極配線)30,32,34に電気的に接続された配線44,46,48と、その間に絶縁体(絶縁層)40と、によってキャパシタ94が形成される。したがって、共通配線(例えば陽極配線)30,32,34の急激な電圧降下を防止することができる。
本実施の形態に係る電気光学装置の製造方法では、基板10の画素領域12に複数の電気光学素子60を設ける。基板10に、複数の電気光学素子60に電気エネルギーを供給するための複数の画素電極70を設ける。基板10に、複数の電気光学素子60に電気エネルギーを供給するための共通電極72を設ける。基板10に、複数の画素電極70に電気的に接続するように複数の配線44,46,48を設ける。基板10に、共通電極72に電気的に接続するように導電部74を設ける。
基板10には、外部端子20を設けてもよい。外部端子20は、画素領域12の外側を通る直線Lによって画素領域12側の領域から区別された端部領域18内に設けてもよい。
基板10には、複数の配線44,46,48に電気的に接続するように共通配線30,32,34を設けてもよい。基板10には、配線44,46,48の本数よりも少ない本数の共通配線30,32,34を設けてもよい。共通配線30,32,34は、基板10の端部領域(例えば外部端子20を設ける端部領域あるいはサイド配線22を設ける端部領域)18内に設けてもよい。共通配線30,32,34は、いずれかの外部端子20から画素領域12の方向に延びる第1の部分36と、第1の部分36から屈曲して画素領域12の幅方向に延びて配線44,46,48と電気的に接続される第2の部分38と、を有するように設けてもよい。配線44,46,48と共通配線30,32,34との第1のコンタクト部50は、端部領域18に形成してもよい。
基板10には、導電部74に電気的に接続するようにサイド配線22を設けてもよい。サイド配線22は、基板10の端部領域(外部端子20を設ける端部領域あるいは共通配線30,32,34を設ける端部領域)18内に設けてもよい。サイド配線22は、いずれかの外部端子20から画素領域12の方向に延びる第1の部分24と、第1の部分24から屈曲して画素領域12の幅方向に延びて導電部74と電気的に接続される第2の部分26と、を有するように設けてもよい。導電部74とサイド配線22との第2のコンタクト部76は、端部領域(例えば第1のコンタクト部50が位置する端部領域)18が位置するに配置してもよい。
本実施の形態によれば、共通配線30,32,34及びサイド配線22の少なくとも一方を端部領域18に設けた場合、それ以外の領域において、配線領域(例えば額縁)を小さくすることができる。また、配線44,46,48と共通配線30,32,34との第1のコンタクト部50と、導電部74とサイド配線22との第2のコンタクト部76と、の少なくとも一方を端部領域18に設けた場合、それ以外の領域において、配線領域(例えば額縁)を小さくすることができる。
(第2の実施の形態)
図9は、本発明の第2の実施の形態に係る電気光学装置の詳細を示す図である。図10は、図9のX−X線断面図であり、図11は、図9のXI−XI線断面図である。本実施の形態では、基板10に1つの共通配線110が形成されている。共通配線110は、サイド配線112よりも画素領域12に近い位置に配置されている。また、スペーサ182は、サイド配線112よりも画素領域12に遠い位置に配置されている。基板10には複数の配線114,116,118が形成されている。全ての配線114,116,118は、1つの共通配線110に電気的に接続されている。配線114,116,118は、絶縁体を隔てて、共通電極72に電気的に接続された導電部120の下を通るように形成されている。配線114,116,118、絶縁体及び導電部120によって、キャパシタ122(図12参照)が形成されてもよい。これにより、配線114,116,118の急激な電圧降下を防止することができる。
図12は、本実施の形態に係る電気光学装置の回路図である。配線114,116,118は、電気光学素子60の構造又は機能(例えばその発光効率)に応じて、複数のグループに分けられる。1つ又は複数のグループの配線116,118には、抵抗124,126が電気的に接続されていてもよい。例えば、1つの配線116には抵抗124が電気的に接続され、1つの配線118には、抵抗124とは異なる抵抗値の抵抗126が電気的に接続されていてもよい。なお、1グループの配線114には、抵抗が電気的に接続されていなくてもよいが、配線114自体が抵抗を有する場合には、その抵抗値とは異なるように、抵抗124,126の抵抗を設定する。これによれば、電気光学素子60に、その発光効率に応じて、異なる電圧を印加することができる。その結果、電気光学素子60による発光の輝度を、発光色が異なっていても、均一にすることができる。本実施の形態に係る電気光学装置には、第1の実施の形態で説明した内容を適用することができる。また、本実施の形態に係る電気光学装置の製造方法も、第1の実施の形態で説明した内容を適用することができる。
本発明の実施の形態に係る電気光学装置を有する電子機器として、図13にはノート型パーソナルコンピュータ1000が示され、図14には携帯電話2000が示されている。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1は、本発明の第1の実施の形態に係る電気光学装置を説明する図である。 図2は、本発明の第1の実施の形態に係る電気光学装置の詳細を説明する図である。 図3(A)〜図3(C)は、下から上への順に、各層の導電パターンを示す図である。 図4は、図2のIV−IV線断面図である。 図5は、図2のV−V線断面図である。 図6は、図2のVI−VI線断面図である。 図7は、図2のVII−VII線断面図である。 図8は、本発明の第1の実施の形態に係る電気光学装置の動作を説明する回路図である。 図9は、本発明の第2の実施の形態に係る電気光学装置の詳細を示す図である。 図10は、図9のX−X線断面図である。 図11は、図9のXI−XI線断面図である。 図12は、本発明の第2の実施の形態に係る電気光学装置の回路図である。 図13は、本発明の実施の形態に係る電子機器を示す図である。 図14は、本発明の実施の形態に係る電子機器を示す図である。
符号の説明
1…電気光学装置、 10…基板、 12…画素領域、 18…端部領域、
20…外部端子、 22…サイド配線、 24…第1の部分、 26…第2の部分、
30、32,34…共通配線、 36…第1の部分、 38…第の2部分、
44,46,48…配線、 50…第1のコンタクト部、 60…電気光学素子、
70…画素電極、 72…共通電極、 74…導電部、 76…第2のコンタクト部、
80…被覆層、 82…スペーサ、 84…封止部材

Claims (4)

  1. 基板と、前記基板の画素領域に設けられた複数の画素電極と、前記複数の画素電極の各々に対して設けられた複数の電気光学素子と、前記複数の電気光学素子に対して共通に設けられた共通電極とを含み、前記複数の電気光学素子の各々は、前記複数の画素電極の当該電気光学素子に対応する画素電極及び前記共通電極のそれぞれに印加される電圧によって駆動される電気光学装置であって、
    前記基板上の前記画素領域の外側には、
    前記複数の画素電極に電気的に接続された複数の配線と、
    前記共通電極に電気的に接続された導電部と、
    前記複数の配線に電気的に接続された複数の共通配線と、
    前記複数の共通配線と接続される第1の外部端子と、前記導通部に接続される第2の外部端子とを具備し、
    前記第1の外部端子と前記第2の外部端子は前記基板の一辺に沿って配置されてなり、
    前記第2の外部端子から前記画素領域の方向に延びる第1の部分と、前記第1の部分から屈曲して前記画素領域の幅方向に、前記一辺と前記画素領域の間に延びて前記導電部と接触する第2の部分とをからなるサイド配線と、
    を有し、
    前記第1の部分と前記第1の部分に接続される前記外部端子は、前記共通配線に対して前記画素領域の幅方向における外側に配置されてなる電気光学装置。
  2. 基板と、前記基板の画素領域に設けられた複数の画素電極と、前記複数の画素電極の各々に対して設けられた複数の電気光学素子と、前記複数の電気光学素子に対して共通に設けられた共通電極と、を含み、前記複数の電気光学素子の各々は、前記複数の画素電極の当該電気光学素子に対応する画素電極及び前記共通電極のそれぞれに印加される電圧によって駆動される電気光学装置であって、
    前記基板上の前記画素領域の外側には、
    前記複数の画素電極に電気的に接続された複数の配線と、
    前記共通電極に電気的に接続された導電部と、
    前記複数の配線に電気的に接続された複数の共通配線と、
    前記共通配線に接続される複数の第1の外部端子と、前記導電部に接続される第2の外部端子とを具備し、
    前記第1の外部端子と前記第2の外部端子は前記基板の一辺に沿って配置されてなり、
    前記第2の外部端子から前記画素領域の方向に延びる第1の部分と、前記第1の部分から屈曲して前記画素領域の幅方向に延びて前記導電部と接触する第2の部分とからなるサイド配線とを有し、
    前記第2の外部端子は前記1の外部端子よりも前記画素領域の幅方向において、前記画素領域の幅方向における外側に配置されてなることを特徴とする電気光学装置。
  3. 請求項2又は3において、前記基板上に前記一辺と異なる辺に沿って、前記画素領域の両隣に駆動回路が配置されてなることを特徴とする電気光学装置。
  4. 請求項1乃至3のいずれかにおいて、前記サイド配線は前記共通配線を囲むように配置することを特徴とする電気光学装置。
JP2007045105A 2003-02-20 2007-02-26 電気光学装置 Expired - Lifetime JP4586997B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007045105A JP4586997B2 (ja) 2003-02-20 2007-02-26 電気光学装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003042318 2003-02-20
JP2007045105A JP4586997B2 (ja) 2003-02-20 2007-02-26 電気光学装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005234465A Division JP3945525B2 (ja) 2003-02-20 2005-08-12 電気光学装置

Publications (2)

Publication Number Publication Date
JP2007171992A true JP2007171992A (ja) 2007-07-05
JP4586997B2 JP4586997B2 (ja) 2010-11-24

Family

ID=38298530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007045105A Expired - Lifetime JP4586997B2 (ja) 2003-02-20 2007-02-26 電気光学装置

Country Status (1)

Country Link
JP (1) JP4586997B2 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6144796U (ja) * 1984-08-28 1986-03-25 関西日本電気株式会社 薄膜elパネル
JP2000357584A (ja) * 1999-06-14 2000-12-26 Seiko Epson Corp 発光素子用回路基板、電子機器および表示装置
JP2001109395A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd El表示装置
JP2002040961A (ja) * 2000-07-28 2002-02-08 Nec Corp 表示装置
JP2002110343A (ja) * 2000-07-25 2002-04-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2002151276A (ja) * 2000-08-10 2002-05-24 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
JP2002287663A (ja) * 2001-03-28 2002-10-04 Hitachi Ltd 表示装置
JP2003066868A (ja) * 2001-08-24 2003-03-05 Matsushita Electric Ind Co Ltd 表示パネルおよびそれを用いた情報表示装置
JP2003295793A (ja) * 2002-01-18 2003-10-15 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
JP2004004663A (ja) * 2002-03-26 2004-01-08 Semiconductor Energy Lab Co Ltd 発光装置、液晶表示装置およびそれらの作製方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6144796U (ja) * 1984-08-28 1986-03-25 関西日本電気株式会社 薄膜elパネル
JP2000357584A (ja) * 1999-06-14 2000-12-26 Seiko Epson Corp 発光素子用回路基板、電子機器および表示装置
JP2001109395A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd El表示装置
JP2002110343A (ja) * 2000-07-25 2002-04-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2002040961A (ja) * 2000-07-28 2002-02-08 Nec Corp 表示装置
JP2002151276A (ja) * 2000-08-10 2002-05-24 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
JP2002287663A (ja) * 2001-03-28 2002-10-04 Hitachi Ltd 表示装置
JP2003066868A (ja) * 2001-08-24 2003-03-05 Matsushita Electric Ind Co Ltd 表示パネルおよびそれを用いた情報表示装置
JP2003295793A (ja) * 2002-01-18 2003-10-15 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
JP2004004663A (ja) * 2002-03-26 2004-01-08 Semiconductor Energy Lab Co Ltd 発光装置、液晶表示装置およびそれらの作製方法

Also Published As

Publication number Publication date
JP4586997B2 (ja) 2010-11-24

Similar Documents

Publication Publication Date Title
US7119370B2 (en) Electro-optical device, method of manufacturing the same, and electronic instrument
JP5604078B2 (ja) 電子装置
JP3791618B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP4639662B2 (ja) 電気光学装置および電子機器
JP5194892B2 (ja) 電気光学装置及び電子機器
JP4193451B2 (ja) 電気光学装置及び電子機器
JP3945525B2 (ja) 電気光学装置
JP3791616B2 (ja) 配線基板、電気光学装置及びその製造方法並びに電子機器
JP3906930B2 (ja) 電気光学装置及びその製造方法並びに電子機器
CN112837618B (zh) 显示面板及显示装置
JP2004200041A (ja) 有機el表示装置
JP4586997B2 (ja) 電気光学装置
KR100708687B1 (ko) 유기전계 발광소자 및 그의 제조방법
JP4475379B2 (ja) 電気光学装置及び電子機器
JP4924293B2 (ja) 電気光学装置及び電子機器
JP5240454B2 (ja) 電気光学装置及び電子機器
JP2004260133A (ja) 配線基板及び電気光学装置並びにこれらの製造方法並びに電子機器
JP2006073520A (ja) 電気光学装置及びその製造方法並びに電子機器
JP4826809B2 (ja) 有機el表示装置及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070328

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070328

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100824

R150 Certificate of patent or registration of utility model

Ref document number: 4586997

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term