JP3791616B2 - 配線基板、電気光学装置及びその製造方法並びに電子機器 - Google Patents

配線基板、電気光学装置及びその製造方法並びに電子機器 Download PDF

Info

Publication number
JP3791616B2
JP3791616B2 JP2003379939A JP2003379939A JP3791616B2 JP 3791616 B2 JP3791616 B2 JP 3791616B2 JP 2003379939 A JP2003379939 A JP 2003379939A JP 2003379939 A JP2003379939 A JP 2003379939A JP 3791616 B2 JP3791616 B2 JP 3791616B2
Authority
JP
Japan
Prior art keywords
wiring
bank
substrate
wiring board
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003379939A
Other languages
English (en)
Other versions
JP2004259692A (ja
Inventor
幸司 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003379939A priority Critical patent/JP3791616B2/ja
Priority to KR1020040005003A priority patent/KR100609323B1/ko
Priority to US10/764,522 priority patent/US7177136B2/en
Priority to TW093102014A priority patent/TWI244056B/zh
Priority to CNB2004100048562A priority patent/CN100411187C/zh
Publication of JP2004259692A publication Critical patent/JP2004259692A/ja
Application granted granted Critical
Publication of JP3791616B2 publication Critical patent/JP3791616B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、配線基板、電気光学装置及びその製造方法並びに電子機器に関する。
エレクトロルミネセンスパネルでは、隣同士の発光層を区画するためにバンクが形成される。バンクの下には、配線が形成されることがある。2つの配線を、できるだけ離して配置するために、異なる高さであって多少でもずれた位置に配置すると、その上に形成するバンクが左右非対象となる。その結果、バンクの傾斜が左右非対称になるので、各発光層の膜厚が不均一になることがあった。このことは、エレクトロルミネセンスパネルに限らず、複数の機能層を区画するためのバンクを形成し、バンクの下に複数の配線が通る構造を有する装置に該当することである。
特開平11−24606号公報
本発明の目的は、バンクの左右非対称性を減らすことにある。
(1)本発明に係る発光装置用の配線基板は、基板と、
複数の発光層と、
前記基板の上方に設けられ、複数の領域を区画するためのバンクと、
前記バンクと前記基板との間であって前記バンクの下に形成された導電層並びに第1及び第2の配線と、
を有し、
前記バンクは、上面と、前記上面を挟む一対の側面と、を含み、
前記一対の側面は、前記基板に対して対称角度で傾斜し
前記導電層並びに前記第1及び第2の配線が延在する方向と、前記バンクの前記側面が延在する方向が平行であって、前記第2の配線が前記バンクの中央を通るように形成されてなる。本発明によれば、バンクが左右対称になっているので、バンクによって区画された領域に均一な膜を形成することができる。
(2)この配線基板において、
前記第1の配線は、前記第2の配線よりも前記基板に近い位置に形成され、前記第1及び第2の配線は、幅方向にずれるように配置され、
前記導電層は、前記第2の配線よりも前記基板に近い位置に形成され、前記導電層及び前記第2の配線は、幅方向にずれるように配置され、
前記導電層及び前記第1の配線は、それぞれ、反対の幅方向に前記第2の配線からはみ出す部分を有するように配置されてなる。これによれば、第2の配線の両側から、導電層及び第1の配線がはみ出すので、その上のバンクの左右非対称性を減らすことができる。
(3)この配線基板において、
前記導電層が前記第2の配線からはみ出す長さと、前記第1の配線が前記第2の配線からはみ出す長さと、が等しくてもよい。
)この配線基板において、
前記バンクは、無機材料からなる第1のバンク部と、有機材料からなり前記第1のバンク部の上に形成される第2のバンク部と、を含み、
前記第2の配線は、前記一対の側面間の方向において、前記第1及び第2のバンク部のそれぞれの中央を通るように形成されていてもよい。
)この配線基板において、
前記基板には、凹部が形成され、
前記導電層及び前記第1の配線は、前記凹部内に前記基板の表面を超えない高さで配置されていてもよい。
)この配線基板において、
前記導電層は、キャパシタの一方の電極であってもよい。
)この配線基板において、
前記第1及び第2の配線は、それぞれ、信号線及び電源線であってもよい。
)この配線基板において、
前記第1の配線は、第1の駆動回路の一部を構成し、
前記導電層及び前記第2の配線は、第2の駆動回路の一部を構成してもよい。
)本発明に係る電気光学装置は、上記配線基板を有し
前記発光層は、前記配線基板の前記バンクによって区画された前記複数の領域の各々に配置されてなる
10)本発明に係る電子機器は、上記電気光学装置を備えたものである。
11)本発明に係る電気光学装置の製造方法は、上記配線基板を作成することを含み
前記発光層は、前記配線基板の前記バンクによって区画された前記複数の領域の各々に発光層材料を含む液体材料を配することにより形成する。本発明によれば、バンクが左右対称になっているので、液体材料を使用しても、均一な機能層を形成することができる。
以下、本発明の実施の形態について図面を参照して説明する。
図1は、本発明の実施の形態に係る電気光学装置を説明する図である。図2は、図1のII−II線断面図である。電気光学装置1は、表示装置(例えば表示パネル)などの電気光学装置や記憶装置であってもよい。図1に示す電気光学装置1は、有機EL(Electroluminescence)装置(例えば有機ELパネル)である。電気光学装置1には、配線基板(例えばフレキシブル基板)2が取り付けられ、電気的に接続されている。その取り付け及び電気的接続には、異方性導電フィルムや異方性導電ペーストなどの異方性導電材料を使用してもよい。電気的に接続とは、接触することも含む。このことは以下の説明でも同じである。配線基板2には、図示しない配線パターン及び端子が形成されている。配線基板2には、集積回路チップ(あるいは半導体チップ)3が実装されている。集積回路チップ3は、電源回路や制御回路等を有していてもよい。その実装には、TAB(Tape Automated Bonding)又はCOF(Chip On Film)を適用してもよく、そのパッケージ形態は、TCP(Tape Carrier Package)であってもよい。集積回路チップ3が実装された配線基板2を有する電気光学装置1を電子モジュール(例えば、液晶モジュールやELモジュール等の表示モジュール)ということができる。
電気光学装置1は、基板10を有する。基板10は、リジッド基板(例えばガラス基板、シリコン基板)であってもよいし、フレキシブル基板(例えばフィルム基板)であってもよい。基板10は、光透過性を有していてもよいし、遮光性を有していてもよい。例えば、ボトムエミッション(又はバックエミッション)型の表示装置(例えば有機ELパネル)では、光透過性の基板10を使用し、基板10の側から光を取り出してもよい。トップエミッション型の有機ELパネルでは、遮光性の基板10を使用してもよい。なお、基板10は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。
基板10は、動作領域(例えば表示領域)12を含む。動作領域12には、複数の(例えば、m行n列(例えばマトリクス状)の)画素が形成されていてもよい。カラー表示装置では、1つのカラー表示用画素が、複数のサブ画素(R,G,B)から構成されていてもよい。
基板10には、1つ又は複数の駆動回路(例えば走査線駆動回路)14が設けられてもよい。駆動回路14は、動作領域12での動作(例えば表示動作)を駆動する。一対の駆動回路14が動作領域12の両隣に配置されていてもよい。基板10には、補助回路16が設けられてもよい。補助回路16は、動作領域12での動作(例えば表示動作)が正常になされるかどうかを検査するための検査回路であってもよいし、動作領域12での動作速度(表示速度)を速めるためのプリチャージ回路であってもよい。駆動回路14及び補助回路16の少なくとも一方は、基板10上にポリシリコン膜などを使用して形成されたものであってもよいし、基板10上に実装された集積回路チップであってもよい。なお、基板10の外部にある集積回路チップ3が、動作領域12での動作駆動を制御するようになっていてもよい。
基板10には、複数の動作素子20が設けられている。複数の動作素子20が設けられた領域が動作領域12である。1つの画素(例えばサブ画素)に1つの動作素子20が設けられている。図2に示すように、複数の動作素子20は、複数の機能層22を有する。複数の機能層22は、複数の発光色(例えば赤、緑、青)の複数の発光層であってもよい。その場合、それぞれの機能層22は、いずれか1つの発光色の発光層である。機能層22としての発光層を構成する材料は、ポリマー系材料又は低分子系材料あるいは両者を複合的に用いた材料のいずれであってもよい。機能層22としての発光層は、電流が流れることで発光する。機能層22としての発光層は、発光色に応じて、発光効率が異なっていてもよい。なお、機能層22は、機能層材料を含む液体材料を配すること(例えばインクジェット法などの液滴吐出法)により形成してもよい。バンク30が左右対称になっているので、液体材料を使用しても、均一な厚みの複数の機能層22を形成することができる。
動作素子20は、第1及び第2のバッファ層24,26の少なくとも一方を有していてもよい。第1のバッファ層24は、機能層22への正孔注入を安定化させる正孔注入層であってもよいし、正孔注入層を有していてもよい。第1のバッファ層24は、正孔輸送層を有していてもよい。正孔輸送層は、機能層22と正孔注入層との間に設けられてもよい。第2のバッファ層26は、機能層22への電子注入を安定化させる電子注入層であってもよいし、電子注入層を有していてもよい。第2のバッファ層26は、電子輸送層を有していてもよい。電子輸送層は、機能層22と電子注入層との間に設けられてもよい。
隣同士の機能層22は、バンク30によって区画(電気的に絶縁)されている。図3は、バンクの平面図である。バンク30は、複数の機能層22を区画するようになっている。バンク30は、格子状に形成されてもよい。バンク30は、それぞれの機能層22が形成される領域がくぼむように形成されている。バンク30は、樹脂で形成してもよい。
バンク30は、上面31と、上面31を挟む一対の側面33,35を含む。図2に示すように、一対の側面33,35は、基板10(例えばその表面)に対して対称角度で傾斜している。すなわち、基板10(例えばその表面)に対して、一対の側面33,35が、上面31の側(バンク30の内部側)においてなす角α,βが等しい。
バンク30は、第1のバンク部36を含んでもよい。第1のバンク部36は、無機材料(例えば、SiO,SiN)から形成されていてもよい。第1のバンク部36は、複数層(例えば、全ての第2の配線62を連続的に覆うように形成された層の一部と、個々の第2の配線52上に設けられた層)から形成されていてもよい。バンク30は、第1のバンク部36の上に形成された第2のバンク部38を含んでもよい。第2のバンク部38は、有機材料(例えばアクリル等の有機樹脂)から形成されていてもよい。
電気光学装置1は、複数の第1の電極32を有する。それぞれの第1の電極32は、いずれかの動作素子20に電気エネルギーを供給するためのものである。第1の電極32は、動作素子20(例えば第1のバッファ層24(例えば正孔注入層))に接触していてもよい。
電気光学装置1は、複数又は1つの第2の電極34を有する。第2の電極34は、動作素子20に電気エネルギーを供給するためのものである。第2の電極34は、動作素子20(例えば第2のバッファ層26(例えば電子注入層))に接触していてもよい。第2の電極34は、第1の電極32に対向する部分を有する。複数の第1の電極32、複数又は1つの第2の電極34からなる一対の電極は、少なくとも複数の機能層22の各々をはさんでなる。第2の電極34は、第1の電極32の上方に配置されてもよい。
基板10には、半導体膜40が形成されていてもよい。図4は、半導体膜の平面図である。半導体膜40は、半導体材料(例えばシリコン)で形成してもよい。半導体膜40は、単結晶、多結晶又は非晶質のいずれの構造を有していてもよい。半導体膜40は、公知の低温(例えば600℃以下)プロセスで形成された、いわゆる低温多結晶シリコン膜又は非晶質シリコン膜であってもよい。半導体膜40は、ベース膜42を有する。ベース膜42には、N形又はP形の不純物が拡散されていてもよい。半導体膜40は、不純物拡散膜44を有する。不純物拡散膜44は、ベース膜42よりも高濃度の不純物が注入されていてもよい。不純物拡散膜44は、ベース膜42の領域内に形成されている。不純物拡散膜44は、ベース膜42となる部分及び不純物拡散膜44となる部分を含む前駆膜に不純物を注入して形成してもよい。不純物拡散膜44の少なくとも一部は、MOS FETのソース又はドレインとなってもよいし、キャパシタ88(図7参照)などの電子部品の電極となってもよい。
電気光学装置1は、複数層からなる配線層を有する。図5は、複数層からなる配線層の1つの層に位置する配線パターンを説明する図である。配線パターン50は、絶縁層(例えば、SiO等の酸化膜)46(図2参照)を介して、半導体膜40上に形成されていてもよい。配線パターン50は、導電層52を含む。導電層52は、絶縁層46を介して、半導体膜40(例えば、その不純物拡散膜44)に対向するように形成されていてもよい。導電層52は、電気的に複数の箇所を接続する配線であってもよいし、電極(又は端子)であってもよいし、一部が配線であり他の一部が電極になっていてもよい。導電層52は、キャパシタ88(図7参照)の一方の電極であってもよい。導電層52は、図2及び図3に示すように、バンク30の下に形成されている。導電層52は、一対の機能層22の間に形成されている。表示装置においては、導電層52は画素間に形成されている。
配線パターン50は、第1の配線54を含む。第1の配線54は、導電層52と並んで延びていてもよい。第1の配線54は、図2及び図3に示すように、バンク30の下に形成されている。第1の配線54は、一対の機能層22の間を通るように形成されている。表示装置においては、第1の配線54は画素間を通る。第1の配線54は、その長さ方向において隣の第1の配線54と電気的に接続されて、例えば、機能層22を駆動するための信号線を構成してもよい。また、図7では第1の配線54は信号線として示したが、第1の配線54は、機能層22を駆動するための走査線もしくは電源線であってもよい。
図6は、複数層からなる配線層の他の層に位置する配線パターンを説明する図である。上述した配線パターン50の上に、絶縁層56(図2参照)を介して、配線パターン60が形成されていてもよい。配線パターン60は、第2の配線62を含む。第2の配線62は、図2及び図3に示すように、バンク30の下に形成されている。第2の配線62は、バンク30の一対の側面33,35間の方向において、バンク30の中央を通るように形成されてもよい。その場合、バンク30は、第2の配線62から側面33の方向へはみ出す長さ(平面的長さ)と、第2の配線62から側面35の方向へはみ出す長さ(平面的長さ)が等しくなる。さらに、第2の配線62は、バンク30の一対の側面33,35間の方向において、第1のバンク部36の中央を通るように形成されてもよく、第2のバンク部38の中央を通るように形成されてもよい。その場合、第1のバンク部36(又は第2のバンク部38)は、第2の配線62から側面33の方向へはみ出す長さ(平面的長さ)と、第2の配線62から側面35の方向へはみ出す長さ(平面的長さ)が等しくなる。
第2の配線62は、一対の機能層22の間を通るように形成されている。表示装置においては、第2の配線62は画素間を通る。第2の配線62は、機能層22を駆動するための電源線であってもよい。また、図7では第2の配線62は電源線として示したが、第2の配線62は、機能層22を駆動するための走査線もしくは信号線であってもよい。配線パターン60は、隣同士の第1の配線54を、その長さ方向に接続する配線64を有していてもよい。
図2に示すように、導電層52並びに第1及び第2の配線54,62は、バンク30の下に並列して形成されている。第1の配線54は、隣同士(並列する導電層52並びに第1及び第2の配線54,62を挟んで隣同士。以下、同様。)の機能層22,22の一方(例えば第1の機能層)の駆動回路の一部を構成し、導電層52は、隣同士の機能層22,22の他方(例えば第2の機能層)の駆動回路の一部を構成する。その場合、第2の配線62は、隣同士の機能層22,22の他方(例えば第2の機能層)の駆動回路の一部を構成する。並列する導電層52及び第2の配線62は、同じ機能層22の駆動回路の一部を構成する。
導電層52は、第2の配線62よりも低い(基板10に近い)位置に形成されている。第1の配線54は、第2の配線62よりも低い(基板10に近い)位置に形成されている。図2及び図3に示すように、第1及び第2の配線54,62は、幅方向にずれるように配置されている。導電層52及び第2の配線62は、幅方向にずれるように配置されている。導電層52及び第1の配線54は、それぞれ、反対の幅方向に第2の配線62からはみ出す部分を有するように配置されている。導電層52が第2の配線62からはみ出す長さLと、第1の配線54が第2の配線62からはみ出す長さLと、が等しくなっていてもよい。
例えば、第1及び第2の配線54,62が、図2において右揃いで配置されると、第2の配線62の右端の高さと、その右隣りに位置する絶縁層56の高さの差が大きくなってしまい、第2の配線62及び絶縁層56上の絶縁膜に比較的大きな凹凸ができることがある。本実施の形態によれば、第1及び第2の配線54、62を幅方向にずらし、導電層52及び第2の配線62を幅方向にずらすことによって、第1及び第2の配線54、62並びに導電層52上の絶縁膜の凹凸を少なくすることができ、その結果、バンク30の左右非対称性を減らすことができる。
また、本実施の形態によれば、第2の配線62の両側から、導電層52及び第1の配線54がはみ出すので、その上のバンク30の左右非対称性を減らすことができる。その結果、機能層22の膜厚の不均一性を減らすことができる。また、導電層52の上方に第2の配線62を形成するので、第2の配線62を第1の配線54から離すことができる。そして、第1及び第2の配線54,62間に形成されるキャパシタを小さく、あるいは無くすことができる。
図1及び図2に示すように、電気光学装置1は、動作素子20の封止部材66を有する。動作素子20の少なくとも一部が水分や酸素等によって劣化しやすい場合には、封止部材66によって動作素子20を保護することができる。
図7は、本実施の形態に係る電気光学装置の動作を説明する回路図である。電気光学装置1は、図7に示す回路に対応する素子を有する。素子は、動作素子20ごとに設けられる。回路構成(素子の接続状態)は、図7に示す通りであり説明を省略する。本実施の形態では、第1の配線54には、信号電圧Vdataが供給されるようになっている。信号電圧Vdataは、動作素子20に供給する電流に応じた信号である。第2の配線62に電源電圧Vddが供給される。配線(走査線)71,72には、相互に反対の選択信号が入力される。選択信号は、高電位のH信号又は低電位のL信号である。
プログラミング期間では、配線71にH信号が入力され、配線72にL信号が入力される。そして、スイッチング素子80がONになり、第1及び第2の配線54,62間の電位差に応じて、スイッチング素子80,86を通って電流が流れる。その電流に応じたスイッチング素子86の制御電圧(スイッチング素子86がMOSトランジスタである場合はゲート電圧)が、キャパシタ88に蓄えられる。なお、キャパシタ88は、図5に示すように、導電層52と、不純物拡散膜44と、両者間の絶縁層46と、を含む。
動作期間(例えば発光期間)では、配線71にL信号が入力され、配線72にH信号が入力される。そして、スイッチング素子80,84はOFFになり、スイッチング素子82がONになる。その結果、プログラミング期間でキャパシタ88に蓄えられた電荷に応じた制御電圧(スイッチング素子86がMOSトランジスタである場合はゲート電圧)によってスイッチング素子86が制御(例えばON)され、制御電圧に応じた電流が、第2の配線62からスイッチング素子86,82を通って、動作素子20(又は機能層22)を流れるようになっている。
図8は、本発明の実施の形態に係る電気光学装置の変形例を説明する図である。この変形例では、基板10に凹部(又は彫り込み)112が形成されている。凹部112は、エッチングで形成することができる。凹部112内に、導電層52及び第1の配線54が形成されている。導電層52及び第1の配線54は、基板110の表面を超えない高さで(例えば凹部112の深さよりも薄く)形成されていてもよい。また、半導体膜40も、凹部112内に形成されている。絶縁層46は、凹部112の内面にも形成されている。
導電層52及び第1の配線54は、絶縁層156にて覆われてもよい。絶縁層156は、凹部112において、導電層52及び第1の配線54の周囲のスペースを埋めるように形成される。絶縁層156は、導電層52及び第1の配線54を覆ってもよい。その場合、絶縁層156の上面は、基板110あるいはその上の絶縁層46の表面と面一であってもよい。こうすることで、導電層52及び第1の配線54の形状(バンク30に対して左右非対称の形状)にかかわらず、バンク30を左右対称の形状に形成することができる。
その他の内容は、上述した実施の形態で説明した内容が該当する。図8の変形例によれば、凹部112内に導電層52及び第1の配線54を形成するので、装置の薄型化が可能である。別の変形例として、絶縁層156の上面が基板110あるいはその上の絶縁層46の表面と面一であれば、動作素子20を導電層52及び第1の配線54の少なくとも一部と重ね合せることができる。動作素子20の占有面積を図2の場合と比較して広くすることができるため、高輝度の電気光学装置を実現できる。
本発明の実施の形態に係る電気光学装置を有する電子機器として、図9にはノート型パーソナルコンピュータ1000が示され、図10には携帯電話2000が示されている。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1は、本発明の実施の形態に係る電気光学装置を説明する図である。 図2は、図1のII−II線断面図である。 図3は、バンクの平面図である。 図4は、半導体膜を示す図である。 図5は、複数層からなる配線層の1つの層に位置する配線パターンを説明する図である。 図6は、複数層からなる配線層の他の層に位置する配線パターンを説明する図である。 図7は、本発明の実施の形態に係る電気光学装置の動作を説明する回路図である。 図8は、本発明の実施の形態に係る電気光学装置の変形例を説明する図である。 図9は、本発明の実施の形態に係る電子機器を示す図である。 図10は、本発明の実施の形態に係る電子機器を示す図である。
符号の説明
1 電気光学装置、 2 配線基板、 3 集積回路チップ、 10 基板、
12 動作領域、 14 駆動回路、 16 補助回路、 20 動作素子、
22 機能層、 24 第1のバッファ層、 26 第2のバッファ層、
30 バンク、 31 上面、 32 第1の電極、 33 側面、
34 第2の電極、 35 側面、 36 第1のバンク部、
38 第2のバンク部、 40 半導体膜、
42 ベース膜、 44 不純物拡散膜、 46 絶縁層、 50 配線パターン、
52 導電層、 54 第1の配線、 60 配線パターン、 62 第2の配線、
64 配線、 66 封止部材、 71 配線、 72 配線、
80,82,84,86 スイッチング素子、 88 キャパシタ、
110 基板、 112 凹部

Claims (10)

  1. 基板と、
    複数の発光層と、
    前記基板の上方に設けられ、複数の領域を区画するためのバンクと、
    前記バンクと前記基板との間であって前記バンクの下に形成された導電層並びに第1及び第2の配線と、
    を有し、
    前記バンクは、上面と、前記上面を挟む一対の側面と、を含み、
    前記一対の側面は、前記基板に対して対称角度で傾斜し、
    前記導電層並びに前記第1及び第2の配線が延在する方向と、前記バンクの前記側面が延在する方向が平行であって、前記第2の配線が前記バンクの中央を通るように形成され、
    前記第1の配線は、前記第2の配線よりも前記基板に近い位置に形成され、前記第1及び第2の配線は、幅方向にずれるように配置され、
    前記導電層は、前記第2の配線よりも前記基板に近い位置に形成され、前記導電層及び前記第2の配線は、幅方向にずれるように配置され、
    前記導電層及び前記第1の配線は、それぞれ、反対の幅方向に前記第2の配線からはみ出す部分を有するように配置されてなる発光装置用の配線基板。
  2. 請求項1記載の配線基板において、
    前記導電層が前記第2の配線からはみ出す長さと、前記第1の配線が前記第2の配線からはみ出す長さと、が等しい配線基板。
  3. 請求項1又は請求項2記載の配線基板において、
    前記バンクは、無機材料からなる第1のバンク部と、有機材料からなり前記第1のバンク部の上に形成される第2のバンク部と、を含み、
    前記第2の配線は、前記一対の側面間の方向において、前記第1及び第2のバンク部のそれぞれの中央を通るように形成されてなる配線基板。
  4. 請求項1から請求項3のいずれかに記載の配線基板において、
    前記基板には、凹部が形成され、
    前記導電層及び前記第1の配線は、前記凹部内に前記基板の表面を超えない高さで配置されてなる配線基板。
  5. 請求項1から請求項4のいずれかに記載の配線基板において、
    前記導電層は、キャパシタの一方の電極である配線基板。
  6. 請求項1から請求項5のいずれかに記載の配線基板において、
    前記第1及び第2の配線は、それぞれ、信号線及び電源線である配線基板。
  7. 請求項1から請求項6のいずれかに記載の配線基板において、
    前記第1の配線は、第1の駆動回路の一部を構成し、
    前記導電層及び前記第2の配線は、第2の駆動回路の一部を構成する配線基板。
  8. 請求項1から請求項7のいずれかに記載の配線基板を有し、
    前記発光層は、前記配線基板の前記バンクによって区画された前記複数の領域の各々に配置されてなる電気光学装置。
  9. 請求項8に記載の電気光学装置を備えた電子機器。
  10. 請求項1から請求項7のいずれかに記載の配線基板を作成することを含み、
    前記発光層は、前記配線基板の前記バンクによって区画された前記複数の領域の各々に発光層材料を含む液体材料を配することにより形成する電気光学装置の製造方法。
JP2003379939A 2003-02-06 2003-11-10 配線基板、電気光学装置及びその製造方法並びに電子機器 Expired - Fee Related JP3791616B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003379939A JP3791616B2 (ja) 2003-02-06 2003-11-10 配線基板、電気光学装置及びその製造方法並びに電子機器
KR1020040005003A KR100609323B1 (ko) 2003-02-06 2004-01-27 배선 기판, 전기 광학 장치 및 그 제조 방법, 전자 기기
US10/764,522 US7177136B2 (en) 2003-02-06 2004-01-27 Wiring board, electro-optical device, method of manufacturing the electro-optical device, and electronic instrument
TW093102014A TWI244056B (en) 2003-02-06 2004-01-29 Wiring substrate, electro-optic device and manufacturing method thereof
CNB2004100048562A CN100411187C (zh) 2003-02-06 2004-02-06 配线基板、电光学装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003029656 2003-02-06
JP2003379939A JP3791616B2 (ja) 2003-02-06 2003-11-10 配線基板、電気光学装置及びその製造方法並びに電子機器

Publications (2)

Publication Number Publication Date
JP2004259692A JP2004259692A (ja) 2004-09-16
JP3791616B2 true JP3791616B2 (ja) 2006-06-28

Family

ID=33133719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003379939A Expired - Fee Related JP3791616B2 (ja) 2003-02-06 2003-11-10 配線基板、電気光学装置及びその製造方法並びに電子機器

Country Status (5)

Country Link
US (1) US7177136B2 (ja)
JP (1) JP3791616B2 (ja)
KR (1) KR100609323B1 (ja)
CN (1) CN100411187C (ja)
TW (1) TWI244056B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4899333B2 (ja) * 2005-04-12 2012-03-21 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
US20070210992A1 (en) * 2006-03-06 2007-09-13 Schein Gary M Electroluminescent wire display device
JP5131446B2 (ja) * 2007-09-19 2013-01-30 カシオ計算機株式会社 表示パネル及びその製造方法
JP5151802B2 (ja) * 2008-08-25 2013-02-27 カシオ計算機株式会社 発光装置及びその製造方法
JP2015072770A (ja) * 2013-10-02 2015-04-16 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス装置及びその製造方法
KR20180097808A (ko) * 2017-02-23 2018-09-03 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
KR20220014426A (ko) * 2020-07-27 2022-02-07 삼성디스플레이 주식회사 표시 장치

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631446A (en) * 1995-06-07 1997-05-20 Hughes Electronics Microstrip flexible printed wiring board interconnect line
EP0793406B1 (en) * 1996-02-29 2005-12-28 Tokyo Ohka Kogyo Co., Ltd. Process for producing multilayer wiring boards
US6084778A (en) * 1997-04-29 2000-07-04 Texas Instruments Incorporated Three dimensional assembly using flexible wiring board
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP3601716B2 (ja) * 1998-03-17 2004-12-15 セイコーエプソン株式会社 有機el装置の製造方法
CN100550472C (zh) 1998-03-17 2009-10-14 精工爱普生株式会社 薄膜构图的衬底及其表面处理
JP3770368B2 (ja) * 1999-06-14 2006-04-26 セイコーエプソン株式会社 表示装置、回路基板、回路基板の製造方法
TW515109B (en) * 1999-06-28 2002-12-21 Semiconductor Energy Lab EL display device and electronic device
JP2001075127A (ja) * 1999-09-03 2001-03-23 Matsushita Electric Ind Co Ltd アクティブマトッリクス型液晶表示素子及びその製造方法
JP3980807B2 (ja) * 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
JP4860052B2 (ja) * 2000-05-12 2012-01-25 株式会社半導体エネルギー研究所 発光装置
US6692845B2 (en) 2000-05-12 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR100695612B1 (ko) 2000-05-27 2007-03-14 엘지전자 주식회사 플라즈마 디스플레이 소자용 격벽의 형상
JP2002083974A (ja) * 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP4254023B2 (ja) * 2000-07-07 2009-04-15 セイコーエプソン株式会社 電流駆動素子用基板、及びその製造方法
JP3864678B2 (ja) * 2000-07-28 2007-01-10 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
TW535137B (en) 2000-11-09 2003-06-01 Toshiba Corp Self-illuminating display device
JP3943900B2 (ja) * 2000-11-09 2007-07-11 株式会社東芝 自己発光型表示装置
US6720198B2 (en) * 2001-02-19 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6744198B2 (en) 2001-03-19 2004-06-01 Seiko Epson Corporation Method for manufacturing display device, display device, and electronic apparatus
JP4096585B2 (ja) * 2001-03-19 2008-06-04 セイコーエプソン株式会社 表示装置の製造方法及び表示装置並びに電子機器
WO2002099477A1 (en) * 2001-06-01 2002-12-12 Seiko Epson Corporation Color filter and electro-optical device
JP4152665B2 (ja) * 2001-07-11 2008-09-17 株式会社半導体エネルギー研究所 発光装置及びその作製方法
CN1209662C (zh) 2001-12-17 2005-07-06 精工爱普生株式会社 显示装置及电子机器
JP2004127933A (ja) * 2002-09-11 2004-04-22 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
KR101061882B1 (ko) 2002-09-11 2011-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그의 제조방법

Also Published As

Publication number Publication date
US7177136B2 (en) 2007-02-13
CN1535078A (zh) 2004-10-06
KR20040071595A (ko) 2004-08-12
US20040253425A1 (en) 2004-12-16
JP2004259692A (ja) 2004-09-16
TW200421911A (en) 2004-10-16
CN100411187C (zh) 2008-08-13
KR100609323B1 (ko) 2006-08-03
TWI244056B (en) 2005-11-21

Similar Documents

Publication Publication Date Title
KR100537653B1 (ko) 발광 장치 및 전자 기기
US9881984B2 (en) Organic electro-luminescent display device
JP3536301B2 (ja) 表示装置
US9691793B2 (en) Array substrate and display panel
KR100696479B1 (ko) 평판표시장치 및 그의 제조방법
JP3791616B2 (ja) 配線基板、電気光学装置及びその製造方法並びに電子機器
JP4639662B2 (ja) 電気光学装置および電子機器
JP2004200034A (ja) 電気光学装置及びその製造方法並びに電子機器
JP3791618B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP5240454B2 (ja) 電気光学装置及び電子機器
JP5194892B2 (ja) 電気光学装置及び電子機器
KR100609324B1 (ko) 배선 기판 및 전기 광학 장치와 이들의 제조 방법, 전자기기
JP2006073520A (ja) 電気光学装置及びその製造方法並びに電子機器
JPH08234215A (ja) 液晶表示装置
JP3906930B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3945525B2 (ja) 電気光学装置
JP4586997B2 (ja) 電気光学装置
JP4475379B2 (ja) 電気光学装置及び電子機器
JP2004304084A (ja) 多層配線構造、半導体装置、電気光学装置、および電子機器
JP2004046210A (ja) 表示装置
JP4924293B2 (ja) 電気光学装置及び電子機器
JP2004356108A (ja) 有機エレクトロルミネッセンス装置
JP2004046209A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050128

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050128

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050601

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060328

R150 Certificate of patent or registration of utility model

Ref document number: 3791616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140414

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees