JP2007166284A - 同期追従装置 - Google Patents

同期追従装置 Download PDF

Info

Publication number
JP2007166284A
JP2007166284A JP2005360409A JP2005360409A JP2007166284A JP 2007166284 A JP2007166284 A JP 2007166284A JP 2005360409 A JP2005360409 A JP 2005360409A JP 2005360409 A JP2005360409 A JP 2005360409A JP 2007166284 A JP2007166284 A JP 2007166284A
Authority
JP
Japan
Prior art keywords
data
symbol
circuit
phase
correlation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005360409A
Other languages
English (en)
Inventor
Masanori Ikegami
真紀 池上
Akishi Yamada
晃史 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Oki Networks Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Oki Networks Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Oki Networks Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005360409A priority Critical patent/JP2007166284A/ja
Publication of JP2007166284A publication Critical patent/JP2007166284A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】同期追従のタイミング調整動作により生じた位相オフセットの補正が可能な同期追従装置を提供する。
【解決手段】受信したシンボルデータに対してタイミング補正を行って、同期追従を行う同期追従装置100は、タイミング補正によって生じるシンボルデータの位相オフセット量を決定するために、Early回路4、On-Time回路5、Late回路6、シンボル相関演算回路7, 8, 9, 10, 11、相関値大小比較回路12、セレクト回路13、位相調整回路15を含み、さらに、位相調整回路15は、シンボルデータに対して、決定された位相オフセット量に従って位相の補正を行う。
【選択図】図1

Description

本発明は、DQPSK(Differential Quadrature Phase Shift Keying: 差動4相位相変調)またはDBPSK(Differential Binary Phase Shift Keying: 差動2相位相変調)方式を用いた通信システムにおける受信信号の同期追従装置に関するものであり、たとえば、無線通信システムにおける同期追従(トラッキング補正)に関するものである。
従来から、無線通信システムにおける受信回路などでは、受信信号に関して同期捕捉回路によって大まかな同期を捕捉し、同期追従回路によって受信信号の同期追従を行うものがある。
たとえば特許文献1に記載の受信回路では、シンボルタイミング信号の発生手段と、シンボル同期回路を有する。シンボル同期回路は、発生手段が発生させたシンボルタイミング信号から、複数の位相シフトされたシンボルタイミング信号を生成し、生成された各シンボルタイミング信号の中から最適なシンボルタイミングを検出し、最適なシンボルタイミングを選択する。このようにして受信回路において、シンボル同期追従処理を実現している。
特開平6−204932号公報
しかしながら、特許文献1のように、シンボル単位で同期追従を実施し、タイミング調整のためにシンボルタイミングをずらした場合、前シンボルと現シンボルの間にタイミング調整分の位相オフセットが生ずる。変調方式にDQPSKおよびDBPSKのような差動方式を用いている場合は、(M)番目のシンボルデータの復調は(M-1)番目のシンボルデータに対する位相差により行われるために、このタイミング調整により生じた位相オフセットにより、復調に誤りが生じ、エラーレートが悪くなってしまうという問題があった。
本発明はこのような課題に鑑み、同期追従のタイミング調整動作により生じた位相オフセットの補正が可能な同期追従装置を提供することを目的とする。
本発明は上述の課題を解決するために、受信したシンボルデータに対してタイミング補正を行って、同期追従を行う同期追従装置において、タイミング補正によって生じるシンボルデータの位相オフセット量を決定する決定手段と、シンボルデータに対して、決定された位相オフセット量に従って位相の補正を行う補正手段とを含むことを特徴とする。これによれば、同期追従のタイミング調整動作により生じた位相オフセットの補正が可能となる。
また、本発明において、決定手段は、タイミング補正する前のシンボルデータとタイミング補正後のシンボルデータとの間で相関演算を行って、位相オフセット量を決定することができる。
補正手段は、位相の補正を、タイミング補正が行われたシンボルデータに対して行うことが好ましい。これとは別に、補正手段は、位相の補正を、タイミング補正が行われたシンボルデータに先行するシンボルデータに対して行うこととしてもよい。この際に、補正手段が行う位相の補正は、位相オフセットを一次変換によって補正することができる。
本発明によれば、同期追従のタイミング調整動作により生じた位相オフセットの補正が可能となるため、DQPSKおよびDBPSKのような差動方式の復調に悪影響を与えることがなくなる。その結果、同期追従を実施した上でさらに高精度の復調が可能となる。
次に添付図面を参照して本発明による同期追従装置の実施例を詳細に説明する。本発明は、DQPSKまたはDBSK方式を用いた通信システム、または、直接拡散/スペクトル拡散通信方式とDQPSKまたはDBSK方式とを組み合わせた通信システムの受信部に適用すると、好ましい。
図1は、本発明による同期追従装置100の実施例を示す。図1を参照すると、同期追従装置100は、受信したシンボルデータに対してタイミング補正を行って、同期追従を行う回路であり、タイミング補正によって生じるシンボルデータの位相オフセット量を決定する決定手段と、シンボルデータに対して、決定された位相オフセット量に従って位相の補正を行う補正手段とを含む。
本装置100に入力される受信信号101は、2本の受信信号線101により入力される。2本の受信信号線101により入力される2つの信号101のうち、一方が実部成分(I信号)、もう一方が虚部成分の信号(Q信号)である。実部成分と、虚部成分により、複素数信号を構成する。図面においては、とくに断らない限り、2本の信号線で構成される1つの複素数信号線を、一本の信号線で示す。たとえば、受信信号線101は、実際には2本の信号線からなる。なお、以下では、信号線と、信号線を流れる信号を同一の参照符号で示す。
受信信号101は、アンテナにより受信した信号に、たとえば位相が互いに90度異なる2つの信号を掛け合わせて、実部成分と、虚部成分を生成し、さらに、AD変換器によりデジタル信号に変換して、得られたものである。同期追従装置100内の信号は、すべてデジタル信号である。
受信信号101は、シンボルタイミング生成回路1に入力される。シンボルタイミング生成回路1では、シンボル相関演算(固有パターンとの相関演算)を行うことでシンボル境界を検出し、シンボル同期を確立した受信データをタイミング調整バッファ3およびタイミング調整回路14に出力する。シンボルタイミング生成回路1は、一度シンボル同期を確立すると、同じタイミングで受信データを出力する。これについて、以下説明する。
1シンボル=1チップ、また1サンプル=1/Nチップ、N=3とする。すなわち、1シンボルは、3個のサンプリング値からなる。1サンプルが1つの受信信号に相当する。1シンボルは、DBPSKの場合、1ビット、DQPSKの場合、2ビットのデータに対応する。各受信信号は、実部成分a(k)と虚部成分b(k)の2つの信号から構成される。よって受信信号を式で表すと、r(k)=a(k)+jb(k)となる。相関演算に用いる固有パターンも同様に、1シンボルが3サンプルで構成される。固有パターンを式であらわすとp(n)=c(n)+jd(n)、n=0〜2となる。
受信信号と固有パターンとの相関値を演算することでシンボル境界を判断する。各サンプルの相関値は、p(n)*r(k)の演算で得る。受信信号r(k)=a(k)+jb(k)、k=0〜11を受信した場合を例に、以下その計算を示す。
受信データがr(0)、r(1)、r(2)、r(3)、r(4)、r(5)、r(6)、r(7)、r(8)、r(9)、r(10)、r(11)のとき、「r(0)、r(1)、r(2)」、「r(1)、r(2)、r(3)」、「r(2)、r(3)、r(4)」のように、1サンプルずつずらして固定パターンとの相関を求める。すなわち、
演算(1).r(0)、r(1)、r(2)とp(0)、p(1)、p(2)の相関演算、すなわち、P(0)=r(0)*p(0)+r(1)*p(1)+r(2)*p(2)
演算(2).r(1)、r(2)、r(3)とp(0)、p(1)、p(2)の相関演算、すなわち、P(1)=r(1)*p(0)+r(2)*p(1)+r(3)*p(2)
演算(3).r(2)、r(3)、r(4)とp(0)、p(1)、p(2)の相関演算、すなわち、P(2)=r(2)*p(0)+r(3)*p(1)+r(4)*p(2)
これらの結果をもとにシンボル境界を判断する。すなわち、演算(1)の相関が一番高いときは、r(2)とr(3)の間、r(5)とr(6)の間、r(8)とr(9)の間に境界があると判断する。演算(2)の相関が一番高いときは、r(0)とr(1)の間、r(3)とr(4)の間、r(6)とr(7)の間、r(9)とr(10)の間に境界があると判断する。演算(3)の相関が一番高いときは、r(1)とr(2)の間、r(4)とr(5)の間、r(7)とr(8)の間、r(10)とr(11)の間に境界があると判断する。演算(1)の相関が一番高いときのシンボル境界を図2に示す。
図2にはデータ取込位置も示す。データ取込位置は、一度タイミングを確立してしまうと固定となる。この例では、3サンプルで1シンボル構成としているため、データの取り込みは、3サンプルに1回の割合で行われる。各シンボル当たり1サンプルだけとりこむ。また各シンボルの真中のサンプルを取り込むこととするが、どの位置を選択するかは任意である。図2では、演算(1)の相関が一番高い場合のシンボル境界の例を示し、また、図中の取込指示信号が、1(ハイ)のときのサンプルデータが、取り込むデータであることを示している。
このようにデータが取り込まれるときに、「送信側と受信側でクロック源が異なるため、クロックサイクル数が異なり、データのずれが生じる」という現象が発生する。受信側では、このデータのずれをトラッキング回路におけるタイミング調整により補正するが、このタイミング調整が従来の方法では位相オフセットを発生させる。本発明は、タイミング調整のためにシンボルタイミングをずらした場合、生じる位相オフセットを解消することを課題とする。
データのずれが生じることについて、図3により、さらに説明する。図3(a)に示すように、送信データは、伝送遅延後に受信データとして受信される。図3(b)は、同じ単位時間(T)に、送信データと受信データに含まれるデータを示す。これによると、クロック源が異なるため、(M)番目のデータにクロック偏差によるずれが生じる。なお、クロック偏差によるずれは、徐々に生じるが、説明の簡明化のため、図のように示した。
データのずれは、次の理由により生じる。送信側のクロックと受信側のクロックには必ずクロック偏差が存在する。これはシンボル同期がフレーム先頭で達成されても、時間が進むと入力データを調整する必要が出てくるということである。図4は、送信側クロックに対して受信側クロックの周波数が高い場合の様子を示す。図において、連続番号は、チップに通し番号を付したものであり、3チップで1シンボルであるため、シンボルの中央に位置するチップでデータを本実施例では取り込んでいる。それを矢印で示す。
シンボルのフレームの先頭では送信側と受信側でシンボルデータが一致しているが、フレームの途中ではシンボルデータのずれが発生する。この場合、シンボルデータ取込位置は受信側の取り込みが早くなる。フレーム先頭で確定したシンボル位置で取りこみ続けると、3n+1のタイミングで取り込んだ信号は、送信側の3nのデータを取り込むことになる。これを修正するために、3n+1のタイミングではなく、3n+2のデータを取り込むことによりデータのずれを補正する。修正後の取込位置を2本矢印で示す。
送信部と受信部のクロック源の周波数が異なるために発生するデータのずれを、さらに具体的に、DBPSK方式において、すべて1であるデータを送る場合を例にして示す。送信部が出力するDBPSKによる変調後の送信波形は、図10(a)のようになる。横軸は時間であり、縦軸は振幅である。横軸上の1, 2, 3,〜8の位置がシンボルの頂点(On-Timeデータ)である。
この波形を受信する場合、本来はさまざまな影響があるため、通常はI(同相)成分、Q(直交)成分の両方を使用して、送信および受信を行うが、図10では、説明の便宜のため、これらの影響がないものとし、Q成分をすべて、振幅0とし、I成分のみを示す。
図10(a)の送信波形はアナログ波形であるが、受信部ではサンプリング周期でA/D変換したデジタルデータを、本実施例では処理する。図10(b)と図10(c)により、受信部のクロックスピードによって受信データが変化することを示す。図10(b)は、受信部のクロックが、送信部のクロックと同じ場合のA/D変換後の受信データである。図10(c)は、受信部のクロックが若干高速な場合の受信データである。受信は、本実施例では3サンプルで1シンボルとしている。
各シンボルは、「r’(0), r’(1), r’(2)」という3個のサンプリングデータから構成される。図2,3においては、表記を簡単にするため、(M)番目のシンボルのデータを「m, m, m」と記載しているが、正確には(M)番目の「r’(0), r’(1), r’(2)」というデータである。
図10(b)は、送信部と受信部でクロック周波数が同一であるため、1シンボル内の3サンプルは、時間が経過した場合でも同じ状態となる。これはシンボル内の中心(On-Time位置)でデータを復調すると、最も精度が高い受信が可能であることを意味する。これに対し、図10(c)では、受信部のクロックが送信部のクロックに対して高速であるため、シンボル内の3サンプルのデータは徐々にずれていく。(M-1)番目では、シンボルの中心(On-Time位置)が最も振幅が大きい点になるが、(M)番目のシンボルでは、シンボルの中心の右側(Late位置)のポイントが最も振幅が大きくなる。復調は、シンボルの中心のサンプリング位置(On-Time位置)のデータを使用するため、この場合は、受信側で取り込み位置をずらし、(M+1)’番目のようにサンプリングすることで、シンボルの中心位置(On-Time位置)で最も振幅が大きい点となるように調整する。これがトラッキング処理である。
データのずれの補正を、図1に戻って説明する。シンボル同期を確立した受信データが入力されるタイミング調整バッファ3は、受信データの復調回路16での復調と、変調回路2での変調とに要する時間を吸収する役目を果たしている。タイミング調整バッファ3からのデータは、Early回路4とOn-Time回路5とLate回路6に出力される。
Early回路4では、1/Nチップ分タイミングを進めたデータ(Earlyデータと呼ぶ。)を生成し、シンボル演算回路7、10に出力する。On-Time回路5では、入力時のタイミングを保持したデータ(On-Timeデータと呼ぶ。)をシンボル演算回路8、10、11に出力する。Late回路6は、1/Nチップ分タイミングを遅くしたデータ(Lateデータと呼ぶ。)を生成し、シンボル演算回路9、11に出力する。
シンボル相関演算回路7ではEarlyデータと変調データの相関値を求め、シンボル相関演算回路8では、On-Timeデータと変調データの相関値を求め、シンボル相関演算回路9では、Lateデータと変調データの相関値を求める。変調データとは、変調回路2の出力であり、変調回路2は、復調回路16からの復調データを変調し、その変調データをシンボル相関演算回路7〜9に出力するものである。詳細は後述するが、復調回路16からの復調データは、本発明により位相オフセットが適正に調整されたデータである。シンボル相関演算回路10では、EarlyデータとOn-Timeデータの相関値を演算し、シンボル相関演算回路11では、LateデータとOn-Timeデータの相関値を演算する。
シンボル相関演算回路7、8、9、10、11は、図5に示すような相関演算を行う。このときに相関値の演算に用いるシンボルは、S個とする(Sは、任意)。シンボル相関演算回路7、8、9は、タイミング調整および位相調整のための相関値を演算する。シンボル相関演算回路10、11は、位相調整のための相関値を演算する。
演算に使用されるS個分のシンボルデータを復調および再変調するのに、処理時間を要するために、その処理時間を吸収するタイミング調整バッファ003が存在する。このときタイミング調整バッファ3は、シンボルタイミング生成回路1で確立されたタイミングで制御される。
シンボル相関演算回路7、8、9の出力は相関値大小比較回路12に入力される。大小比較回路12は、シンボル相関演算回路7〜9が出力する3個の相関演算結果の大小を比較し、相関値が最大のものを一番相関が高いとして、Earlyデータ、On-Timeデータ、Lateデータのうち、一番相関が高いものを示す信号12aをタイミング調整回路14とセレクト回路13に出力する。すなわち、相関値の高いものが正しいタイミング位置と判断して、タイミング調整回路14とセレクト回路13に通知する。
タイミング調整回路14はタイミング調整を行う。具体的には、Earlyデータの相関が一番高ければ、Earlyデータをシンボルタイミングに合わせて出力する。Lateデータの相関が一番高ければLateデータをシンボルタイミングに合わせて出力する。On-Timeデータの相関が一番高ければ、タイミング調整を実施せずに、そのままのタイミングを保持する。これを図6により説明する。
送信側と受信側では異なるクロック源を使用するので、単位時間当たりのクロックサイクル数が異なる場合がある。その状態でデータを取り込み続けると、既述のように、送信側で送ったデータ数と受信側で受け取ったデータ数にずれが生じる。その問題を解消するために、タイミング調整回路14は、相関値大小比較回路12の結果をもとに、出力するデータを選択する。
図6(a)は、比較のために、送信側のデータを示し、図6(b)は取込位置を示し、シンボル単位で通し番号を付す。図6(c)、図6(d)、図6(e)は、それぞれOn-Timeデータ、Earlyデータ、Lateデータを示す。(M-1)番目までは、On-Timeデータを選択し、(M)番目以降は、Earlyデータを選択する。Mは、整数であり、ここではシンボルのシーケンシャルな順番を意味する。これらの図においてもシンボル単位で通し番号を付す。相関値大小比較回路12の結果をもとに、出力するデータを選択するため、取込指示信号が示すタイミング(図の最下欄に矢印で示す)で取り込んでも、正しいデータを取り込むことができる。図6の場合、既述のようにLateデータを選択すれば、送信とのずれはなくなる。
図6において、Lateデータの相関が一番高くなる理由は、以下の通りである。なお、図6では、S=1とする。各シンボルデータは、3チップから構成される。(M-1)番目までは、シンボル境界とチップデータの区切りがそろっているのはOn-Timeデータであるため、On-Timeデータの相関が一番高くなる。図からわかるように、「000」から「111」に切り替わるのがちょうど縦の点線のシンボル境界にそろっていることから判断できる。それが(M)番目のシンボルでくずれる。シンボル境界で区切られた値は、On-Timeデータは、「m、?、m」、Earlyデータは「?、m、m」、Lateデータは「m-1、m、?」である。ここで、「?」は、図6の空白データに対応するものである。空白のデータは、既述のように、徐々にずれるデータを単純化して図に示したものであるので、実際には存在しない。「m、m、m」と3つそろったものはないが、「m-1、m、?」であるLateデータが一番相関の高いものとなる。
LateデータがOn-Timeデータよりも相関が高くなる理由は、以下の通りである。変調回路2からのデータを「r(0), r(1), r(2)」とすると、変調回路2からのデータの相関をとると、Lateデータの「?, r’(1), r’(2)」の方が、On-Timeデータの「r’(0), ?, r’(1)」よりも、一致度が高くなる。
これを、図10(c)のデータについて、図11により具体的に示す。相関演算は、図11(a)に示すタイミング調整された受信データと、図11(b)に示す受信部の変調回路2の出力との間で行う。これは、Earlyデータ、On-Timeデータ、Lateデータの3種で行う。相関演算の入力となる2つの対を、縦方向の線201〜206で示す。線201、204は、Earlyデータと変調回路2の出力との対を示し、線202、205は、On-Timeデータと変調回路2の出力との対を示し、線203、206は、Lateデータと変調回路2の出力との対を示す。
(M-5)番目の時点では、On-Timeデータとの相関値が最も大きくなる。(M)番目の時点では、Lateデータのタイミングが一番相関値が大きくなる。これは(M)番目の時点からは、LateデータのタイミングをOn-Timeデータにずらし、(M)’番目のようにシンボルを受信すると、受信精度がよくなることを意味する。
シンボル相関演算回路が行っている相関演算は、シンボル相関演算回路007を例に取ると、Earlyデータ(仮にp(n)とする)と、変調データ(仮にr(n)とする)との相関値を、積p(n)*r(n)をS個のシンボルについて和を取って求めるものである。
シンボル相関演算回路では、一般には、S個のシンボルを用いて、相関演算を行う。図11では、S=1であり、このときは、(M)番目のシンボルの状態のみで決まる。2個以上であるS個のシンボルを用いた場合、S-1個のシンボルの影響によりOn-Timeデータとの相関が一番高くなるということはありうる。実際には、クロックに起因するチップのずれは、徐々に起こるため、S>1とする。その場合はLateデータの相関が高いと判断されるのは、もっと時間がたってからになる。
以上のようなタイミング調整の実施により、タイミングずれに対応することができ、常時、同期追従が可能となる。しかし、この同期追従のためのタイミング調整の実施により、(M-1)番目のシンボルと(M)番目シンボルの間に位相オフセットが生じてしまう。
この様子を、図7、12に示す散布図に基づいて説明する。位相を示すのに最も適しているのは、I(同相)成分、Q(直交)成分を複素座標面に示した散布図(Scatter Plot)である。図7、12の横軸はI成分であり、縦軸はQ成分である。本図は、サンプリングの位置の違いにより生じる位相オフセット量θを説明するためのものである。
図7、12は、DBPSK方式の場合のScatter Plotである。これまでの説明では、伝搬路の影響は無視したが、位相オフセットの説明ではQ(直交)成分が必要になるため、図は、I,Q成分を連続的にプロットしたものである。図7(a)は、位相オフセットがない場合、図7(b)、(c)は、1Mbpsの信号で、キャリア周波数に120kHzの周波数オフセットがあった場合の様子である。たとえば、2.4GHzにおいて、キャリア周波数精度として、±25ppmを想定したものである。
比較のために位相オフセットがない場合と、ある場合をプロットしている。図7(a)では、点208と点209との間を、受信信号は移動する。図7(b)、(c)の矢印は、信号の移動方向を示している。位相オフセットがある場合は、常に位相が回転しているのが分かる。図7(b)のように移動し、さらに、時間が経過すると、図7(c)のように回転する。図7(b)、(c)において、(1), (2), 〜(8)の順に信号は移動する。
このアナログ信号をA/D変換によりサンプリングしたものを図12に示す。図12は、図7(b)、(c)の(1)と(2)においてサンプリングしたものである。点210、212、214は、(1)におけるEarlyデータ, On-Timeデータ, Lateデータを示し、点216、218、220は、(2)におけるEarlyデータ, On-Timeデータ, Lateデータを示す。
(1)から(2)へ遷移する場合を考える。(1)の位置では図11(a)の(M)番目の状態である。すなわち、Lateデータが最も相関が高い。(2)のEarlyデータ, On-Timeデータ, Lateデータが図11(a)の(M+1)番目の状態である。点218、220、222は、(2)におけるタイミング調整後のEarly’データ, On-Time’データ, Late’データである。すなわち、点216、218、220と、点218、220、222は、1サンプリング期間だけずれている。(2)のEarly’データ, On-Time’データ, Late’データは(M+1)’番目に相当する。(M+1)’番目は、(2)でタイミング調整された場合のサンプリング位置である。
たとえば、(2)でタイミング調整された場合、(2)のシンボルの復調は、(1)のOn-TimeデータのI,Q信号と、(2)のOn-Time’データのI,Q信号の位相差により行われる。しかし、より正確に(1)のシンボルと、(2)のシンボルとの位相差を求めるには、(1)のLateデータのI,Q信号と、(2)のOn-Time’データのI,Q信号との位相差を求めることが必要になる。しかし、復調回路16には、(1)のシンボルデータとして、(1)のOn-Timeデータが送られているため、(1)のLateデータのI,Q信号と、(2)のOn-Time’データのI,Q信号から位相差を求めることができない。そこで、(1)のOn-Timeデータと(1)のLateデータとの位相差θ 226を求め、(2)のOn-Time’データに対して-θの回転をかけたI,Q信号を生成し、復調回路16へ出力する。
図6の例では、(M-1)番目のシンボルは、位相がある値である点(A点とする)でデータを取り込み、その後タイミング調整回路14での補正が実施される。そのことにより,(M)番目のシンボルは、A点とは位相が異なる別の点(B点とする)でデータを取り込む。A点とB点の間には、位相オフセット「θ」が存在する。
これをさらに説明する。サンプリングにより取り込んだサンプルデータが、任意数個で1シンボルデータ(すなわち1チップデータ)となる。図6の例では、3サンプルで1シンボルデータとしている。ここでは(M-1)番目のサンプリングとM番目のサンプリングとの間にトラッキング回路によるタイミング調整が実施された場合を例として説明している。(M-1)番目までA点の位置でサンプリングを実施し、サンプルデータとして取り込んでいたが、トラッキング回路によるタイミング調整が生じたことにより、M番目のサンプルデータのサンプリングがB点で実施されたとすると、(M-1)番目のデータとM番目のデータの間に位相オフセット「θ」が生じてしまうということである。
変調方式がDQPSKまたはDBPSKなどの差動方式を使用している場合、(M)番目シンボルの復調は、(M-1)番目シンボルに対する(M)番目シンボルの位相変化量から復調を行うので、前記のような位相オフセットが存在すると、復調動作に大きな影響を与えてしまう。
この問題を解決し、同期追従(トラッキング)によるタイミング調整(補正)により生ずる位相オフセットが復調処理に影響を与えないようにすることが本実施例の目的である。それを実現するために、本実施例では、シンボル相関演算回路10,11、セレクト回路13、位相調整回路15を設ける。
タイミング補正によって生じるシンボルデータの位相オフセット量を決定する手段は、Early回路4、On-Time回路5、Late回路6、シンボル相関演算回路7, 8, 9, 10, 11、相関値大小比較回路12、セレクト回路13、位相調整回路15から構成される。さらに、位相調整回路15は、シンボルデータに対して、決定された位相オフセット量に従って位相の補正を行う。
シンボル相関演算回路10では、EarlyデータとOn-Timeデータの相関値を演算して求め、シンボル相関演算回路11では、LateデータとOn-Timeデータの相関値を演算して求める。シンボル相関回路10でEarlyデータとOn-Timeデータとの相関値をとる目的は、相関値から位相オフセット量を算出するためである。たとえばEarlyデータの相関が、シンボル相関演算回路7の演算結果等から一番大きいことを相関値大小比較回路012で検出した検出結果に基づいて、位相調整を行うとしても、シンボル相関演算回路7の演算結果だけでは、位相オフセット量が不明であり、位相調整が行えない。
タイミング調整回路14では、相関値大小比較回路012の結果をもとに、On-TimeデータからEarlyデータへ、またはOn-TimeデータからLateデータへのどちらかのタイミング調整が実施される。そして、EarlyデータとOn-Timeデータとの間の相関値、もしくはLateデータとOn-Timeデータとの間の相関値を求めて、位相調整を行う。位相調整は、タイミング調整を行った1/Nチップ分行う。
シンボル相関演算回路10と11が求めた相関値は、セレクト回路13に入力される。セレクト回路13には、さらに大小比較回路7により得られた比較結果が入力され、その結果をもとに、位相調整回路15に入力する相関値を選択する。すなわちシンボル相関演算回路7, 8, 9により相関が一番高いとされたデータ、たとえば。Earlyデータとの相関が一番高いときは、シンボル相関演算回路10による相関値をセレクト回路13は選択して、位相調整回路15に入力する。ただしOn-Timeの相関が一番高い場合は、位相補正は行わないことを指示する位相補正未実施信号を位相調整回路15に入力する。
位相調整回路15では、タイミング調整回路14からのデータに対して、セレクト回路13からの信号が位相補正未実施信号である場合は、データをそのまま復調回路16に出力し、位相補正を実施する必要がある場合は、シンボル相関演算回路10と11から、セレクト回路13経由で入力された相関値をもとに位相オフセットの補正を行い、位相オフセットが補正された信号を復調回路16に出力する。
たとえば、(M-1)番目のシンボルまでOn-Timeのタイミングで取り込んでいたものが、タイミング調整回路14のタイミング調整により、(M)番目からEarlyのタイミングで取り込むことになった場合、位相オフセットが存在するため、その調整を行う。
位相オフセットの補正方法としては、位相調整回路15に入力された相関値から((虚部)/(実部))の値を算出すれば、この値は、位相オフセット量に対するtanの値となっているので、atan((虚部)/(実部))で、位相オフセット量が求められる。これについて図9により説明する。図9の横軸は実部(I成分)であり、縦軸は虚部(Q成分)である。図は、A点、B点というサンプリングの位置の違いにより生じる位相オフセット量θを説明するためのものである。
B点とA点間の位相オフセット量θは、θ=θ1-θ2となる。B点とA点に対応する複素数の指数表示は、それぞれ、exp(jθ1)、exp(jθ2)となる。相関値を求める演算は、p(n)*r(k)の乗算で得られる。ここでp(n)はA点、r(k)はB点の複素数表示である。すなわち、
相関値=p(n)*r(k)=exp(jθ1)*exp(-jθ2)=exp(j(θ1-θ2))
なお、この相関値の演算では、位相オフセット量θを求めるために、複素共役を用いることに注意されたい。この式より、
exp(j(θ1-θ2))=cos(θ1-θ2)+jsin(θ1-θ2)より
tan(θ)=tan(θ1-θ2)=sin(θ1-θ2)/cos(θ1-θ2)=(虚部)/(実部)
となる。したがって、位相オフセット量θ=atan((虚部)/(実部))である。
得られた位相オフセット量θを用いて、シンボルデータを一次変換で補正する。
一次変換は、以下の式となる。位置(x、y)をθだけ回転した位置を(x’、y’)とする。
x’ =x*cos(θ)-y*sin(θ)
y’ =x*sin(θ)+y*cos(θ)
ただし補正するときに使う位相オフセット量の値は、相関値から得られる位相オフセット量の値に(-1)をかけたものとなる。(-1)をかける理由は、図9により説明する。位相オフセット量がθであるときに、A点がB点になった場合を例に考える。位相オフセット量の補正(点Bを点Aの位置への補正)は、位相オフセットが加わったのとは逆方向へθだけ回転すればよいので、実際の位相オフセットに対してマイナスの値となる。
次のタイミング調整に伴う新たな相関値が入力されるまでは、同じ値で位相オフセット補正を行う。「新たな相関値が入力されたとき」とは、以下のときである。タイミング調整回路によるタイミング調整により、正しいタイミングが選択されれば、On-Timeデータの相関が一番高くなる。しかし時間の経過とともに、送信側と受信側でクロック源が異なるためのずれが徐々に増加していき、ある時点においてEarlyデータまたはLateデータの相関が一番高くなることがある。このとき、相関値大小比較回路12からの結果を受けて、セレクト回路13により補正に用いる相関値が更新され、このときが「次のタイミング調整に伴う新たな相関値が入力されたとき」となる。位相調整回路15は、相関値が更新されたことによりそれを知る。
次のタイミング調整が発生したときに、同様な動作で位相オフセット量を算出し、補正量を更新する。「次のタイミング調整が発生したとき」とは、上記の「新たな相関値が入力されたとき」である。すなわち、タイミング調整回路によるタイミング調整により、On-Timeデータの相関が一番高くなる。しかし時間の経過とともに、ある時点においてEarlyまたはLateの相関が一番高くなることがある。このときが、「次のタイミング調整が発生したとき」である。また位相調整回路15は、相関値が更新したことによりそれを知る。
位相調整回路15の出力は復調回路16に入力される。復調回路016からは復調データが出力され、復調データは、同期追従回路の出力として同期追従回路の外部に出力されるとともに、変調回路2にも出力される。
なお、本実施例におけるシンボル相関回路7、8、9の目的と、シンボル相関回路10、11の目的の違いを簡単に述べるならば、シンボル相関回路7、8、9の目的は、Earlyデータ、On-Timeデータ、Lateデータの中から復調に使用するI,Q信号として、どれが最も適しているかを検出することである。図11(b)に受信部の変調回路出力を示したが、図7(b), 7(c)の(1)においては、図11よりLateデータが最も相関値が大きいことがわかる。これは受信信号として図7(b), 7(c)の(1)においては、On-TimeデータよりLateデータを使用したほうが精度の高い受信を行うことができるということである。これは、変調回路出力との相関を求めることによりわかる。そこでシンボル相関回路7、8、9では、変調回路出力との相関を求めている。
一方、シンボル相関回路10、11は、位相オフセット量を求めることを目的とする。求める量は、On-Timeデータに対するEarlyデータまたはLateデータの信号の位相回転量である。受信信号は、図7(b), 7(c)に示すように、常に位相回転が発生している。時間が経過すると、図7(c)のように受信信号は回転する。シンボル相関回路10、11が出力する相関値から、既述のように位相オフセットの大きさを求める。
なお、復調回路16の復調方式については、とくには方式を限定しない。本実施例では説明が最も簡単なDBPSKの方式を示したが、DQPSK, QAM, 多値QAM, 拡散符号化、またこれらを組み合わせたものなど復調方式は、さまざまな方式が可能である。変調回路2の変調方式についても、とくには方式を限定しない。
以上のように、本実施例によれば、同期追従のタイミング調整動作により生じた位相オフセットの補正が可能となり、DQPSKおよびDBPSKのような差動方式の復調に悪影響を与えることはなくなり、同期追従を実施した上で、さらに高精度の復調を実現可能とする。
図8は、同期追従回路の別の実施例である。上記の実施例とほぼ同様の構成を有するが、位相調整回路15はなく、代わりに復調回路20内に前シンボル位相補正機能を持つ。上記の実施例と同様の機能を有するものについては、同一の参照符号を付し、その説明は省略する。
復調回路20までの構成および動作は、位相調整回路15への入力が直接、復調回路20へ入力される点を除いて上記の実施例と同じである。上記の実施例との違いは、位相補正を実施するデータが、タイミング調整回路14から出力されるデータではなく、復調回路20で(M)番目のシンボルの復調のために保持されている1つ前のデータ、すなわち(M-1)番目のシンボルデータであり、位相補正が、(M-1)番目のシンボルデータの位相に対して実施される点である。上記の実施例では(M)番目以降のすべてのシンボルに対して位相補正をしている。
復調回路におけるDBPSKまたはDQPSKの復調動作は、(M-1)番目のシンボルに対する(M)番目のシンボルの位相差により復調を実施しているので、(M)番目のシンボルが入力されるまで(M-1)番目のシンボルの値を保持している。
この(M-1)番目シンボルに対して、上記の実施例と同様の方法を用いて、位相補正を実施する。ただし補正するときに使う位相オフセット量の値は、前記の実施例と異なり、相関値から得られる位相オフセット量の値に(+1)をかけたものとなる。(+1)をかける理由は、図9により説明する。位相オフセット量がθであるときに、A点がB点になった場合を例に考える。本実施例では、位相オフセット量の補正は、点Aを点Bの位置へ補正することである。そのため、位相オフセットが加わったのと同じ方向へθだけ回転すればよいので、実際の位相オフセットに対してプラスの値となる。
以上のように、本実施例によれば、上記の実施例と同様に、同期追従のためのタイミング調整動作により生じた位相オフセットを補正することができる。タイミング調整動作により、DQPSKおよびDBPSKのような差動方式の復調に影響を与えることはなくなり、同期追従を実施した上でさらに正確な復調が実現可能となる。
さらに、復調回路で保持している前シンボルの位相をずらしているため、タイミング調整回路14から出力されるすべてのデータに対して位相補正を行う必要性がなくなり、その分の回路が動作する必要がなくなる。その結果、消費電力の低減が可能となる。
なお、図1,8に示す以上の実施例では、復調データと受信データの相関演算を実施するシンボル相関演算回路7〜9と、受信データ同士の相関演算を実施するシンボル相関演算回路10〜11を別々に設けているが、シンボル相関演算回路7〜11内で時系列的に演算を実施してもよい。すなわち、時系列的な制御を考慮して、共有可能な相関演算回路を共有してもよい。たとえば、以上の本実施例では5個使用しているが、共有することで3個に減らすことも可能である。1個とすることも可能である。
本発明の一実施例に係わる同期追従回路のブロック図である。 同期追従回路に入力される受信信号を示す説明図である。 データのずれの様子を示す説明図である。 データ取込位置調整の説明図である。 シンボル相関演算の説明図である。 タイミング調整の方法の説明図である。 サンプリングタイミングを説明するための散布図である。 同期追従回路の別の実施例のブロック図である。 位相オフセットと補正の関係を示す説明図である。 送受信波形の一例を示す説明図である。 相関計算方法を示す説明図である。 サンプリングタイミングを説明するための散布図である。
符号の説明
1 シンボルタイミング生成回路
4 Early回路
5 On-Time回路
6 Late回路
7, 8, 9, 10, 11 シンボル相関演算回路
12 相関値大小比較回路
13 セレクト回路
14 タイミング調整回路
15 位相調整回路
100 同期追従回路

Claims (5)

  1. 受信したシンボルデータに対してタイミング補正を行って、同期追従を行う同期追従装置において、該装置は
    前記タイミング補正によって生じる前記シンボルデータの位相オフセット量を決定する決定手段と、
    前記シンボルデータに対して、前記決定された位相オフセット量に従って位相の補正を行う補正手段とを含むことを特徴とする同期追従装置。
  2. 請求項1に記載の同期追従装置において、前記決定手段は、タイミング補正する前の前記シンボルデータとタイミング補正後の前記シンボルデータとの間で相関演算を行って、前記位相オフセット量を決定することを特徴とする同期追従装置。
  3. 請求項1または2に記載の同期追従装置において、前記補正手段は、位相の補正を、前記タイミング補正が行われた前記シンボルデータに対して行うことを特徴とする同期追従装置。
  4. 請求項1または2に記載の同期追従装置において、前記補正手段は、位相の補正を、前記タイミング補正が行われた前記シンボルデータに先行するシンボルデータに対して行うことを特徴とする同期追従装置。
  5. 請求項1から4までのいずれかに記載の同期追従装置において、前記補正手段が行う位相の補正は、前記位相オフセットを一次変換によって補正するものであることを特徴とする同期追従装置。
JP2005360409A 2005-12-14 2005-12-14 同期追従装置 Withdrawn JP2007166284A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005360409A JP2007166284A (ja) 2005-12-14 2005-12-14 同期追従装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005360409A JP2007166284A (ja) 2005-12-14 2005-12-14 同期追従装置

Publications (1)

Publication Number Publication Date
JP2007166284A true JP2007166284A (ja) 2007-06-28

Family

ID=38248670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005360409A Withdrawn JP2007166284A (ja) 2005-12-14 2005-12-14 同期追従装置

Country Status (1)

Country Link
JP (1) JP2007166284A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094674A (ja) * 2007-10-05 2009-04-30 Panasonic Corp 同期追従回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094674A (ja) * 2007-10-05 2009-04-30 Panasonic Corp 同期追従回路

Similar Documents

Publication Publication Date Title
US8509360B2 (en) Pulse radio receiver
JP2008154285A (ja) シンボルタイミング検出装置及び無線端末装置
JP2007166284A (ja) 同期追従装置
JPH08265291A (ja) Ofdm伝送方式とofdm送受信装置
JP4326015B2 (ja) 受信装置及び受信方法
JP2003519963A (ja) スペクトラム拡散通信システムにおけるオフセット訂正
JP3489493B2 (ja) シンボル同期装置および周波数ホッピング受信装置
JP4268180B2 (ja) シンボルタイミング検出装置及び無線端末装置
JP3973332B2 (ja) ディジタル変復調の同期方式
JP4463063B2 (ja) 復調回路及び復調方法
JP2000151732A (ja) キャリア位相推定装置とキャリア位相推定装置を用いた復調器
JP3595478B2 (ja) 周波数偏差検出器および周波数偏差検出方法
JP2011249973A (ja) 復調回路
JP2012191343A (ja) 方式判定装置および方式判定方法
JP2008109271A (ja) 通信装置
JP2003234791A (ja) シンボルタイミング検出方法
JPH11308157A (ja) 適応等化器用周波数偏差補償回路
JP2002237768A (ja) 送信装置および方法、受信装置および方法、ならびに、送受信装置および方法
JPH0646094A (ja) ユニークワード検出回路及び復調回路
JP2006157589A (ja) 受信サンプルクロックタイミング補正方法及びデジタル信号受信機
JP2005191946A (ja) 位相誤差検出回路及びデジタル信号復調回路
JP2009044363A (ja) 無線機
JPH06112983A (ja) フレーム同期回路
JP2006108817A (ja) 周波数制御装置、無線通信装置及び周波数制御方法
JP5960624B2 (ja) 受信装置及び受信方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090303