JP2006157589A - 受信サンプルクロックタイミング補正方法及びデジタル信号受信機 - Google Patents
受信サンプルクロックタイミング補正方法及びデジタル信号受信機 Download PDFInfo
- Publication number
- JP2006157589A JP2006157589A JP2004346338A JP2004346338A JP2006157589A JP 2006157589 A JP2006157589 A JP 2006157589A JP 2004346338 A JP2004346338 A JP 2004346338A JP 2004346338 A JP2004346338 A JP 2004346338A JP 2006157589 A JP2006157589 A JP 2006157589A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- difference
- sample data
- clock timing
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【課題】 受信サンプルクロックタイミングと理想の受信サンプルクロックタイミングとの誤差を正確に測定し、受信サンプルクロックタイミングの適正な補正が可能な受信サンプルクロックタイミング補正方法及びデジタル信号受信機を提供すること。
【解決手段】 A/D変換器2は、直交検波器1により出力された同相信号(I信号)及び直交信号(Q信号)をデジタル変換する。サンプルクロックタイミング誤差測定部4は、既知の送信プリアンブルデータを理想的に受信した場合の受信IQ信号と、A/D変換器2により出力されたIQ信号を比較しサンプル点の誤差方向及び誤差の量を算出し、位相シフタ5に算出した誤差を補正する位相補正値を設定する。位相シフタ5は、位相補正値に基づいてクロック発生器からのクロックのタイミングを補正する。
【選択図】 図1
【解決手段】 A/D変換器2は、直交検波器1により出力された同相信号(I信号)及び直交信号(Q信号)をデジタル変換する。サンプルクロックタイミング誤差測定部4は、既知の送信プリアンブルデータを理想的に受信した場合の受信IQ信号と、A/D変換器2により出力されたIQ信号を比較しサンプル点の誤差方向及び誤差の量を算出し、位相シフタ5に算出した誤差を補正する位相補正値を設定する。位相シフタ5は、位相補正値に基づいてクロック発生器からのクロックのタイミングを補正する。
【選択図】 図1
Description
本発明は、A/D変換した信号からサンプルクロックタイミングの誤差を測定し、適正なサンプルクロックタイミングに補正を行う方法及び装置に関する。
従来、受信信号のA/D変換サンプルクロックタイミング補正として、例えば、特許文献1の図1に開示されている構成が知られている。
この構成によれば、サンプルクロック生成回路においてサンプルクロックタイミングt0と時間τ進んだサンプルクロックタイミングtaと時間τ遅れたクロックtbとを生成し、それぞれのサンプルクロックタイミングでデータをサンプルする。それぞれの二乗和Ra2、Rb2を計算し、比較を行う。もしRa2>Rb2(Ra2<Rb2)であればサンプルクロックタイミングは進んでいる(遅れている)と判断し、一定時間αだけサンプルクロックタイミングを遅らせる(進ませる)。この繰り返し行い、=Rb2となればサンプルクロックタイミングは正しいタイミングであると判定することができる。
特開2000−69100号公報
しかしながら、上記従来の補正方法にあっては、サンプルクロックタイミングが早い、または遅いというずれの方向は判定可能であるが、正確なサンプルクロックタイミングの誤差を測定することはできないという課題があった。
また、サンプルクロック以外に比較のためのクロックが必要となるため、切り替え制御が頻繁に発生するため、比較用のサンプルデータが主信号系に影響を及ぼすという課題があり、主信号系に影響を及ぼさないためには、特許文献1の図14に示されるように比較用サンプルデータのための独立したA/D回路等を必要とするという課題があった。
本発明は、上記従来の事情に鑑みてなされたものであって、受信サンプルクロックタイミングと理想の受信サンプルクロックタイミングとの誤差を正確に測定し、受信サンプルクロックタイミングの適正な補正が可能な受信サンプルクロックタイミング補正方法及びデジタル信号受信機を提供することを目的とする。
本発明の受信サンプルクロックタイミング補正方法は、理想状態で受信した場合のサンプルデータのうちの一つである第一サンプルデータの値と、実際にA/D変換されたサンプルデータのうち前記理想状態の第一サンプリングデータに対応する第二サンプルの値との差である第一の差を演算するステップと、前記第一の差に基づいて、前記理想状態に対して発生しているタイミングの誤差方向を求めるステップと、前記第一の差と、前記第一サンプルデータ及びその前のデータ又は後ろのデータの値の差である第二の差との比に基づいて、前記理想状態に対して発生しているタイミングの誤差量を求めるステップと、前記誤差方向及び誤差量から位相補正値を算出するステップと、生成された基準クロックから前記位相補正値に基づいて位相をシフトするステップと、を有する。
この方法により、受信サンプルクロックタイミングと理想の受信サンプルクロックタイミングとの誤差を正確に測定し、受信サンプルクロックタイミングの適正な補正をすることができる。
また、本発明の受信サンプルクロックタイミング補正方法において、前記第一サンプルデータは、前記第一サンプルデータの値と、その前又は後ろのサンプルデータの値の符号とが異なり、かつ、前記第一の条件を満たす点のうち、その点の値と前及び後ろのサンプルデータの値との差が最も大きいものである。
この方法により、第一サンプルデータとその前後のサンプルデータの値との差が大きいため、誤差量をより正確に求めることが可能となる。
本発明のデジタル信号受信機は、受信信号が直交検波された同相信号であるI信号及び直交成分であるQ信号に対して、所定のサンプリングクロックタイミングで受信データのアナログ/ディジタル変換を行うA/D変換器と、理想状態で受信した場合のサンプルデータのうちの一つである第一サンプルデータの値と、前記A/D変換器から出力されたサンプルデータのうち前記理想状態の第一サンプリングデータに対応する第二サンプルの値との差である第一の差を演算し、前記第一の差に基づいて、前記理想状態に対して発生しているタイミングの誤差方向を求め、また、前記第一の差と、前記第一サンプルデータ及びその前のデータ又は後ろのデータの値の差である第二の差との比に基づいて、前記理想状態に対して発生しているタイミングの誤差量を求めて、位相補正値を算出するサンプルクロックタイミング誤差測定部と、生成された基準クロックから前記位相補正値に基づいて位相をシフトする移相器と、を備える。
この構成により、受信サンプルクロックタイミングと理想の受信サンプルクロックタイミングとの誤差を正確に測定し、受信サンプルクロックタイミングの適正な補正をすることができる。
本発明によれば、受信サンプルクロックタイミングと理想の受信サンプルクロックタイミングとの誤差を正確に測定し、受信サンプルクロックタイミングの適正な補正が可能な受信サンプルクロックタイミング補正方法及びデジタル信号受信機を提供することができる。
図1は、本発明の実施形態に係るデジタル信号受信機の概略構成を示すブロック図である。
図1に示すように、本実施形態のデジタル信号受信機は、例えば中間周波数帯(以下、IF)の受信信号をアナログの同相成分及び直交成分の信号(以下、I信号及びQ信号)に変換する直交検波器1と、アナログIQ信号をデジタルサンプリングしてデジタルIQ信号サンプルデータに変換するA/D変換器2と、デジタルIQ信号サンプルデータから復調処理を行うベースバンド信号処理回路3と、デジタルIQ信号サンプルデータからサンプルクロックタイミング誤差を求めるサンプルクロックタイミング誤差測定部4と、サンプリングクロックの位相を変化させる位相シフタ5と、サンプリングクロックを発生するクロック発振器6を備えている。
まずサンプルクロックタイミング誤差導出に用いる理想状態での受信シンボルのオーバーサンプル点の値をシミュレーション演算により導出する。ここでは説明を簡単にするためにBPSK(Binary Phase Shift Keying)方式により変調されたプリアンブルデータなどの既知シンボルを実施例とし、I軸の値を用いて説明する。
図2は受信サンプル点の一例を示す図であり、プリアンブルデータなどの既知シンボルを4倍オーバーサンプルした理想状態での受信サンプル点を示している。シンボル点はS0、S1、S2で示すサンプル点であるが、本実施形態のサンプル誤差導出には受信サンプル点のうち、サンプル点Sxを用いる。
このサンプル点Sxは、前又は後ろのサンプル点のI軸の値の符号が異なり(すなわち、+から−方向へ、あるいは−から+方向へ並んだ中心のサンプル点であり)、そのような点のうち、前後のサンプルと間隔ができるだけ大きいものである。
Sxの一つ前のサンプル点をSy、Sxの一つ後のサンプル点をSzとすると、あらかじめシミュレーション演算によりこれらSy、Sx、SzのI軸上の値を導出しておく。以下に例を示す。
Sy = 1.0017
Sx = 0.3396
Sz = −0.3497
Sx = 0.3396
Sz = −0.3497
次に本発明の実施形態のデジタル受信装置における動作を説明する。
デジタル受信装置に受信IF信号が入力されると、直交検波器1は、直交検波を行いアナログIQ信号に変換する。A/D変換器2はアナログIQ信号をサンプリングし、デジタルIQ信号サンプルデータに変換する。本実施例ではサンプリングは4倍オーバーサンプリングするものとする。デジタルIQ信号はベースバンド信号処理回路3に入力され、ベースバンド信号処理回路3は、復調処理を行って復号信号を出力する。デジタルIQ信号はもう一方で、サンプルクロックタイミング誤差測定部4に入力される。
次にサンプルクロックタイミング誤差測定部4における受信サンプルクロックタイミング補正方法について説明する。
サンプルクロックタイミング誤差の測定には、受信信号がA/D変換器2によりA/D変換されたサンプル点のうち、Sxに該当するオーバーサンプル点であるSaと、Sxとを比較する。
もし、SaとSxとの値が一致していればサンプルタイミングに誤差はない。
一方、Sx−Saがマイナスであれば、サンプルクロックタイミングが適正なタイミングより早いことがわかり、さらに、Sy−Sxとの比からどれだけタイミングが早いかを知ることができる。
たとえば受信Sa = 0.47202であった場合、
Sx−Sa=0.3396−0.47202=0.13242
Sy−Sx=1.0017−0.3396=0.6621
0.13242/0.6621=0.2 ・・・ (1)
となり、1/5サンプルクロックタイミング早いことがわかり、位相シフタ5に対して1/5サンプルタイミングだけサンプルクロックタイミングを遅らせればよいことがわかる。
Sx−Sa=0.3396−0.47202=0.13242
Sy−Sx=1.0017−0.3396=0.6621
0.13242/0.6621=0.2 ・・・ (1)
となり、1/5サンプルクロックタイミング早いことがわかり、位相シフタ5に対して1/5サンプルタイミングだけサンプルクロックタイミングを遅らせればよいことがわかる。
ここで、Sxは、その前後の点Sy、Szの値との差が大きいものが選択されているので、上記式(1)における分母が大きくなるため、より正確な誤差量を求めることが可能となる。
サンプルクロックタイミングが適正なタイミングより遅い場合も同様に正確な補正を行うことができる。本実施例はSy、Sx、Szの並びが+方向から−方向であったが、逆の場合も同様の考え方で補正を行うことができる。また、誤差導出に用いるサンプル点を複数個用いて平均等の処理を行うことによりノイズ等の影響を軽減されることが期待される。BPSK変調方式、オーバーサンプル数は4倍として説明したが変調方式及びオーバーサンプル数は任意である。
上記により求めた位相補正値を位相シフタ5に設定する。位相シフタ5ではクロック発生器6で発生したクロックを位相補正値によって位相シフトを行い出力し、A/D変換器2のサンプルクロックとして供給する。
以上のことから本実施形態では、サンプルクロック以外のクロックを発生する必要がなく、主信号に影響を与えることなく、また、比較・補正のための独立したA/D回路を設けることなくサンプルクロックタイミング誤差を測定し、サンプルクロックタイミングを正確に補正することができる。
このような本発明の実施形態によれば、受信サンプルクロックタイミングと理想の受信サンプルクロックタイミングとの誤差を正確に測定することで、受信サンプルクロックタイミングの適正な補正をすることができる。
したがって、受信装置でオーバーサンプル数を上げずに送受信機間のクロック位相誤差による信号の劣化を防ぎ、受信性能を上げることに有効であり、また、オーバーサンプル数を必要以上に上げずにすむことから、回路の動作クロックを必要以上に上げずにすむという効果を有し、特に16QAMや64QAM等の多値変調方式を用い、正確なサンプルタイミングを求められるデジタル送受信機に有用である。
本発明の受信サンプルクロックタイミング補正方法及びデジタル信号受信機は、受信サンプルクロックタイミングと理想の受信サンプルクロックタイミングとの誤差を正確に測定し、受信サンプルクロックタイミングの適正な補正が可能な効果を有し、16QAMや64QAM等の多値変調方式の受信機等に有用である。
1 直交検波器
2 A/D変換器
3 ベースバンド信号処理回路
4 サンプルクロックタイミング誤差測定部
5 位相シフタ
6 クロック発振器
7 サンプルクロックタイミング補正回路
2 A/D変換器
3 ベースバンド信号処理回路
4 サンプルクロックタイミング誤差測定部
5 位相シフタ
6 クロック発振器
7 サンプルクロックタイミング補正回路
Claims (3)
- 理想状態で受信した場合のサンプルデータのうちの一つである第一サンプルデータの値と、実際にA/D変換されたサンプルデータのうち前記理想状態の第一サンプリングデータに対応する第二サンプルの値との差である第一の差を演算するステップと、
前記第一の差に基づいて、前記理想状態に対して発生しているタイミングの誤差方向を求めるステップと、
前記第一の差と、前記第一サンプルデータ及びその前のデータ又は後ろのデータの値の差である第二の差との比に基づいて、前記理想状態に対して発生しているタイミングの誤差量を求めるステップと、
前記誤差方向及び誤差量から位相補正値を算出するステップと、
生成された基準クロックから前記位相補正値に基づいて位相をシフトするステップと、を有する受信サンプルクロックタイミング補正方法。 - 請求項1記載の受信サンプルクロックタイミング補正方法であって、
前記第一サンプルデータは、前記第一サンプルデータの値と、その前又は後ろのサンプルデータの値の符号とが異なり、かつ、前記第一の条件を満たす点のうち、その点の値と前及び後ろのサンプルデータの値との差が最も大きいものである受信サンプルクロックタイミング補正方法。 - 受信信号が直交検波された同相信号であるI信号及び直交成分であるQ信号に対して、所定のサンプリングクロックタイミングで受信データのアナログ/ディジタル変換を行うA/D変換器と、
理想状態で受信した場合のサンプルデータのうちの一つである第一サンプルデータの値と、前記A/D変換器から出力されたサンプルデータのうち前記理想状態の第一サンプリングデータに対応する第二サンプルの値との差である第一の差を演算し、前記第一の差に基づいて、前記理想状態に対して発生しているタイミングの誤差方向を求め、また、前記第一の差と、前記第一サンプルデータ及びその前のデータ又は後ろのデータの値の差である第二の差との比に基づいて、前記理想状態に対して発生しているタイミングの誤差量を求めて、位相補正値を算出するサンプルクロックタイミング誤差測定部と、
生成された基準クロックから前記位相補正値に基づいて位相をシフトする移相器と、を備えるデジタル信号受信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004346338A JP2006157589A (ja) | 2004-11-30 | 2004-11-30 | 受信サンプルクロックタイミング補正方法及びデジタル信号受信機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004346338A JP2006157589A (ja) | 2004-11-30 | 2004-11-30 | 受信サンプルクロックタイミング補正方法及びデジタル信号受信機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006157589A true JP2006157589A (ja) | 2006-06-15 |
Family
ID=36635317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004346338A Withdrawn JP2006157589A (ja) | 2004-11-30 | 2004-11-30 | 受信サンプルクロックタイミング補正方法及びデジタル信号受信機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006157589A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011041049A (ja) * | 2009-08-12 | 2011-02-24 | Fujitsu Ltd | 無線装置及び信号処理方法 |
-
2004
- 2004-11-30 JP JP2004346338A patent/JP2006157589A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011041049A (ja) * | 2009-08-12 | 2011-02-24 | Fujitsu Ltd | 無線装置及び信号処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8509360B2 (en) | Pulse radio receiver | |
US6415004B1 (en) | Phase detector, timing recovery device using the same, and a demodulator using the timing recovery device | |
JP2007027987A (ja) | 無線受信装置 | |
US9362865B2 (en) | Demodulation device, demodulation method and program | |
JP2010200319A (ja) | 特にモバイル装置の通信信号受信機の搬送波周波数シフトを推定するための方法 | |
US8509361B2 (en) | Simplified acquisition apparatus and method for a Bluetooth receiver | |
JP2013046382A (ja) | 無線信号同期処理装置 | |
JPH06205062A (ja) | 遅延検波回路 | |
US8340230B2 (en) | Receiving device, receiving method, and program | |
JP2008154285A (ja) | シンボルタイミング検出装置及び無線端末装置 | |
US8514987B2 (en) | Compensation for data deviation caused by frequency offset using timing correlation value | |
JP5214990B2 (ja) | 差動位相偏移変調(DifferentialPhaseShiftKeying)された信号の復調回路、それを利用した無線機器 | |
US7751518B2 (en) | System and method for executing preamble detection, symbol timing recovery, and frequency offset estimation | |
US8472561B2 (en) | Receiver circuit | |
JP2006157589A (ja) | 受信サンプルクロックタイミング補正方法及びデジタル信号受信機 | |
JP5577904B2 (ja) | 送受信機及び送信機 | |
JP2021057809A (ja) | デジタル受信装置及びゼロクロス点決定方法 | |
JPH118659A (ja) | クロックタイミング再生方法および回路 | |
JP2009135844A (ja) | 周波数制御装置、周波数制御方法、及び、プログラム | |
JP3381663B2 (ja) | 周波数ズレ自動補正復調装置及び周波数ズレ自動補正復調方法 | |
JP4849037B2 (ja) | 自動周波数制御方法と装置 | |
JP2010219935A (ja) | 受信機 | |
JP4192110B2 (ja) | A/d変換器のdcオフセット校正方法及び回路 | |
JPH0758730A (ja) | 同期検出回路 | |
JP6809814B2 (ja) | 信号検出装置及び信号検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080205 |