JP2006157589A

JP2006157589A - 受信サンプルクロックタイミング補正方法及びデジタル信号受信機

Info

Publication number: JP2006157589A
Application number: JP2004346338A
Authority: JP
Inventors: Hiroyuki Seki; 広之関
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-11-30
Filing date: 2004-11-30
Publication date: 2006-06-15

Abstract

【課題】受信サンプルクロックタイミングと理想の受信サンプルクロックタイミングとの誤差を正確に測定し、受信サンプルクロックタイミングの適正な補正が可能な受信サンプルクロックタイミング補正方法及びデジタル信号受信機を提供すること。
【解決手段】Ａ／Ｄ変換器２は、直交検波器１により出力された同相信号（Ｉ信号）及び直交信号（Ｑ信号）をデジタル変換する。サンプルクロックタイミング誤差測定部４は、既知の送信プリアンブルデータを理想的に受信した場合の受信ＩＱ信号と、Ａ／Ｄ変換器２により出力されたＩＱ信号を比較しサンプル点の誤差方向及び誤差の量を算出し、位相シフタ５に算出した誤差を補正する位相補正値を設定する。位相シフタ５は、位相補正値に基づいてクロック発生器からのクロックのタイミングを補正する。
【選択図】図１

Description

本発明は、Ａ／Ｄ変換した信号からサンプルクロックタイミングの誤差を測定し、適正なサンプルクロックタイミングに補正を行う方法及び装置に関する。

従来、受信信号のＡ／Ｄ変換サンプルクロックタイミング補正として、例えば、特許文献１の図１に開示されている構成が知られている。

この構成によれば、サンプルクロック生成回路においてサンプルクロックタイミングt0と時間τ進んだサンプルクロックタイミングtaと時間τ遅れたクロックtbとを生成し、それぞれのサンプルクロックタイミングでデータをサンプルする。それぞれの二乗和Ra²、Rb²を計算し、比較を行う。もしRa²＞Rb²（Ra²＜Rb²）であればサンプルクロックタイミングは進んでいる（遅れている）と判断し、一定時間αだけサンプルクロックタイミングを遅らせる（進ませる）。この繰り返し行い、＝Rb²となればサンプルクロックタイミングは正しいタイミングであると判定することができる。
特開２０００−６９１００号公報

しかしながら、上記従来の補正方法にあっては、サンプルクロックタイミングが早い、または遅いというずれの方向は判定可能であるが、正確なサンプルクロックタイミングの誤差を測定することはできないという課題があった。

また、サンプルクロック以外に比較のためのクロックが必要となるため、切り替え制御が頻繁に発生するため、比較用のサンプルデータが主信号系に影響を及ぼすという課題があり、主信号系に影響を及ぼさないためには、特許文献１の図１４に示されるように比較用サンプルデータのための独立したＡ／Ｄ回路等を必要とするという課題があった。

本発明は、上記従来の事情に鑑みてなされたものであって、受信サンプルクロックタイミングと理想の受信サンプルクロックタイミングとの誤差を正確に測定し、受信サンプルクロックタイミングの適正な補正が可能な受信サンプルクロックタイミング補正方法及びデジタル信号受信機を提供することを目的とする。

本発明の受信サンプルクロックタイミング補正方法は、理想状態で受信した場合のサンプルデータのうちの一つである第一サンプルデータの値と、実際にＡ／Ｄ変換されたサンプルデータのうち前記理想状態の第一サンプリングデータに対応する第二サンプルの値との差である第一の差を演算するステップと、前記第一の差に基づいて、前記理想状態に対して発生しているタイミングの誤差方向を求めるステップと、前記第一の差と、前記第一サンプルデータ及びその前のデータ又は後ろのデータの値の差である第二の差との比に基づいて、前記理想状態に対して発生しているタイミングの誤差量を求めるステップと、前記誤差方向及び誤差量から位相補正値を算出するステップと、生成された基準クロックから前記位相補正値に基づいて位相をシフトするステップと、を有する。

この方法により、受信サンプルクロックタイミングと理想の受信サンプルクロックタイミングとの誤差を正確に測定し、受信サンプルクロックタイミングの適正な補正をすることができる。

また、本発明の受信サンプルクロックタイミング補正方法において、前記第一サンプルデータは、前記第一サンプルデータの値と、その前又は後ろのサンプルデータの値の符号とが異なり、かつ、前記第一の条件を満たす点のうち、その点の値と前及び後ろのサンプルデータの値との差が最も大きいものである。

この方法により、第一サンプルデータとその前後のサンプルデータの値との差が大きいため、誤差量をより正確に求めることが可能となる。

本発明のデジタル信号受信機は、受信信号が直交検波された同相信号であるＩ信号及び直交成分であるＱ信号に対して、所定のサンプリングクロックタイミングで受信データのアナログ／ディジタル変換を行うＡ／Ｄ変換器と、理想状態で受信した場合のサンプルデータのうちの一つである第一サンプルデータの値と、前記Ａ／Ｄ変換器から出力されたサンプルデータのうち前記理想状態の第一サンプリングデータに対応する第二サンプルの値との差である第一の差を演算し、前記第一の差に基づいて、前記理想状態に対して発生しているタイミングの誤差方向を求め、また、前記第一の差と、前記第一サンプルデータ及びその前のデータ又は後ろのデータの値の差である第二の差との比に基づいて、前記理想状態に対して発生しているタイミングの誤差量を求めて、位相補正値を算出するサンプルクロックタイミング誤差測定部と、生成された基準クロックから前記位相補正値に基づいて位相をシフトする移相器と、を備える。

この構成により、受信サンプルクロックタイミングと理想の受信サンプルクロックタイミングとの誤差を正確に測定し、受信サンプルクロックタイミングの適正な補正をすることができる。

本発明によれば、受信サンプルクロックタイミングと理想の受信サンプルクロックタイミングとの誤差を正確に測定し、受信サンプルクロックタイミングの適正な補正が可能な受信サンプルクロックタイミング補正方法及びデジタル信号受信機を提供することができる。

図１は、本発明の実施形態に係るデジタル信号受信機の概略構成を示すブロック図である。

図１に示すように、本実施形態のデジタル信号受信機は、例えば中間周波数帯（以下、ＩＦ）の受信信号をアナログの同相成分及び直交成分の信号（以下、Ｉ信号及びＱ信号）に変換する直交検波器１と、アナログＩＱ信号をデジタルサンプリングしてデジタルＩＱ信号サンプルデータに変換するＡ／Ｄ変換器２と、デジタルＩＱ信号サンプルデータから復調処理を行うベースバンド信号処理回路３と、デジタルＩＱ信号サンプルデータからサンプルクロックタイミング誤差を求めるサンプルクロックタイミング誤差測定部４と、サンプリングクロックの位相を変化させる位相シフタ５と、サンプリングクロックを発生するクロック発振器６を備えている。

まずサンプルクロックタイミング誤差導出に用いる理想状態での受信シンボルのオーバーサンプル点の値をシミュレーション演算により導出する。ここでは説明を簡単にするためにＢＰＳＫ（Binary Phase Shift Keying）方式により変調されたプリアンブルデータなどの既知シンボルを実施例とし、Ｉ軸の値を用いて説明する。

図２は受信サンプル点の一例を示す図であり、プリアンブルデータなどの既知シンボルを４倍オーバーサンプルした理想状態での受信サンプル点を示している。シンボル点はＳ０、Ｓ１、Ｓ２で示すサンプル点であるが、本実施形態のサンプル誤差導出には受信サンプル点のうち、サンプル点Ｓｘを用いる。

このサンプル点Ｓｘは、前又は後ろのサンプル点のＩ軸の値の符号が異なり（すなわち、＋から−方向へ、あるいは−から＋方向へ並んだ中心のサンプル点であり）、そのような点のうち、前後のサンプルと間隔ができるだけ大きいものである。

Ｓｘの一つ前のサンプル点をＳｙ、Ｓｘの一つ後のサンプル点をＳｚとすると、あらかじめシミュレーション演算によりこれらＳｙ、Ｓｘ、ＳｚのＩ軸上の値を導出しておく。以下に例を示す。

Ｓｙ＝１．００１７
Ｓｘ＝０．３３９６
Ｓｚ＝ −０．３４９７

次に本発明の実施形態のデジタル受信装置における動作を説明する。

デジタル受信装置に受信ＩＦ信号が入力されると、直交検波器１は、直交検波を行いアナログＩＱ信号に変換する。Ａ／Ｄ変換器２はアナログＩＱ信号をサンプリングし、デジタルＩＱ信号サンプルデータに変換する。本実施例ではサンプリングは４倍オーバーサンプリングするものとする。デジタルＩＱ信号はベースバンド信号処理回路３に入力され、ベースバンド信号処理回路３は、復調処理を行って復号信号を出力する。デジタルＩＱ信号はもう一方で、サンプルクロックタイミング誤差測定部４に入力される。

次にサンプルクロックタイミング誤差測定部４における受信サンプルクロックタイミング補正方法について説明する。

サンプルクロックタイミング誤差の測定には、受信信号がＡ／Ｄ変換器２によりＡ／Ｄ変換されたサンプル点のうち、Ｓｘに該当するオーバーサンプル点であるＳａと、Ｓｘとを比較する。

もし、ＳａとＳｘとの値が一致していればサンプルタイミングに誤差はない。

一方、Ｓｘ−Ｓａがマイナスであれば、サンプルクロックタイミングが適正なタイミングより早いことがわかり、さらに、Ｓｙ−Ｓｘとの比からどれだけタイミングが早いかを知ることができる。

たとえば受信Ｓａ＝０．４７２０２であった場合、
Ｓｘ−Ｓａ＝０．３３９６−０．４７２０２＝０．１３２４２
Ｓｙ−Ｓｘ＝１．００１７−０．３３９６＝０．６６２１
０．１３２４２／０．６６２１＝０．２・・・（１）
となり、１／５サンプルクロックタイミング早いことがわかり、位相シフタ５に対して１／５サンプルタイミングだけサンプルクロックタイミングを遅らせればよいことがわかる。

ここで、Ｓｘは、その前後の点Ｓｙ、Ｓｚの値との差が大きいものが選択されているので、上記式（１）における分母が大きくなるため、より正確な誤差量を求めることが可能となる。

サンプルクロックタイミングが適正なタイミングより遅い場合も同様に正確な補正を行うことができる。本実施例はＳｙ、Ｓｘ、Ｓｚの並びが＋方向から−方向であったが、逆の場合も同様の考え方で補正を行うことができる。また、誤差導出に用いるサンプル点を複数個用いて平均等の処理を行うことによりノイズ等の影響を軽減されることが期待される。ＢＰＳＫ変調方式、オーバーサンプル数は4倍として説明したが変調方式及びオーバーサンプル数は任意である。

上記により求めた位相補正値を位相シフタ５に設定する。位相シフタ５ではクロック発生器６で発生したクロックを位相補正値によって位相シフトを行い出力し、Ａ／Ｄ変換器２のサンプルクロックとして供給する。

以上のことから本実施形態では、サンプルクロック以外のクロックを発生する必要がなく、主信号に影響を与えることなく、また、比較・補正のための独立したＡ／Ｄ回路を設けることなくサンプルクロックタイミング誤差を測定し、サンプルクロックタイミングを正確に補正することができる。

このような本発明の実施形態によれば、受信サンプルクロックタイミングと理想の受信サンプルクロックタイミングとの誤差を正確に測定することで、受信サンプルクロックタイミングの適正な補正をすることができる。

したがって、受信装置でオーバーサンプル数を上げずに送受信機間のクロック位相誤差による信号の劣化を防ぎ、受信性能を上げることに有効であり、また、オーバーサンプル数を必要以上に上げずにすむことから、回路の動作クロックを必要以上に上げずにすむという効果を有し、特に１６ＱＡＭや６４ＱＡＭ等の多値変調方式を用い、正確なサンプルタイミングを求められるデジタル送受信機に有用である。

本発明の受信サンプルクロックタイミング補正方法及びデジタル信号受信機は、受信サンプルクロックタイミングと理想の受信サンプルクロックタイミングとの誤差を正確に測定し、受信サンプルクロックタイミングの適正な補正が可能な効果を有し、１６ＱＡＭや６４ＱＡＭ等の多値変調方式の受信機等に有用である。

本発明の実施形態に係るデジタル信号受信機の概略構成を示すブロック図受信サンプル点の一例を示す図

符号の説明

１直交検波器
２Ａ／Ｄ変換器
３ベースバンド信号処理回路
４サンプルクロックタイミング誤差測定部
５位相シフタ
６クロック発振器
７サンプルクロックタイミング補正回路

Claims

理想状態で受信した場合のサンプルデータのうちの一つである第一サンプルデータの値と、実際にＡ／Ｄ変換されたサンプルデータのうち前記理想状態の第一サンプリングデータに対応する第二サンプルの値との差である第一の差を演算するステップと、
前記第一の差に基づいて、前記理想状態に対して発生しているタイミングの誤差方向を求めるステップと、
前記第一の差と、前記第一サンプルデータ及びその前のデータ又は後ろのデータの値の差である第二の差との比に基づいて、前記理想状態に対して発生しているタイミングの誤差量を求めるステップと、
前記誤差方向及び誤差量から位相補正値を算出するステップと、
生成された基準クロックから前記位相補正値に基づいて位相をシフトするステップと、を有する受信サンプルクロックタイミング補正方法。
請求項１記載の受信サンプルクロックタイミング補正方法であって、
前記第一サンプルデータは、前記第一サンプルデータの値と、その前又は後ろのサンプルデータの値の符号とが異なり、かつ、前記第一の条件を満たす点のうち、その点の値と前及び後ろのサンプルデータの値との差が最も大きいものである受信サンプルクロックタイミング補正方法。
受信信号が直交検波された同相信号であるＩ信号及び直交成分であるＱ信号に対して、所定のサンプリングクロックタイミングで受信データのアナログ／ディジタル変換を行うＡ／Ｄ変換器と、
理想状態で受信した場合のサンプルデータのうちの一つである第一サンプルデータの値と、前記Ａ／Ｄ変換器から出力されたサンプルデータのうち前記理想状態の第一サンプリングデータに対応する第二サンプルの値との差である第一の差を演算し、前記第一の差に基づいて、前記理想状態に対して発生しているタイミングの誤差方向を求め、また、前記第一の差と、前記第一サンプルデータ及びその前のデータ又は後ろのデータの値の差である第二の差との比に基づいて、前記理想状態に対して発生しているタイミングの誤差量を求めて、位相補正値を算出するサンプルクロックタイミング誤差測定部と、
生成された基準クロックから前記位相補正値に基づいて位相をシフトする移相器と、を備えるデジタル信号受信機。