JP2007160499A - 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 - Google Patents
電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 Download PDFInfo
- Publication number
- JP2007160499A JP2007160499A JP2006310519A JP2006310519A JP2007160499A JP 2007160499 A JP2007160499 A JP 2007160499A JP 2006310519 A JP2006310519 A JP 2006310519A JP 2006310519 A JP2006310519 A JP 2006310519A JP 2007160499 A JP2007160499 A JP 2007160499A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- substrate
- main surface
- insulating substrate
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Micromachines (AREA)
Abstract
する。
【解決手段】 半導体基板5と該半導体基板5の主面に形成される微小電子機械機構3と該微小電子機械機構3に電気的に接続される電極6とを有する電子部品2の微小電子機械機構3を気密封止するための電子部品封止用基板4であって、半導体基板5の主面に微小機械機構3を気密封止するように接合される第1主面を備えた絶縁基板7と、一端が絶縁基板7の第1主面に導出され、該一端が電子部品2の電極6に電気的に接続される配線導体8とを備え、配線導体8の一端は、半導体基板5の主面と絶縁基板7の第1主面との接合部位よりも外側に位置する。
【選択図】 図1
Description
図1(a)は、本発明の第1の実施の形態による電子部品封止用基板を備えた電子装置の構成例を示す平面図であり、図1(b)は、図1(a)に示された電子装置の切断面線I−I線における断面図である。図1(a),(b)に示されるように、本実施の形態による電子装置1は、電子部品2と、電子部品2が有する微小電子機械機構3を封止するための電子部品封止用基板4とを備える。電子部品2は、半導体基板5とその半導体基板5の主面に形成された微小電子機械機構3と微小電子機械機構3に電気的に接続される電極6とを有する。電子部品封止用基板4は、絶縁基板7、絶縁基板7に形成された配線導体8、絶縁基板7の一方主面に形成された接続パッド9及び環状導体パターン10、接続パッド9上に形成された導電性接合材11、並びに環状導体パターン10上に形成された封止材12を備える。
本実施の形態による電子装置1の製造方法は、上記各工程を具備することから、縦横に配置された複数の微小電子機械機構3について、微小電子機械機構3に対応する複数の基板領域24を有する配線母基板23を用いて同時に気密封止することができる。そのため、互いに接合された半導体母基板21および配線母基板23から成る接合体25を容易に作製することができる。この接合体25は、各基板領域24に沿って分割することにより個々の電子装置1となるので、複数の電子装置1を高い生産性で、確実に製造することができる。
次に、本発明の第2の実施の形態について説明する。
容量形成用電極33と接続パッド9との間の距離は、抵抗体34と接続パッド9との間の距離よりも長いことが好ましい。なお、この容量形成用電極33と接続パッド9との間の距離とは、容量形成用電極33と接続パッド9とを最短で結ぶ直線距離をいい、抵抗体34と接続パッド9との間の距離とは、抵抗体34と接続パッド9とを最短で結ぶ直線距離をいう。
次に、本発明の第3の実施の形態について説明する。
2:電子部品
3:微小電子機械機構
4:電子部品封止用基板
5:半導体基板
6:電極
8:配線導体
8a:貫通導体
9:接続パッド
10:環状導体パターン
11:導電性接合材
12:封止材
13:凹部
14:グランド導体層
15:配線導体
16:絶縁膜
17:外部端子
Claims (15)
- 半導体基板と該半導体基板の主面に形成される微小電子機械機構と該微小電子機械機構に電気的に接続される電極とを有する電子部品の前記微小電子機械機構を気密封止するための電子部品封止用基板であって、
前記半導体基板の前記主面に前記微小機械機構を気密封止するように接合される第1主面を備えた絶縁基板と、
一端が前記絶縁基板の前記第1主面に導出され、該一端が前記電子部品の前記電極に電気的に接続される配線導体と
を備え、
前記配線導体の前記一端は、前記半導体基板の前記主面と前記絶縁基板の前記第1主面との接合部位よりも外側に位置することを特徴とする電子部品封止用基板。 - 前記絶縁基板の内部に、基準電位が供給される導体層を備えることを特徴とする請求項1に記載の電子部品封止用基板。
- 前記絶縁基板の内部に形成され、前記配線導体に電気的に接続される少なくとも一対の容量形成用電極と、
前記絶縁基板の内部に形成され、前記容量形成用電極に電気的に接続される抵抗体と
を備えることを特徴とする請求項1に記載の電子部品封止用基板。 - 前記絶縁基板は、前記容量形成用電極の間の領域において、その他の領域よりも比誘電率が高いことを特徴とする請求項3に記載の電子部品封止用基板。
- 前記絶縁基板の前記第1主面に形成され、前記配線導体の前記一端と電気的に接続される接続パッドを備え、
前記抵抗体は、前記接続パッドの直下の前記絶縁基板の内部に配置されており、
前記容量形成用電極と前記接続パッドの間の距離は、前記抵抗体と前記接続パッドの間の距離よりも長いことを特徴とする請求項3又は4に記載の電子部品封止用基板。 - 前記抵抗体は、前記接続パッド、又は前記接続パッドに隣接する前記配線導体の一部からなることを特徴とする請求項5に記載の電子部品封止用基板。
- 前記絶縁基板の前記第1主面と前記容量形成用電極との間に、基準電位が供給される導体層が設けられていることを特徴とする請求項3から6のいずれかに記載の電子部品封止用基板。
- 前記絶縁基板の前記第1主面に対向する第2主面に形成された複数の実装パッドを備え、
前記実装パッドは、前記第2の主面における実装領域に配置され、
前記実装領域は、前記第1主面における前記半導体基板と前記絶縁基板との接合部位の内側の領域を該領域の中心を通って4等分する区分直線によって区分される前記第1主面の4つの区分領域のうち3以下の前記区分領域に対向する領域であることを特徴とする請求項1から7のいずれかに記載の電子部品封止用基板。 - 前記絶縁基板の前記第1主面に対向する第2主面に形成された複数の実装パッドを備え、
前記実装パッドは、前記第2主面において実装直線に沿って配置され、
前記実装直線は、前記第1の主面における前記半導体基板と前記絶縁基板との接合部位の内側の領域を4等分する、該領域の中心から外周に向かって延びる4つの区分半直線のうち3つ以下の前記区分半直線に対向する線であることを特徴とする請求項1から7のいずれかに記載の電子部品封止用基板。 - 請求項1から9のいずれかに記載の電子部品封止用基板を構成する領域を複数有してなることを特徴とする複数個取り形態の電子部品封止用基板。
- 請求項1から9のいずれかに記載の電子部品封止用基板と、
半導体基板と該半導体基板の主面に形成される微小電子機械機構と該微小電子機械機構に電気的に接続される電極とを有する電子部品と
を備えることを特徴とする電子装置。 - 前記電子部品封止用基板は、前記絶縁基板の内部に、基準電位が供給される導体層を備え、
前記半導体基板の前記主面と前記絶縁基板の前記第1主面は、前記微小電子機械機構を気密封止する導電性材料から成る封止材によって接合され、
前記封止材は、前記導体層に電気的に接続されることを特徴とする請求項11に記載の電子装置。 - 前記絶縁基板の前記第1主面に形成され、前記配線導体の前記一端と電気的に接続される接続パッドと、
前記接続パッド上に形成され、前記電子部品の前記電極と電気的に接続される導電性接続材と
を備えることを特徴とする請求項11又は12に記載の電子装置。 - 前記半導体基板の前記主面と前記絶縁基板の前記第1主面との間に、前記封止材の外方に前記導電性接合材を被覆するようにして充填された樹脂材を備えることを特徴とする請求項13に記載の電子装置。
- 微小電子機械機構と該微小電子機械機構に対して電気的に接続される電極とが形成されている電子部品領域を半導体基板に複数配列形成してなる複数個取り形態の電子部品基板を準備する工程と、
請求項10に記載の複数個取り形態の電子部品封止用基板を準備する工程と、
前記複数個取り形態の電子部品基板の前記各電極と、対応する前記各配線導体の前記一端とを電気的に接続するとともに、前記半導体基板の前記主面と前記絶縁基板の前記一方主面とを接合して、前記微小電子機械機構を気密封止する工程と、
前記複数個取り形態の電子部品基板と前記複数個取り形態の電子部品封止用基板との接合体を前記電子部品領域ごとに分割する工程と
を含むことを特徴とする電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006310519A JP5013824B2 (ja) | 2005-11-16 | 2006-11-16 | 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005331750 | 2005-11-16 | ||
JP2005331750 | 2005-11-16 | ||
JP2006310519A JP5013824B2 (ja) | 2005-11-16 | 2006-11-16 | 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007160499A true JP2007160499A (ja) | 2007-06-28 |
JP5013824B2 JP5013824B2 (ja) | 2012-08-29 |
Family
ID=38243964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006310519A Expired - Fee Related JP5013824B2 (ja) | 2005-11-16 | 2006-11-16 | 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5013824B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214438A (ja) * | 2006-02-10 | 2007-08-23 | Dainippon Printing Co Ltd | センサーパッケージ |
CN101276950A (zh) * | 2008-04-23 | 2008-10-01 | 哈尔滨工业大学 | 矩形桥式共面波导结构的毫米波微机电***移相器 |
JP2010103479A (ja) * | 2008-09-26 | 2010-05-06 | Seiko Instruments Inc | 電子部品およびその製造方法 |
JP2010158734A (ja) * | 2009-01-07 | 2010-07-22 | Seiko Epson Corp | Memsデバイス及びその製造方法 |
JP2011522409A (ja) * | 2008-05-27 | 2011-07-28 | エプコス アクチエンゲゼルシャフト | 電子素子のための密閉されたハウジングと製造方法 |
JP2012146707A (ja) * | 2011-01-06 | 2012-08-02 | Tohoku Univ | パッケージ及びその製造方法 |
JP2021133478A (ja) * | 2020-02-28 | 2021-09-13 | 京セラ株式会社 | Mems素子及び圧電共振デバイス |
US11244874B2 (en) | 2018-03-16 | 2022-02-08 | Mitsubishi Electric Corporation | Substrate bonding structure and substrate bonding method |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59172807A (ja) * | 1983-03-22 | 1984-09-29 | Nec Corp | 積層型位相同期圧電発振器 |
JPH0590882A (ja) * | 1991-09-28 | 1993-04-09 | Murata Mfg Co Ltd | 弾性表面波装置及びその製造方法 |
JPH09219423A (ja) * | 1996-02-13 | 1997-08-19 | Kokusai Electric Co Ltd | マイクロパッケージ構造 |
US20030054584A1 (en) * | 2001-09-19 | 2003-03-20 | Hinzel David H. | Method of intergrating mems device with low-resistivity silicon substrates |
JP2004209585A (ja) * | 2002-12-27 | 2004-07-29 | Shinko Electric Ind Co Ltd | 電子デバイス及びその製造方法 |
JP2004340730A (ja) * | 2003-05-15 | 2004-12-02 | Hitachi Ltd | 半導体装置及びその製造方法 |
US20040264152A1 (en) * | 2003-06-25 | 2004-12-30 | Heck John M. | MEMS RF switch module including a vertical via |
US20050054133A1 (en) * | 2003-09-08 | 2005-03-10 | Felton Lawrence E. | Wafer level capped sensor |
JP2005072420A (ja) * | 2003-08-27 | 2005-03-17 | Kyocera Corp | 電子部品封止用基板およびそれを用いた電子装置の製造方法 |
JP2005093645A (ja) * | 2003-09-17 | 2005-04-07 | Sony Corp | 電子デバイス装置及び電子デバイス装置の製造方法 |
JP2005153067A (ja) * | 2003-11-25 | 2005-06-16 | Kyocera Corp | 電子部品封止用基板およびそれを用いた電子装置の製造方法 |
JP2005212017A (ja) * | 2004-01-28 | 2005-08-11 | Kyocera Corp | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 |
WO2005076470A1 (de) * | 2004-02-05 | 2005-08-18 | Epcos Ag | Elektrisches bauelement und herstellungsverfahren |
JP4731291B2 (ja) * | 2005-11-25 | 2011-07-20 | 京セラ株式会社 | 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法 |
JP4781098B2 (ja) * | 2005-12-07 | 2011-09-28 | 京セラ株式会社 | 電子装置 |
-
2006
- 2006-11-16 JP JP2006310519A patent/JP5013824B2/ja not_active Expired - Fee Related
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59172807A (ja) * | 1983-03-22 | 1984-09-29 | Nec Corp | 積層型位相同期圧電発振器 |
JPH0590882A (ja) * | 1991-09-28 | 1993-04-09 | Murata Mfg Co Ltd | 弾性表面波装置及びその製造方法 |
JPH09219423A (ja) * | 1996-02-13 | 1997-08-19 | Kokusai Electric Co Ltd | マイクロパッケージ構造 |
US20030054584A1 (en) * | 2001-09-19 | 2003-03-20 | Hinzel David H. | Method of intergrating mems device with low-resistivity silicon substrates |
JP2004209585A (ja) * | 2002-12-27 | 2004-07-29 | Shinko Electric Ind Co Ltd | 電子デバイス及びその製造方法 |
JP2004340730A (ja) * | 2003-05-15 | 2004-12-02 | Hitachi Ltd | 半導体装置及びその製造方法 |
US20040264152A1 (en) * | 2003-06-25 | 2004-12-30 | Heck John M. | MEMS RF switch module including a vertical via |
JP2005072420A (ja) * | 2003-08-27 | 2005-03-17 | Kyocera Corp | 電子部品封止用基板およびそれを用いた電子装置の製造方法 |
US20050054133A1 (en) * | 2003-09-08 | 2005-03-10 | Felton Lawrence E. | Wafer level capped sensor |
JP2005093645A (ja) * | 2003-09-17 | 2005-04-07 | Sony Corp | 電子デバイス装置及び電子デバイス装置の製造方法 |
JP2005153067A (ja) * | 2003-11-25 | 2005-06-16 | Kyocera Corp | 電子部品封止用基板およびそれを用いた電子装置の製造方法 |
JP2005212017A (ja) * | 2004-01-28 | 2005-08-11 | Kyocera Corp | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 |
WO2005076470A1 (de) * | 2004-02-05 | 2005-08-18 | Epcos Ag | Elektrisches bauelement und herstellungsverfahren |
JP4731291B2 (ja) * | 2005-11-25 | 2011-07-20 | 京セラ株式会社 | 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法 |
JP4781098B2 (ja) * | 2005-12-07 | 2011-09-28 | 京セラ株式会社 | 電子装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214438A (ja) * | 2006-02-10 | 2007-08-23 | Dainippon Printing Co Ltd | センサーパッケージ |
CN101276950A (zh) * | 2008-04-23 | 2008-10-01 | 哈尔滨工业大学 | 矩形桥式共面波导结构的毫米波微机电***移相器 |
JP2011522409A (ja) * | 2008-05-27 | 2011-07-28 | エプコス アクチエンゲゼルシャフト | 電子素子のための密閉されたハウジングと製造方法 |
US8759677B2 (en) | 2008-05-27 | 2014-06-24 | Epcos Ag | Hermetically sealed housing for electronic components and manufacturing method |
JP2010103479A (ja) * | 2008-09-26 | 2010-05-06 | Seiko Instruments Inc | 電子部品およびその製造方法 |
JP2010158734A (ja) * | 2009-01-07 | 2010-07-22 | Seiko Epson Corp | Memsデバイス及びその製造方法 |
JP2012146707A (ja) * | 2011-01-06 | 2012-08-02 | Tohoku Univ | パッケージ及びその製造方法 |
US11244874B2 (en) | 2018-03-16 | 2022-02-08 | Mitsubishi Electric Corporation | Substrate bonding structure and substrate bonding method |
JP2021133478A (ja) * | 2020-02-28 | 2021-09-13 | 京セラ株式会社 | Mems素子及び圧電共振デバイス |
Also Published As
Publication number | Publication date |
---|---|
JP5013824B2 (ja) | 2012-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7932594B2 (en) | Electronic component sealing substrate for hermetically sealing a micro electronic mechanical system of an electronic component | |
JP4938779B2 (ja) | 微小電子機械機構装置およびその製造方法 | |
JP5013824B2 (ja) | 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 | |
JP4675973B2 (ja) | 微小電子機械装置およびその製造方法ならびに配線基板 | |
JP4741621B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
WO2008066087A1 (fr) | Dispositif de structure fine pour fabrication du dispositif de structure fine et substrat de scellement | |
JP4268480B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
JP4126459B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
JP4761713B2 (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
JP2005262382A (ja) | 電子装置およびその製造方法 | |
JP4903540B2 (ja) | 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法 | |
JP4731291B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法 | |
JP4781098B2 (ja) | 電子装置 | |
JP4116954B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
JP2005212016A (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
JP2005153067A (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
JP4434870B2 (ja) | 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法 | |
JP2006185968A (ja) | 電子装置 | |
JP4404647B2 (ja) | 電子装置および電子部品封止用基板 | |
JP2017212256A (ja) | 電子装置用パッケージおよび電子装置 | |
JP2006100446A (ja) | 複合構造体および電子部品封止用基板 | |
KR20180062727A (ko) | 수정 소자 패키지 및 그 제조방법 | |
JP2006295213A (ja) | 電子部品封止用基板および多数個取り形態の電子部品封止用基板、並びに電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120605 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |