JP2007149955A - 高周波用終端抵抗基板および電子装置 - Google Patents

高周波用終端抵抗基板および電子装置 Download PDF

Info

Publication number
JP2007149955A
JP2007149955A JP2005342177A JP2005342177A JP2007149955A JP 2007149955 A JP2007149955 A JP 2007149955A JP 2005342177 A JP2005342177 A JP 2005342177A JP 2005342177 A JP2005342177 A JP 2005342177A JP 2007149955 A JP2007149955 A JP 2007149955A
Authority
JP
Japan
Prior art keywords
conductor
substrate
dielectric substrate
frequency
ground conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005342177A
Other languages
English (en)
Inventor
Michinobu Iino
道信 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005342177A priority Critical patent/JP2007149955A/ja
Publication of JP2007149955A publication Critical patent/JP2007149955A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

【課題】10GHz以上の高周波信号においても、電子部品へ高周波信号成分が反射して入り込んで電子部品の作動に影響を与えるのを防ぐことができる高周波用終端抵抗基板を提供すること。
【解決手段】誘電体基板5cと、誘電体基板5cの一主面に形成された高周波信号伝送用の線路導体5aと、誘電体基板5cの一主面に形成されるとともに線路導体5aの一端部に接続された高抵抗体部7と、高抵抗体部7から誘電体基板5cの他主面にかけて配設されるとともに、誘電体基板5cの一主面側から平面透視して線路導体5aと重なるように形成された接地導体Gとを具備している高周波用終端抵抗基板5において、接地導体Gの高抵抗体部7との接続部から接地導体Gの誘電体基板5cの他主面における接続部直下の部位までの長さが高周波信号の波長の1/2倍以下である。
【選択図】図1

Description

本発明は、高抵抗体部により高周波信号を終端する機能を有する高周波用終端抵抗基板、特に10GHz以上の高周波帯域で使用される高周波用終端抵抗基板およびそれを用いた電子装置に関するものである。
従来の高周波用終端抵抗基板を用いた電子装置の使用例として、光通信や無線通信分野に用いられる半導体素子装置を例に説明する。
各種半導体素子を収納する半導体素子収納用パッケージには、半導体素子を電気的に接続するための導体パターンとしての線路導体等の配線導体が設けられている。このような半導体素子収納用パッケージの断面図を図5に平面図を図6に示す。同図において、101は基体、102は金属製の枠体、103は蓋体、104は高周波用配線基板、105は高周波用終端抵抗基板である。
基体101は鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)等の金属から成る四角形状の板状体であり、その上側主面には、IC,LSI,半導体レーザ(LD),フォトダイオード(PD)等の半導体素子110や、高周波用配線基板104、誘電体基板105を載置する載置部101aが形成されている。半導体素子110や高周波用配線基板104、高周波用終端抵抗基板105は、載置部101aに、例えば銀(Ag)ろう,Ag−Cuろう等のろう材や半田、樹脂接着剤によって強固に接着固定される。
半導体素子110は、その電極が高周波用配線基板104および高周波用終端抵抗基板105の表面に被着されている図6の如く配線用線路導体104aおよび線路導体105aにそれぞれボンディングワイヤ106a,106bを介して電気的に接続されている。
さらに、線路導体105aと表面接地導体108とは、高抵抗体部107を介して終端接続されており、表面接地導体108は、高周波用終端抵抗基板105の側面やスルーホールなどの表裏導通導体109を介して高周波用終端抵抗基板105の裏面にある裏面接地導体105bに電気的に接続され、さらに裏面接地導体105bを介して基体101に電気的に接続されている。このように線路導体105aの終端を高抵抗体部107を介して同一面接地導体108に接続することにより、線路導体105aに流れる高周波信号の反射を防ぎ、半導体素子110が誤動作するのを防いでいる。
基体101の上側主面の外周部には載置部101aを囲繞するようにして枠体102が立設されており、枠体102は基体101とともにその内側に半導体素子110を収容する空所を形成する。枠体102は基体101と同様にFe−Ni−Co合金やCu−Wの焼結材等から成り、基体101と一体成形されるか、または基体101にAgろう,Ag−Cuろう等のろう材を介してろう付けされるか、またはシーム溶接法等の溶接法により接合されることによって、基体101の上側主面の外周部に立設される。
枠体102の側面にはグラスビーズ111が嵌着される貫通孔102aが形成されており、貫通孔102a内にグラスビーズ111を嵌め込むとともに半田等の封着材を貫通孔102a内の隙間に挿入し、しかる後、加熱して封着材を溶融させ、溶融した封着材を毛細管現象によりグラスビーズ111と貫通孔102aの内壁との隙間に充填させることによって、グラスビーズ111が貫通孔102a内に封着材を介して嵌着接合される。
グラスビーズ111には、中心軸部分に信号線路としてFe−Ni−Co合金等の金属から成る棒状の中心導体が絶縁体であるホウケイ酸ガラスなどを介して固定されている。中心導体は半田等から成る導電性接着材を介して高周波用配線基板104の配線用線路導体104aに電気的に接続される。このグラスビーズ111には、外部電気回路(図示せず)に接続された同軸ケーブル(図示せず)が装着されることによって、内部に収納された半導体素子110がグラスビーズ111の中心導体を介して外部電気回路に電気的に接続されることとなる。
最後に、基体101および枠体102から成る容器内部に半導体素子110を収容し、枠体102の上面に蓋体103をろう付け法やシームウエルド法等の溶接法により接合し、容器内部を気密に封止することによって製品としての半導体装置となる。
特開2005-159127号公報
しかしながら、従来の高周波用終端抵抗基板105を使用した半導体素子収納用パッケージにおいては、半導体素子110の高周波化が進むにつれ、高抵抗体部107から基体101にかけて形成される表面接地導体108および表裏導通導体109の寄生インダクタンス成分によって、高抵抗体部107から見たインピーダンス値が変動し、高抵抗体部107の反射損失が増大するという新たな問題が発生してきた。
本発明は上記問題点に鑑み完成されたものであり、その目的は、高抵抗体部から基体にかけて形成される同一面接地導体および接続導体の寄生インダクタンス成分を打ち消すことにより、10GHz以上の高周波信号においても、高抵抗体部で終端し、半導体素子へ高周波信号成分が反射して入り込んで半導体素子の作動に影響を与えるのを防ぐことができる高周波用終端抵抗基板を提供することにある。
本発明の高周波用終端抵抗基板は、誘電体基板と、該誘電体基板の一主面に形成された高周波信号伝送用の線路導体と、前記誘電体基板の前記一主面に形成されるとともに前記線路導体の一端部に接続された高抵抗体部と、該高抵抗体部から前記誘電体基板の他主面にかけて配設されるとともに、前記誘電体基板の前記一主面側から平面透視して前記線路導体と重なるように形成された接地導体とを具備している高周波用終端抵抗基板において、前記接地導体の前記高抵抗体部との接続部から前記接地導体の前記誘電体基板の他主面における前記接続部直下の部位までの長さが前記高周波信号の波長の1/2倍以下であることを特徴とする高周波用終端抵抗基板。
本発明の高周波用終端抵抗基板は、接地導体の高抵抗体部との接続部から接地導体の誘電体基板の他主面における上記接続部直下の部位までの長さが高周波信号の波長の1/2倍以下であることから、線路導体と接地導体が電磁的な結合をバランスよく維持することができ、良好なマイクロストリップラインのTEMモードで伝播することができる。
よって、従来の構成に比較して10GHz以上の高周波信号においても伝送損失をきわめて少なくして半導体素子を良好に作動させることができる。
本発明の高周波用終端抵抗基板を用いた電子装置について以下に詳細に説明する。本例では電子部品として半導体素子を用いた半導体装置の例を示す。図1は本発明の高周波用終端抵抗基板を用いた電子装置の実施の形態の一例を示す断面図、図2は図1の高周波用終端抵抗基板の平面図、図3はその断面図であり、1は基体、2は枠体、3は蓋体、4は高周波用配線基板、5は高周波用終端抵抗基板である。
基体1は、Fe−Ni−Co合金等の金属やCu−Wの焼結材等の金属やセラミックス等の誘電体から成る四角形状の板状体であり、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定の形状に製作される。基体1の上側主面の中央部には、電子部品としてのIC,LSI,LD,PD等の半導体素子10、高周波用配線基板4および高周波用終端抵抗基板5を載置するための載置部1aが形成されており、例えばAgろう,Ag−Cuろう等のろう材やAu−Sn半田,Pb−Sn半田等の半田、樹脂系接着剤によって強固に接着固定される。
なお、基体1は、セラミックス等の誘電体材料から成る場合、その表面にメタライズ層等の導体層が形成されているのが好ましい。基体1は、金属から成るか、または表面に導体層が形成された誘電体材料から成ることにより、内部の半導体素子10によって発生する放射ノイズまでも効果的に接地することができ、さらに半導体素子10の動作を安定化させることが可能となる。
高周波用配線基板4を形成する誘電体基板4cおよび高周波用終端抵抗基板5を形成する誘電体基板5cは、セラミックスや樹脂等の誘電体材料から成り、誘電体基板4cおよび5cが、例えば、アルミナ(Al)質セラミックスから成る場合、以下のようにして作製される。まず、Al,酸化珪素(SiO),酸化カルシウム(CaO),酸化マグネシウム(MgO)等の原料粉末に適当な有機バインダや可塑剤,分散剤,溶剤等を添加混合して泥漿状となす。これを従来周知のドクターブレード法でシート状となすことによってセラミックグリーンシートを得る。しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施すことによって所定の形状に成形する。または、Al,SiO,CaO,MgO等の原料粉末を金型に充填しプレス成型することによって所定の形状に成形する。そして、このセラミックグリーンシートに配線用線路導体4a、線路導体5a、接地導体Gとなる金属ペーストを印刷塗布し、還元雰囲気中で約1600℃の温度で焼成することによって製作される。
誘電体基板4cには配線用線路導体4aが形成されている。また、誘電体基板5cには線路導体5aおよび接地導体Gが形成されている。図3の例では接地導体Gは、誘電体基板5cの表面(一主面)に形成された表面接地導体8と、誘電体基板5cの裏面(他主面)に形成された裏面接地導体5bと、誘電体基板5cの側面に形成された表裏導通導体9とから構成されている。
また、図4に示す本発明の高周波用終端抵抗基板5の実施形態の他の例では、接地導体Gは、誘電体基板5cの裏面(他主面)に形成された裏面接地導体5bと、誘電体基板5cの側面に形成された表裏導通導体9とから構成されている。
配線用線路導体4a,線路導体5a、表面接地導体8、表裏導通導体9および裏面接地導体5bは、例えば金属ペーストを焼成することにより形成されており、このような金属ペーストは、W,モリブデン(Mo),マンガン(Mn)等の高融点金属粉末に適当な有機バインダや溶剤を添加混合してペースト状となしたものを従来周知のスクリーン印刷法を採用して印刷することにより、セラミックグリーンシートまたはセラミックスの成形体に印刷塗布される。
なお、配線用線路導体4a,線路導体5a、表面接地導体8および表裏導通導体9は薄膜形成法によって形成されていても良く、その場合、配線用線路導体4a、線路導体5a、表面接地導体8および表裏導通導体9は、窒化タンタル(TaN),ニクロム(Ni−Cr合金),チタン(Ti),パラジウム(Pd),白金(Pt),Au等から形成され、セラミックグリーンシートを焼成した後に形成される。
また、高抵抗体部7は、TaN,Ni−Cr合金等の材料から成り、例えば高抵抗金属ペーストを誘電体基板5に印刷塗布した後に焼成して形成されるか、薄膜形成法により形成される。また、高抵抗体部7による終端抵抗値は、伝送される高周波信号の周波数や線路導体5aの特性インピーダンスに応じて、高抵抗体部7の厚みや幅,形状を適宜設定することによって、所望の値に設定される。例えば、抵抗値を微小調整するために、高抵抗体部7の一部をレーザ加工によって除去し、精度よく抵抗値を調整することもできる。
なお、高抵抗体部7は、ボンディングワイヤ6bを介して半導体素子10に接続される線路導体5aの端部に対して反対側の端部に形成される。
また、基体1の上側主面の外周部には載置部1aを囲繞するようにして枠体2が立設するように接合されており、枠体2は基体1とともにその内側に半導体素子10を収容する空所を形成する。この枠体2は、基体1と同様にFe−Ni−Co合金やCu−Wの焼結材等の金属やセラミックス等の誘電体から成り、基体1と一体成形される、または基体1にAgろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって、基体1の上側主面の外周部に立設される。
なお、枠体2は、セラミックス等の誘電体材料から成る場合、その表面にメタライズ層等の導体層が形成されているのが好ましい。枠体2は、金属から成るか、または表面に導体層が形成された誘電体材料から成ることにより、内部の半導体素子10によって発生する放射ノイズまでも効果的に接地することができ、さらに半導体素子10の動作を安定化させることが可能となる。
また、外部より半導体素子10に駆動信号等を入力させる入出力端子として、例えばグラスビーズ11が用いられ、以下のようにして枠体2に設置される。まず、枠体2の側面にグラスビーズ11が嵌着される貫通孔2aを形成し、貫通孔2a内にグラスビーズ11を嵌め込むとともにAu−Sn半田やPb−Sn半田等の封着材を貫通孔2aとの隙間に挿入する。しかる後、加熱して封着材を溶融させ、溶融した封着材を毛細管現象によりグラスビーズ11と貫通孔2aの内壁との隙間に充填することによって、グラスビーズ11が貫通孔2a内に半田等の封着材を介して嵌着接合される。
グラスビーズ11は、内部に収容する半導体素子10を外部電気回路に接続された同軸ケーブルに電気的に接続するものであり、Fe−Ni−Co合金等の金属から成る円筒形等の筒状の外周導体にガラス等の絶縁体が充填され、中心軸にFe−Ni−Co合金等の金属から成る中心導体が固定されて成る。この中心導体は半田等から成る導電性接着材を介して高周波用配線基板4の配線用線路導体4aに電気的に接続される。このグラスビーズ11に同軸ケーブルが装着されることによって、半導体パッケージの内部に収納された半導体素子10がグラスビーズ11の中心導体を介して外部電気回路に電気的に接続されることとなる。
半導体素子10は図2の如く、その電極が高周波用配線基板4の表面に被着形成されている線路導体4aおよび高周波用終端抵抗基板5の表面に被着形成されている線路導体5aにそれぞれボンディングワイヤ6a,6bを介して電気的に接続される。
そして、基体1および枠体2から成る容器内部に半導体素子10を収容し、枠体2の上面に金属やセラミックスなどから成る蓋体3をろう付け法やシームウエルド法等の溶接法により接合し、容器内部を気密に封止することによって製品としての半導体装置(電子装置)となる。
図3に示すように本発明の高周波用終端抵抗基板5は、誘電体基板5cの一主面に、高周波信号伝送用の線路導体5aと、線路導体5aの一端部に電気的に接続する高抵抗体部7と、高抵抗体部7を介して線路導体5aに電気的に接続する表面接地導体8とを具備している。また、誘電体基板5cの裏面に裏面接地導体5bを具備しており、誘電体基板5cの側面(図3参照)または内部(例えばビアホールなどを用いる)に表面接地導体8と裏面接地導体5bとを電気的に接続する表裏導通導体9を具備している。
本発明の高周波用終端抵抗基板5において、接地導体Gと高抵抗体部8との接続部から、接地導体Gの誘電体基板5cの他主面における高抵抗体部8と接地導体Gとの接続部直下の部位までの、接地導体Gの長さが前記高周波信号の波長の1/2倍以下である。
すなわち、図3の例では、接地導体Gと高抵抗体部8との接続部から、接地導体Gの誘電体基板5cの他主面における高抵抗体部8と接地導体Gとの接続部直下の部位までの、接地導体Gの長さLは、表面接地導体8の高抵抗体部7との接続部から表裏導通導体9との接続部までの長さL1と、表裏導通導体9の誘電体基板5cの厚み方向の長さL2と、裏面接地導体5bの表裏導通導体9との接続部から、表面接地導体9および高抵抗体部7の接続部直下の部位までの長さL3との合計であり、L=L1+L2+L3となっている。
また、図4の例では、接地導体Gと高抵抗体部8との接続部から、接地導体Gの誘電体基板5cの他主面における高抵抗体部8と接地導体Gとの接続部直下の部位までの、接地導体Gの長さLは、表裏導通導体9の誘電体基板5cの厚み方向の長さL2であり、L=L2となっている。
これらの構成により、線路導体5aと長さLの接地導体が電磁的な結合をバランスよく維持することができ、良好なマイクロストリップラインのTEMモードで伝播することができる。
よって、従来の構成に比較して良好な伝送特性が実現でき、10GHz以上の高周波信号においても伝送損失をきわめて少なくして半導体素子10を良好に作動させることができる。
本発明および比較例の高周波用終端抵抗基板を以下のように構成した。まず、誘電体基板5として、比誘電率が9.8のアルミナ質セラミックからなる縦6mm×横2mm×厚み1mmの誘電体基板5cを用意し、この誘電体基板5c上に、幅が0.98mm、厚みが0.002mmの線路導体5aを形成した。
次に、線路導体5aと同一面上に表面接地導体8を形成し、線路導体5aと表面接地導体8とを高抵抗体7によって電気的に接続した。
また、表面接地導体8と誘電体基板5の裏面に形成した裏面接地導体5bとを誘電体基板5の側面に形成した表裏導通導体9にて電気的に接続した。
ここで、表面接地導体8の高抵抗体部7との接続部から表裏導通導体9との接続部までの長さL1と、表裏導通導体9の誘電体基板5cの厚み方向の長さL2と、裏面接地導体5bの表裏導通導体9との接続部から、表面接地導体9および高抵抗体部7の接続部直下の部位までの長さL3との合計L=L1+L2+L3を表1に示したように7通り設定した。L1、L2、L3の単位はmmとする。これにより試料1〜7を得た。なお、試料7は図4に示すような高抵抗体部7が誘電体基板5の端部に達するもので、L1、L3の各長さが0の場合である。
これら、本発明および比較例の高周波用終端抵抗基板である試料1〜7を、高周波3次元構造シミュレータ(Ansoft社製HFSS)を用いて15GHzの反射損失S11を得た。なお、15GHzにおける実効波長は約6.40mmとなり、1/2波長は3.20mmとなる。
各試料における上記周波数範囲における最も悪い反射損失S11を表1に示す。表1より、本発明の高周波用終端抵抗基板である、試料3、4、5、6、7については、反射損失S11が−15dB以下と良好な特性が得られることが分かった。これに対し、比較例の試料1、2においては、反射損失S11が増大しており、−15dBを超えていることが分かった。
Figure 2007149955
なお、本発明は、上述の実施の形態の一例および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
本発明の電子装置の実施の形態の一例を示す断面図である。 図1の本発明の高周波用終端抵抗基板の平面図である。 図1の本発明の高周波用終端抵抗基板の断面図である。 本発明の高周波用終端抵抗基板の実施の形態の他の例を示す断面図である。 従来の電子装置の断面図である。 図5の高周波用終端抵抗基板の平面図である。
符号の説明
1・・・・・・・基体
1a・・・・・・載置部
2・・・・・・・枠体
3・・・・・・・蓋体
4・・・・・・・高周波用配線基板
4a・・・・・・配線用線路導体
4c・・・・・・誘電体基板
5・・・・・・・高周波用終端抵抗基板
5a・・・・・・線路導体
5c・・・・・・誘電体基板
6a・・・・・・ボンディングワイヤ
6b・・・・・・ボンディングワイヤ
7・・・・・・・高抵抗体部
10・・・・・・・電子部品(半導体素子)
G・・・・・・・接地導体
5b・・・・接地導体(裏面接地導体)
8・・・・・接地導体(表面接地導体)
9・・・・・接地導体(表裏導通導体)

Claims (2)

  1. 誘電体基板と、該誘電体基板の一主面に形成された高周波信号伝送用の線路導体と、前記誘電体基板の前記一主面に形成されるとともに前記線路導体の一端部に接続された高抵抗体部と、該高抵抗体部から前記誘電体基板の他主面にかけて配設されるとともに、前記誘電体基板の前記一主面側から平面透視して前記線路導体と重なるように形成された接地導体とを具備している高周波用終端抵抗基板において、前記接地導体の前記高抵抗体部との接続部から前記接地導体の前記誘電体基板の他主面における前記接続部直下の部位までの長さが前記高周波信号の波長の1/2倍以下であることを特徴とする高周波用終端抵抗基板。
  2. 電子部品の載置部を有する基体と、該基体の上面に前記載置部を取り囲むように設けられた枠体と、前記載置部に載置された請求項1記載の高周波用終端抵抗基板と、前記搭載部に載置されるとともに前記高周波用終端抵抗基板の前記線路導体に電気的に接続された電子部品と、前記枠体を塞ぐように設けられた蓋体とを具備することを特徴とする電子装置。
JP2005342177A 2005-11-28 2005-11-28 高周波用終端抵抗基板および電子装置 Pending JP2007149955A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005342177A JP2007149955A (ja) 2005-11-28 2005-11-28 高周波用終端抵抗基板および電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005342177A JP2007149955A (ja) 2005-11-28 2005-11-28 高周波用終端抵抗基板および電子装置

Publications (1)

Publication Number Publication Date
JP2007149955A true JP2007149955A (ja) 2007-06-14

Family

ID=38210994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005342177A Pending JP2007149955A (ja) 2005-11-28 2005-11-28 高周波用終端抵抗基板および電子装置

Country Status (1)

Country Link
JP (1) JP2007149955A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135738A (ja) * 2008-10-28 2010-06-17 Kyocera Corp 配線基板、これを用いた能動素子収納用パッケージおよび能動素子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135738A (ja) * 2008-10-28 2010-06-17 Kyocera Corp 配線基板、これを用いた能動素子収納用パッケージおよび能動素子装置

Similar Documents

Publication Publication Date Title
JP5309039B2 (ja) 高周波用配線基板、電子部品収納用パッケージ、電子装置および通信機器
JP5241609B2 (ja) 構造体,接続端子,パッケージ、並びに電子装置
JP4789636B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4903738B2 (ja) 電子部品収納用パッケージおよび電子装置
JP5178476B2 (ja) 配線基板および半導体素子収納用パッケージならびに半導体装置
JP4377768B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4210207B2 (ja) 高周波用配線基板
JP5261104B2 (ja) 回路基板および電子装置
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2007149955A (ja) 高周波用終端抵抗基板および電子装置
JP2008085699A (ja) 高周波用終端抵抗基板および電子装置
JP3690656B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3720726B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2006128323A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3702241B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3652279B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3652278B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4164011B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3805272B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3934971B2 (ja) 回路基板、半導体素子収納用パッケージおよび半導体装置
JP3934972B2 (ja) 回路基板、半導体素子収納用パッケージおよび半導体装置
JP3780509B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4206321B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2008186966A (ja) 配線基板、パッケージおよび高周波デバイス
JP2006013351A (ja) 半導体素子収納用パッケージおよび半導体装置