JP2014187339A - ウエハレベルパッケージ構造およびその製造方法 - Google Patents

ウエハレベルパッケージ構造およびその製造方法 Download PDF

Info

Publication number
JP2014187339A
JP2014187339A JP2013081589A JP2013081589A JP2014187339A JP 2014187339 A JP2014187339 A JP 2014187339A JP 2013081589 A JP2013081589 A JP 2013081589A JP 2013081589 A JP2013081589 A JP 2013081589A JP 2014187339 A JP2014187339 A JP 2014187339A
Authority
JP
Japan
Prior art keywords
resin
metal
manufacturing
wafer level
level package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013081589A
Other languages
English (en)
Inventor
Yasuhiro Niima
康弘 新間
Tomoaki Ishigaki
友章 石垣
Kenichiro Kawaji
健一郎 川路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2013081589A priority Critical patent/JP2014187339A/ja
Publication of JP2014187339A publication Critical patent/JP2014187339A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】切削刃の磨耗を抑制して切削刃の寿命を延ばしたウエハレベルパッケージ構造およびその製造方法を提供する。
【解決手段】基板450の表面に、溝462を含む第1の樹脂460をモールドでプレスして形成する樹脂形成工程と、第1の樹脂460を酸素ドライエッチングし基板450の表面の一部を露出させるエッチング工程と、第1の樹脂460の表面に、前記配線の一部となる第1の金属470および第1の金属470より硬度が低い第2の金属480を、物理気相成長によって成膜する第1、第2の成膜工程と、溝462の側面に第1の金属470が成膜されていないか、成膜された厚みが、第1の樹脂460の上面に成膜された厚みよりも薄い場所に該当する高さ、若しくは溝462の底面に成膜された第1の金属470の厚みよりも薄い場所に該当する高さに、切削刃490を設置する設置工程と、切削刃490により第1の樹脂460を切削する切削工程を含む。
【選択図】図19

Description

本発明はウエハレベルパッケージ構造およびその製造方法に関するものである。
近年、半導体を用いた回路システムに対しては、小型化の要求が非常に高まっている。このような要求を満たすため、半導体回路はそのチップサイズに近いパッケージ(CSP)に実装されることがある。
CSPを実現する方法の一つとして、ウエハレベルパッケージ(WLP)と呼ばれるパッケージ方法が知られている。WLPの一例は、ダイシングにより個片化する前のシリコンウエハに対して外部電極などを形成する方法であり、ダイシングによる個片化は、外部電極などを形成した後に行われる。WLPを用いれば、多数の半導体チップに対して再配線パターンおよび外部端子電極(第二電極)などの形成を同時に行うことができるため、生産性を高めることができると期待されている。よって、WLPは半導体装置である。
ウエハレベルパッケージは、ファンインとファンアウトがある。ファンインは、チップサイズと同等な領域において、半導体装置としての外部電極(外部端子)を設ける。例えば、チップ上のパッシベーション膜上に形成された再配線等を介して、そのチップの表面領域内において、外部端子を形成する。ファンアウトは、チップサイズよりも大きな領域において、半導体装置としての外部端子を設ける。例えば、チップ上のパッシベーション膜上に形成された再配線等を介して、そのチップが埋め込まれる絶縁樹脂の表面領域において、外部端子を形成する。ファンアウトにおいては、例えば、複数のチップが埋め込まれた絶縁樹脂で形成された絶縁樹脂ウェハ上において、再配線及び外部電極を形成する。よって、生産性を高めることが出来る。尚、シリコンウェハは、所謂、ウェハ前工程(回路の焼き付けから、チップ上のパッシベーション膜が形成されるまで)が終了した後、ダイシングを行い機能単位に個片化し、個片化されたそれら複数のチップを前記絶縁樹脂ウェハに搭載する。ファンアウトもWLPである。
また近年、LSIパッケージはウエハプロセスと一体化して加工し、小型化と低コスト化、さらには性能向上を図っている。しかし、ウェハ上の再配線及び絶縁層等の形成は、PVD(Physical Vapor Deposition)やメッキ(plating)とフォトリソグラフィ法の組み合わせで行われており、更なる低コスト化が求められている。
その対応策として、永久レジストとしての絶縁材料をロール金型押し付けやフォトリソグラフィ法などで凹凸に加工し、その上に前面に金属層を被着し、永久レジストの凸部及び金属層を研磨するダマシンプロセスに類似した製法を適用することで、永久レジストの凹部内に金属を配線としてパターニングする手法が考案されている。
しかしながらこの方法における研磨は、ウエハ前工程で採用されているCMP(Chemical Mechanical Polishing)法を用いた場合に、従来の方式であるPVDやメッキとフォトリソグラフィの組み合わせと比べ、価格的に利点がない。CMP法に変わる方法として機械研磨法があるが、砥粒などのコンタミネーション等が起こり、均質な平坦加工面を保つための加工時間が長くなる。
これに対し、特許文献1〜特許文献4による研削方法は研削時間が短く、平坦加工が容易に出来ることから、低価格手法として提案されている。
特開平7−326614号公報 特開2004−319965号公報 特開2005−64451号公報 特開2005−12098号公報
少なくとも一つの課題は、永久レジストの凹部内に金属を配線として形成するにあたり、特許文献1〜特許文献4で用いる研削方法では、永久レジスト材料と金属の複合体の研削であることから、永久レジスト材料の材質、金属の材質、または金属の形成方法等を熟慮しなければ、刃の自己振動(ビビリ)、刃の磨耗、刃に被研削物が付着するなど問題が発生し、生産性がよいとは言えない。
本発明にかかるウエハレベルパッケージ製造方法の代表的な構成は、基板の表面に、配線が形成される溝を含む絶縁性の第1の樹脂をモールドでプレスし固めることにより形成する樹脂形成工程と、第1の樹脂を酸素ドライエッチングでエッチングし基板の表面の一部を露出させる酸素ドライエッチング工程と、第1の樹脂の表面に、配線の一部となる第1の金属を、物理気相成長によって成膜する第1の成膜工程と、第1の金属の表面に、配線の一部となる、第1の金属より硬度が低い第2の金属を成膜する第2の成膜工程と、溝の側面に第1の金属が成膜されていない高さ、または、溝の側面に成膜された第1の金属の厚みが、第1の樹脂の上面に成膜された第1の金属の厚みよりも薄い場所に該当する高さ、若しくは溝の底面に成膜された第1の金属の厚みよりも薄い場所に該当する高さに、切削刃を設置する設置工程と、切削刃を走査することにより、少なくとも第1の樹脂を切削する切削工程と、を含む、ことを特徴とする。
上記の構成によれば、例えば、第1の成膜工程の結果、第1の樹脂の上面から溝の側面の上部までは、相対的に硬度の高い第1の金属が成膜される。しかしさらに下方(溝の底部)にゆくに従って溝の側面に成膜される第1の金属の厚みは次第に小さくなってゆき、やがてゼロとなる。次に第2の成膜工程を行うと、溝の底部、第1の樹脂の上面、および溝の側面の上部に成膜された第1の金属の上に、第2の金属が成膜される。
本発明の特徴は、上記のような成膜が行われた後の切削工程において、切削刃が、例えば、溝の側面に第1の金属が成膜されていない(厚みがゼロ)になる高さを狙い、その高さの切削ラインに沿って切削を行うことである。したがって切削刃が切削するのは、例えば、切削対象の中で最も軟らかい第1の樹脂と、第1の金属よりも相対的に硬度の低い第2の金属の2種類だけである。
切削刃が、第1の樹脂をその上面に近い高さで切削する場合、第2の金属よりも相対的に硬度の高い第1の金属が溝の側面の一部にも相当量の厚さで成膜されている。そのため、第1の金属も含めた3種類の材料を切削することとなる。かかる場合と比較すると、本発明(第1の金属が成膜されていない(厚みがゼロ)になる高さを狙う)は切削刃の磨耗の程度が、非常に小さく、切削刃の寿命を大幅に延ばすことが可能である。また、配線を形成する金属の配線パターンが歪むことが防止されるという顕著な効果を有する。
一方、本発明においても、切削刃が、第1の金属の厚みが薄い高さを狙った場合は第1の金属も含めた3種類の物質を切削することとなる。しかし本発明の特徴は、切削刃が、溝の側面に成膜された第1の金属の厚みが、第1の樹脂の上面に成膜された第1の金属の厚みよりも薄い場所に該当する高さ、若しくは溝の底面に成膜された第1の金属の厚みよりも薄い場所に該当する高さを狙って、切削することである。したがって、溝の側面に成膜された第1の金属の厚みの大きい高さを切削する場合に比較すれば、切削刃の磨耗の程度は小さく、切削刃の寿命を延ばすことが可能である。
上記の第1の樹脂は、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂またはユリア樹脂を主成分とするとよい。例えば、ダイヤモンド製のバイトなどの切削刃による切削は、切削時の局部発熱で塑性変形を起こさない熱硬化樹脂が望ましい。切削刃の切れ味を良くするためには、適度な弾性率を持ち、応力歪曲線における破断強度が比較的低い樹脂が良好と考えられるからである。例えば、応力に対する歪みは数%以下が好ましく、クレーズ(Craze)が生じにくい、切削刃の絡み付きの少ない材料とするべきだからである。上述の樹脂はいずれも、例えば弾性率が2〜4GPaを示す程度に固く伸びが少ないπ型環状基を含有している。
またこれらの樹脂は、固くて伸びが少ない特性を有することから、これらの樹脂が切削される際、一緒に切断される隣接する金属との間に、隙間が生じにくい。そのため樹脂が歪むことにより配線を形成する金属が歪むことが防止されるという顕著な効果を有する。
上記の基板は、少なくともその表面の一部にパッシベーション膜を有し、パッシベーション膜が第1の樹脂と接するとよい。パッシベーション膜と第1の樹脂とが接することによって第1の樹脂の密着性(接着力)が向上し、切削性能が、より向上するからである。
パッシベーション膜は、ポリイミド樹脂を主成分とするとよい。パッシベーション膜に接する第1の樹脂として用いられるフェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂、またはユリア樹脂は、ポリイミド樹脂に接着する感光性樹脂であり、接着力が強く、切削しやすい性能を有するからである。
第1の成膜工程は、溝に対応した位置に開口部を有するメタルマスクを用いたイオンプレーティング法によって行ってもよい。
上記の構成によれば、第1の成膜工程の結果、メタルマスクおよび溝に、第1の金属が成膜される。次にメタルマスクをリフトオフして第2の成膜工程を行うと、溝に成膜された第1の金属の上に第2の金属が成膜され、第1の樹脂の上面及び溝の側面には直接、第2の金属だけが成膜される。したがって、切削工程では、溝の側面の第1の金属の成膜厚さを気にすることなく、第1の金属が存在しない切削ライン、あるいは第1の金属の厚みが薄い切削ラインに沿って切削を行うことが可能である。
さらに第2の成膜工程は、物理気相成長によって行ってもよく、例えば、溝に対応した位置に開口部を有するメタルマスクを用いたイオンプレーティング法によって行ってもよい。
上記の構成によれば、第1の成膜工程および第2の成膜工程の結果、メタルマスクおよび溝に、第1および第2の金属が成膜される。次にメタルマスクをリフトオフすれば、溝にだけ第1および第2の金属が成膜された状態となる。したがってこの場合も、切削工程では、溝の側面の第1の金属の成膜厚さに配慮することなく、第1の金属が存在しない切削ライン、あるいは第1の金属の厚みが薄い切削ラインに沿って切削を行うことが可能である。
一方、第2の成膜工程は、スパッタリング法によって行ってもよい。第1の金属よりも相対的に硬度の低い第2の金属の成膜厚さが、イオンプレーティング法による第2の金属の成膜厚さよりも厚くなっても、切削刃の磨耗等への影響が少ないからである。
第2の成膜工程は、イオンプレーティングやスパッタリングなどの物理気相成長に代えて、メッキ法によって行ってもよい。第1の金属よりも相対的に硬度の低い第2の金属の成膜厚さが、物理気相成長による第2の金属の成膜厚さよりも厚くなっても、切削刃の磨耗等への影響が少ないからである。
上記の樹脂形成工程では、溝に隣接する第1の樹脂の断面を、基板の表面を基準として長方形または正テーパに形成してよい。
上記のように溝に隣接する第1の樹脂の断面が正テーパ形状であっても、溝の側面を下方(溝の底部)にゆくに従って、成膜される第1の金属の厚みは次第に小さくなり、例えば、第1の樹脂の上面に成膜される第1の金属の厚みより小さくなるからである。
また、溝に隣接する第1の樹脂の断面が長方形であれば、溝の側面は垂直な面となる。したがって、既に述べたような、溝の側面を下方にゆくに従って、第1の金属の成膜厚さが次第に小さくなりやがてゼロになるという、本発明による切削工程を適用可能な構造が実現できる。
上記のメタルマスクの開口部の幅は、溝の幅よりも狭くしてよい。これによって、溝の側面における第1の金属の成膜厚さを、更に意図的に薄くすることができるからである。
上記の構成の特徴は、このように、溝の側面における第1の金属の成膜厚さを、更に意図的に薄くすることによって、本発明による切削工程を適用可能な、第1の金属の厚みが薄い範囲(マージン)を広くすることである。
上記の基板は、回路及び回路へ信号を入出力する内部端子電極を含む半導体基板であり、溝に成膜された第1の金属および第2の金属は、内部端子電極と、半導体基板のチップに相当する領域内にファンインとして設けられた外部端子電極と、を接続する配線層を形成してよい。
上記の基板は、回路及び回路へ信号を入出力する内部端子電極を含む半導体チップと、半導体チップの少なくとも側面を覆う絶縁性の第2の樹脂とを含み、溝に成膜された第1の金属および第2の金属は、内部端子電極と、半導体チップの領域外の第2の樹脂にファンアウトとして設けられた外部端子電極と、を接続する配線層を形成してよい。
例えば、上記の基板は、ウエハをダイシングした複数のチップを第2の樹脂に再配列した、ファンアウトWLP用基板である。
本発明によれば、切削刃の磨耗を抑制して切削刃の寿命を延ばすことが可能なウエハレベルパッケージの製造方法を提供可能である。また、配線を形成する金属の配線パターンが歪むことが防止されるので、安価でありながら微細なパターン加工が実現きるという顕著な効果を有する。
本発明の好ましい実施形態による回路基板(シリコンウエハ)の構造を示す模式的な断面図である。 本発明によって組立てられたパッケージをボール側から見た平面図である。 本発明によって組立てられたパッケージの側面図である。 本発明によるWLP製造方法を説明する再配線部の平面図である。 本発明によるWLP製造方法の第1の実施形態を説明する断面図である。 本発明によるWLP製造方法を説明する断面図である。 本発明によるWLP製造方法を説明する断面図である。 本発明によるWLP製造方法を説明する断面図である。 本発明によるWLP製造方法を説明する断面図である。 本発明によるWLP製造方法を説明する断面図である。 本発明によるWLPの配線層21の断面図である。 本発明によるWLP製造方法を説明する断面図である。 本発明によるWLP製造方法を説明する断面図である。 本発明によるWLP製造方法を説明する断面図である。 本発明によるWLP製造方法を説明する断面図である。 本発明によるWLP製造方法を説明する断面図である。 本発明によるWLP製造方法の第2乃至第7の実施形態に共通のプロセスフローを示すフローチャートである。 図17のフローチャートに沿って製造されるWLPの変化の一例を示す概略図である。 本発明によるWLP製造方法の第2の実施形態を示す図である。 図19においてWLP製造方法が完了した結果得られる、ウエハレベルパッケージの中間体を示す図である。 本発明の各実施形態に利用する各種樹脂および金属の物性値を示す表である。 図19の第1の樹脂としては適さない樹脂(ポリイミド樹脂等)に生じるクレーズ(Craze)の例を示す模式図である。 各種樹脂の応力−歪み曲線を示すグラフである。 図19の高さH0における切削を微視的に見た模式図である。 本発明によるWLP製造方法の第3の実施形態を示す図である。 図25においてWLP製造方法が完了した結果得られる、WLPの中間体を示す図である。 本発明によるWLP製造方法の第5の実施形態を示す図である。 図27の成膜状態から、メタルマスクをリフトオフして第2の成膜工程を行った成膜結果を示す図である。 図28の成膜状態から、切削・平坦化工程を行った結果得られる、WLPの中間体を示す図である。 本発明によるWLP製造方法の第6の実施形態を示す図である。 本発明によるWLP製造方法の第7の実施形態を示す図であり、本実施形態で用いる基板の平面図である。 図31の断面図である。 図31のファンアウト用WLP基板の製造工程を例示する図である。 図31のファンアウト用WLP基板に対して図17に示したWLP製造方法を適用して製造した、WLPの完成体を例示する図である。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図1は、本発明の好ましい実施形態による回路基板(シリコンウエハを含む)の構造を示す模式的な断面図である。
図1に示すように、本実施形態によるシリコンウエハ10は、ウエハ本体である基板1と、基板1の表面に形成されたチップ取り出し電極(内部端子電極)2と、チップ取り出し電極2に電気的に接続された半田ボール(外部端子電極)9とを備えている。基板1は、その後個片化される複数の半導体チップからなる集合基板である。これら半導体チップに形成されている回路は互いに同一である。
基板1の表面は、チップ取り出し電極2が設けられた領域以外のほぼ全面が絶縁性のパッシベーション膜3で覆われている。特に限定されるものではないが、チップ取り出し電極2は例えばアルミニウム(Al)からなる。チップ取り出し電極2には、後述する配線層と接する表面にメッキ(例えばNi+Au)があらかじめ施されていても構わない。尚、本明細書においては、「基板1」と言うときには、チップ取り出し電極2及びパッシベーション膜3を含むことがある。したがって、「基板1の表面」とは、チップ取り出し電極2の表面や、パッシベーション膜3の表面も指すことがある。
これら基板1、チップ取り出し電極2及びパッシベーション膜3からなる部分は、いわゆる前工程(拡散工程)にて作製される部分である。前工程においては、ステッパーなどを用いた極めて高精度なフォトリソグラフィー法によって、回路に関連する極微細な内部配線などが基板上に形成される。これら内部配線の端子となる部分がチップ取り出し電極2である。本実施形態によるシリコンウエハ10は、その表面にウエハレベルで加工を施すことにより、図1に示す配線層21,22及び半田ボール9などを形成するものである。尚、本発明において、外部端子電極は、半田ボール9には限られない。本願発明の特徴の一つである樹脂6は、配線層21(第1の金属配線)と配線層21(第1の配線に物理的に隣接する第2の金属配線)との電気的な絶縁を確立する。
図2は、本発明により組立てられたパッケージの平面図である。図2においては、半田ボール9が形成された面を表面にして示している。
図3は、本発明により組立てられたパッケージの平面図である。図3においては、半田ボール9が形成された面を上面にして示している。
図1に示すように、基板1の表面には、チップ取り出し電極2とパッシベーション膜3が設けられている。上述の通り、パッシベーション膜3は、基板1の表面のうちチップ取り出し電極2が設けられた領域以外のほぼ全面を覆っている。取り出し電極2は、バリア金属配線4b及びアルミニュウム配線銅配線5bが積層されてなる配線層21に接続されている。特に限定されるものではないが、バリア金属配線4bの厚みとしては0.3μm程度、アルミニュウム配線5bの厚みとしては5μm程度とすればよい。
なお、配線5bの材質は銅(Cu)であっても問題はなく、銅(Cu)を配線層とする場合にはバリア金属の上にメッキ法にて銅(Cu)を積層することも可能である。
配線層21の平面形状の一例は図4に示されており、特に限定されるものではないが、配線層21の上面のうち、配線層22によって覆われる部分22a以外は、全て保護絶縁膜11(図1)によって覆われている。本明細書においては、配線層21,22の上面のうち、保護絶縁膜11によって覆われていない部分を「第1の部分」と呼び、保護絶縁膜11によって覆われた部分を「第2の部分」と呼ぶことがある。したがって、配線層21は第1の部分を有していない。
さらに、図1に示すように、配線層21の端部は、バリア金属配線7及び銅配線8が積層されてなる第2の配線層22に接続されている。特に限定されるものではないが、バリア金属配線7の厚みとしては0.3μm程度、銅配線8の厚みとしては10μm程度とすればよい。銅配線8は、アルミ配線であってもよい。第2の配線層22は、半田ボール9の下地となるポスト電極として機能する配線層であり、基板1の表面に対して垂直に設けられている。換言すれば、再配線部21のように基板1の表面に沿って延在する部分を有していない。
バリア金属配線4および7としては、Ti、Cr、Ta又はPdからなる単層膜、或いは、TiとNiの積層膜などを用いることができる。本発明においてバリア金属配線4および7を設けることは必須でないが、一般に、パッシベーション膜3の表面にアルミニュウム配線5を直接形成すると両者の密着性が不足し、一旦大気中に曝されたアルミニュウム配線5の表面に銅配線8を直接形成すると両者の密着性が不足するため、これらを設けることが好ましい。但し、本発明においては銅配線5および8をPVD(物理気相成長)法によって形成する場合、被着エネルギを制御することによって密着性や被着応力を調整することが可能である。したがってこの場合においては、従来のWLPに比べると、バリア金属配線4および7を設ける必然性は低い。
図1に示すように、基板1の表面のうち半田ボール9が形成される領域を除く全面は、保護絶縁膜11で覆われている。保護絶縁膜11の材料については特に限定されないが、電気的絶縁性無機物をPVD法で被膜したものや液状の有機絶縁材料をキュアなどで固化した材料を用いることが好ましい。
かかる構造により、配線層21の表面のうち、配線層22によって覆われる部分以外は全て保護絶縁膜11によって覆われることになる。同様に、配線層22の表面のうち、半田ボール9によって覆われる部分(第1の部分)以外は、全て保護絶縁膜11によって覆われることになる(第2の部分)。
次に、本実施形態によるウエハレベルパッケージの第1の実施形態の製造方法について説明する。
図5〜図16は、本実施形態によるウエハレベルパッケージの第1の実施形態の製造方法を説明するための工程図である。図5乃至図10は、図2における左側に示す複数のチップ取り出し電極2がY軸方向に展開されている場所の断面図に相当する。図11乃至図16は、図2における左側に示すいずれか一つのチップ取り出し電極2及び配線層21並びに半田ボール(外部端子電極)9のX軸方向の断面図に相当する。
まず、前工程が完了した基板1を用意し、図5に示すように、その表面を絶縁性の優れた樹脂6で覆う(樹脂塗布工程)。樹脂塗布膜の厚さはとくに限定するものではないが5μmから30μm程度がのぞましい。本願発明の特徴の一つである樹脂6の材料については、後述する。
次に配線層21(図1)を形成すべき領域の部分が図6(c)に示す溝201aとなるように樹脂6を溝形成する(樹脂形成工程)。樹脂の形成工程は、所定の大きさの凹凸の面を有するモールド型200の凹凸面を塗布された樹脂に対して、精確にアライメントされた位置に押しつける。モールド型200を基板1に押しつけるにあたり基板1に対して平行に押しつけなければならない、なぜならば基板1への力学的ダメージを無くすため均一な圧力にする必要があるからである。同様に基板1の面の平坦性が悪いとモールド型200と基板1との平行性が保てない為、モールド型200及び基板1に応力の不均一差から応力集中によりモールド型200や基板1にダメージを与えることになる。またモールド型200を樹脂6に押し付ける圧力は樹脂6の粘性によるが、10MPa以下が好ましい。モールド型200を樹脂6に加圧する際にモールド型200の凹部に空気を巻き込み、樹脂が未充填の場合がある、また空気の巻き込みを防ぐ為、真空中でモールドする場合がある。以上によれば溝幅(再配線幅)は10μm以下の微細な加工が可能となる。
次にモールド型200を樹脂6に押し付けた状態で、樹脂6に所定の紫外線(波長300〜400nm)を照射して樹脂6を硬化させる。樹脂6に対し紫外線を照射するにあたりモールド型200を紫外線が透過する材料にする必要がある為、材料は紫外線透過率の高く光学特性の良い石英ガラスが好ましい。
次に硬化反応が完了した樹脂6に対してモールド型200を離型する。この離型後に基板1上には樹脂6の凹凸形状が完成する。樹脂6の基板1に対する特性としては密着性の良い樹脂である必要があるが、モールド型200に対しては密着力が大きいと樹脂6からの離型性が悪くなり、離型後モールド型6の凹部に樹脂が残る又は基板1上に樹脂6の突起部が欠損する場合がある。この対策として、モールド型200に予めシランカップリング剤を介してフッ素系の離型剤を塗布する又はモールド型に超音波振動を与えながら離型する必要がある。
前記の樹脂形成工程は樹脂6を紫外線において硬化させる方法であるが、基板1上の樹脂6をその樹脂6のガラス転移温度以上に昇温させて、樹脂6の粘性を低下させた後に前記と同様に樹脂6をモールド型で押し付ける。その後樹脂をガラス転移温度以下に冷却し、樹脂6を硬化させた後に、モールド型200を離型させる方法もある。
次に、第1の樹脂を酸素ドライエッチングでエッチングし基板の表面の一部を露出させる(酸素ドライエッチング工程)。図6(c)に示すモールド型200の離型後にモールド型200の凸面と基板表面の間には薄い残膜204が基板1の表面上に残ってしまう。その残膜204を除去する方法として、図7に示すドライエッチング法である酸素リアクティブイオンエッチング(RIE)が上げられる。酸素ドライエッチング202の最適な条件としてRFパワー150W、チャンバー内のエッチング時圧力3Paが好ましい。以上により溝201が形成する(図8)
このようにして配線層21を形成すべき領域の部分の溝201を形成し、次に図9に示すように、マスクを使用せず基板1全面にバリア金属材料4及びアルミニュウム5をPVD法によりこの順に被着させる(成膜工程)。ここで溝201の内部に被着したバリア金属材料4bとアルミニュウム5bがこの後の工程を経て第1の配線層21を形成することになる。
なお、アルミニュウム5は銅(Cu)であっても問題はなく、銅(Cu)とした場合はPVD法によらずメッキ法によって積層すること可能である。銅(Cu)を積層とした場合はPVD法、メッキ法のどちらかの製法を選択することが可能である。
第1の配線層21となる成膜を被着した後は、切削刃によって成膜した表面から基板1の表面に対して平行に切削し、樹脂によって形成された溝201の内部にのみ配線層21が残るよう4uと5u部分を除去する(研削工程)。これによって配線21が完成する(図10、図11参照)。なお、研削工程において樹脂6の一部が切削されてもなんら問題はない。基板1の表面(または裏面)から切削刃までの位置(高さ)について、切削ライン(走査ライン)が、バリア金属材料4の存在しない位置(高さ)であることが、最も望ましい。詳細は後述する。
引き続き第2の配線層22を形成する。第2の配線層22の形成方法は、図12に示すように、配線層22の平面形状に対応する開口部301が設けられたメタルマスク300を用意し、基板1の表面のうち、配線層22を形成すべき領域が開口部301を介して露出するよう、メタルマスク300を被せる(マスク工程)。
次に、図13に示すようにメタルマスク300を被せた状態で、PVD法によってバリア金属材料7及び銅8をこの順に被着させる(成膜工程)。これにより、メタルマスク300の開口部301を介して露出している基板1の表面(正確にはアルミニュウム配線5bの表面)、及びメタルマスク300の上面に、バリア金属材料7及び銅8が堆積した状態となる。
そして、図14に示すように、メタルマスク300を基板1から剥離すれば(リフトオフ工程)、フォトリソグラフィー法を用いることなく、バリア金属配線7及び銅配線8からなる第2の配線層22が形成される。
次に、図15に示すように、半田ボール9を形成すべき部分を除く基板1の表面に、電気的な絶縁性を有する無機物質をPVD法により選択的に被膜する(保護絶縁膜形成工程)。絶縁材料を選択的に供給すると、配線層21の全面と配線層22の側面22sが保護絶縁膜11によって覆われることになる。絶縁材料を供給する前の段階では、配線層22が基板から最も突出していることから、配線層22を避けるように絶縁材料を選択的に供給すれば、配線層22の上面の全体が絶縁材料によって覆われることはない。なお、保護絶縁膜11の形成にはスクリーン印刷法を用い流動性を有する絶縁材料を選択的に供給し、キュアを行うことにより固化する方法でも良い。
その後は、配線層22の露出部分に半田を供給しこれを溶融させれば、図16に示すように半田ボール9が形成される(電極形成工程)。以上により、一連のWLP工程が完了する。その後は、スクライブラインに沿って基板1をダイシングすれば、個々の半導体チップに個片化することができる(切断工程)。尚、基板1のダイシングは、保護絶縁膜11を形成した後、半田ボール9を形成する前に行っても構わない。更に、半田ボール9に代えて配線層22のポスト電極を外部端子電極と見做すことも可能である。
以上説明したように、本実施形態によるシリコンウエハ10の製造方法によれば、2回のPVD被膜と1回の樹脂形成工程と1回の酸素ドライエッチング工程によって配線層21,22が直接形成される。さらに溝201の周囲を形成する樹脂6は除去することなくWLPを構成する一部分となる。樹脂6を永久レジストと呼ぶことがある。このため、従来の一般的な方法を用いたWLPと比べて、工程数が1/2以下に減少する。しかも、モールド型200とマスク300は安価に大量生産可能であるとともに、モールド型200及びマスク300を繰り返し使用することが可能である。これらにより、生産性が高く低コストなシリコンウエハ10を提供することが可能となる。
(ウエハレベルパッケージ製造方法)
図17は本発明によるウエハレベルパッケージ製造方法の第2〜第7の実施形態に共通のプロセスフローを示すフローチャートである。尚、前述の第1の実施形態も、図17のプロセスフローに準じている。図18は図17のフローチャートに沿って製造されるウエハレベルパッケージの変化の一例を示す概略図である。
図18に示すように、本方法では、基板450を用い、基板450は例えば半導体基板(例えばシリコンウエハ)としてよい。基板450には内部端子電極(チップ取り出し電極)442と絶縁体のパッシベーション膜444とが配列されている(特に断らない限り、これらを総称して基板450と呼ぶ)。
本方法ではまず、かかる基板450の表面に凹凸形状の絶縁性の第1の樹脂452を形成する樹脂形成工程400(図17)を行う。樹脂形成工程400では、例えば図18(a)に示すように、基板450の表面に第1の樹脂452を塗布する。第1の樹脂452は、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂またはユリア樹脂を主成分としてよい。
次に図18(b)〜(d)に示すように、第1の樹脂452の一部(内部端子電極442の位置)をモールド型200の凸部に精度良くアライメントを行い、基板450に対し平行にモールド型200を所定の圧力で押し付ける。次にモールド型200を樹脂6に押し付けた状態で、樹脂6に所定の紫外線をモールド型200に透過し、樹脂6を硬化させる。次に図18(d)に示すようにモールド型200を離型後、樹脂6の残膜204が残る為図18(e)に示すように酸素ドライエッチングによって除去する。図18(f)に示すように、残存する第1の樹脂452Aの間に溝454が形成される。第1の樹脂452Aは「凸」に相当し、溝454は「凹」に相当する。基板450を視点とすれば、第1の樹脂452が有する「凹」は、溝であり孔でもある。これは、図2及び図4が示す配線層21を絶縁する材である樹脂6の形状から当然に理解できることである。尚、第1の樹脂452は、樹脂6と同じである。 このように樹脂形成工程400で形成される第1の樹脂452には、溝454による高低差すなわち凹凸があればよい。
次に、第1の樹脂を酸素ドライエッチングでエッチングし基板の表面の一部を露出させる酸素ドライエッチング工程401を行う。
本方法では図17に示すように、酸素ドライエッチング工程401の後に、配線の一部となる第1の金属470を成膜する第1の成膜工程410と、配線の一部となる第2の金属480を成膜する第2の成膜工程420とを含む。第1の成膜工程410、第2の成膜工程420では、いずれも、物理気相成長(PVD:Physical Vapor Deposition)によって、第1の金属470および第2の金属480を成膜する。PVDの例としては、蒸着(抵抗加熱蒸着、電子ビーム蒸着、分子線エピタキシー法など)、イオンプレーティング、イオンビームデポジション、スパッタリングなどが挙げられる。
さらに本方法では、所定の位置に切削刃490を設置する設置工程430と、切削刃490によって金属(配線)および第1の樹脂を切削して平坦化する切削工程440とを含む。これらの工程については、以下の本発明の各実施形態について説明する。
(第2の実施形態)
図19は本発明によるウエハレベルパッケージ製造方法の第2の実施形態を示す図である。図20は、図19においてウエハレベルパッケージ製造方法が完了した結果得られる、ウエハレベルパッケージの中間体を示す図である。
本実施形態では、図17の樹脂形成工程400と酸素ドライエッチング工程401において、溝462に隣接する第1の樹脂460の断面を長方形とした。かかる第1の樹脂460および溝462に、相対的に硬度の高い第1の金属470を成膜する第1の成膜工程410と、相対的に硬度の低い第2の金属480をさらに成膜する第2の成膜工程420とを行った。その結果、図19に示す成膜状態が得られる。
第1の金属470は、Ti、Cr、TaまたはPdとしてよく、第2の金属480は、CuまたはAlとしてよい。これら材質から分かるように、バリアメタルとして用いられる第1の金属470と、配線メタルとして用いられる第2の金属480との間には、硬度の差がある。
次に、図17に示すように、設置工程430を行う。設置工程430では、図19の溝462の側面(第1の樹脂460の側壁)に成膜された第1の金属470が成膜されていない、厚みがゼロの場所に該当する高さである高さH0に切削刃490を設置して第1の樹脂460および第2の金属480を切削する。その結果、図20に示すウエハレベルパッケージの中間体が得られる。
本実施形態によれば、第1の成膜工程410の結果、図19に示すように、第1の樹脂460の上面から溝462の側面の上部までは、相対的に硬度の高い第1の金属470が成膜される。しかしさらに下方にゆくに従って第1の樹脂460の側面に成膜される第1の金属470の厚みは次第に小さくなってゆき、やがてゼロとなる。次に第2の成膜工程420を行うと、図19に示すように、溝462の底と、第1の樹脂460の上面と、溝462の側面の上部とに成膜された第1の金属470の上に、第2の金属480が成膜される。尚、第2の成膜工程420は、図9の配線5の様に、溝462を埋めるように第2の金属480を成膜してもよい。尚、第1の樹脂460の上面に成膜された第1の金属470の厚さと、溝462の底部に成膜された第1の金属470の厚さとは、ほぼ同じ厚さである。
(第1の金属が成膜されていない所を切削刃で切削)
本実施形態の特徴は、上記のような成膜が行われた後に、設置工程430において、例えば第1の金属470が成膜されていない、厚みがゼロの場所に該当する高さH0の切削ラインに沿って切削刃490を設置し、図17に示す切削工程440にて基板450の表面に沿って切削刃490を走査することによって切削を行うことである。したがって切削刃490が切削するのは、最も軟らかい第1の樹脂460と、第1の金属470よりも相対的に硬度の低い第2の金属480の2種類だけである。尚、第2の金属480の成膜の厚さは任意であり、切削刃490の設置高さHとは直接的な関連はない。例えば、第2の金属480の成膜の厚さが薄い場合、高さH0の切削ラインで切削刃490が切削するのは、第1の樹脂460だけの場合もある。例えば、第2の金属480の成膜の厚さが薄い場合、高さH1の切削ラインは、溝462に形成された第2の金属480の表面である場合もある。尚、「最も軟らかい」とは、切削される対象の複数の材料のうちで最も軟らかい材質であるという意味である。尚、切削刃490を固定して基板450を走査する、または両者をそれぞれ独立して走査する、ことも本願の技術範囲に含まれる。
上記の高さH0よりも高い位置で切削する場合、相対的に硬度の高い第1の金属470が溝462の側面にも成膜されている。そのため、第1の金属470も含めた3種類の材料を切削することとなる。かかる場合と比較すると、本実施形態は切削刃490の磨耗の程度が最も小さく、切削刃490の寿命を最も延ばすことが可能である。
(第1の金属の成膜厚さが小さい所を切削刃で切削)
ただし、設置工程430および切削工程440では、溝462の側面に成膜された最も硬度の高い第1の金属470の厚さが小さければ、その高さを狙って切削してもよい。例えば図19の領域A拡大図に示すように、高さH1では、第1の金属470の成膜厚さT1は、第1の樹脂460の上面に成膜された同じ第1の金属470の厚みT2(図19の領域B拡大図参照)よりも薄くなっている。この高さH1の切削ラインで切削してもよい。
上記の構成によれば、切削刃490は、第1の金属470、第2の金属480および第1の樹脂460の3種類を切削することとなるものの、第1の金属470の成膜厚みT1は、上記の条件を満たすほど小さい。これを、上記の高さH1よりも更に高い位置で切削する場合と比較すれば、切削刃490の磨耗の程度は小さく、切削刃490の寿命を延ばすことが可能である。
(断面長方形の樹脂)
さらに本実施形態では、第1の樹脂460が長方形の断面を有するため、第1の樹脂460の側面は垂直な面となる。したがって、第1の樹脂460の側面を下方にゆくに従って、第1の金属470の成膜厚さが次第に小さくなりやがてゼロになり、本実施形態による切削工程440を適用可能な構造が実現できる。
(比較例)
特許文献1を比較例として本発明の実施形態と比較する。特許文献1の技術では、同文献の図10及び段落のように、SiO2層間絶縁膜22のエッジ面上であって、バリヤメタル24との界面よりやや下がった位置に切削刃6を当接させ、X方向に切削することを開示するものの、バリヤメタル24の硬度と切削刃の劣化(摩耗)についての課題は一切開示されておらず、切削刃の劣化抑止を視点とした切削刃の高さについての検討は一切されておらず、開示も示唆もない。更に後述する層間絶縁膜22の材質と切削刃の関係の検討についても、一切開示示唆されていない。
一方、本発明では、切削刃の設定高さと第1の金属470との関係を厳密に規定することによって切削刃の磨耗を抑制し、切削性能も向上可能になるという顕著な効果を有する。更に、本発明では、後述する電気的な絶縁としての第1の樹脂460の材質と切削刃との関係を厳密に規定することによって切削刃の磨耗を抑制し、切削性能も向上可能になるという顕著な効果を有する。
(本発明によって切削刃の磨耗が抑制される理由)
既に述べたように、相対的に硬度の高い第1の金属470をより多く切削するほど、言い換えれば、切削ラインの線分長に占める第1の金属470の線分長の比率が大きいほど、切削刃490の磨耗が激しいため、第1の金属470の厚みが薄い所あるいはゼロになる所を狙って切削し、第1の金属470の切削量を可能な限り抑制するのが本発明の各実施形態の一つの特徴である。以下、物理定数と切削刃490の磨耗に関して考察する。
図21は、本発明の各実施形態に利用する各種樹脂および金属の物性値を示す表である。図21は、第1の樹脂460(他の符号が付された「第1の樹脂」も同様)として用いることのできる素材の代表として、フェノール樹脂を含んでいる。また、第1の金属470として使用可能な金属の代表としてTiを、第2の金属480として使用可能な金属の代表としてCuまたはAlを含んでいる。尚、ポリイミド樹脂は、フェノール樹脂の比較例である。
切削刃490で切削する時、切削される材料が切削刃490に抵抗感を受け、よって切削刃490が磨耗する原因は、第1に、切削される材料の硬度があり、第2に、材料の粘り(すなわち弾性伸びの大きさ)、がある。切削刃490が粘りのある材料を切削すると、切削刃490は、切れていない材料を引きずってしまうためである。Tiは上記の硬度・粘りの両方が高いため、とりわけ切削刃490を摩耗する材料である。
しかし本発明の各実施形態は、Tiに代表される硬度の高い第1の金属470が成膜されていない所、あるいはその厚みが薄い所に該当する高さを切削する。これにより、第1の金属470の切削量を抑制した。したがって、切削刃490の磨耗を抑制し、その寿命を大幅に延長可能である。
また、フェノール樹脂はポリマー構成に必要な官能アルキル基、水酸基などのネットワーク形成基が一般に多く、ポリイミドのイミド基などのネットワーク形成基に比べて、密な三次元構造をとる。そのため、弾性率は比較的高く、硬度も高く、塑性変形(クレーズ変形)範囲が小さい。特にフェノール樹脂は環状構造が主体のため、切削刃に切削対象物が付着して加工性能が劣化するなどの問題が生じず、切削加工しやすい。このように切削上の金属との特性上の差が小さくなることで、加工上の問題が排除される。
(本発明によって切削性能が向上する理由:第1の樹脂の素材)
既に述べたように、第1の樹脂460は、フェノール樹脂のほか、不飽和ポリエステル樹脂、メラミン樹脂またはユリア樹脂を主成分としてもよい。切削刃による切削は切削時の局部発熱で塑性変形を起こさない、熱硬化樹脂が望ましいからである。また、切削刃の切れ味を良くするためには、第1の樹脂460は、適度な弾性率を持ち、限界応力に対する歪みが小さく強度が比較的低い樹脂が良好と考えられるからである。
図22は、図19の第1の樹脂460としては適さない樹脂(ポリイミド樹脂等)に生じるクレーズ(Craze)の例を示す模式図である。クレーズとは、2次元絡み合い原子鎖の2次元鎖が整列し、切れ難くなる状態を言う。図22に示すように、プラスチックの袋を開封しようとするときに力Fを加えると、有機物バルク部492と、伸びて白濁する部分がクレーズ494とに別れ、非常に強く抵抗する現象である。白濁して見えるクレーズ494は、微小繊維であるフィブリル(ribril)496と、空隙部分であるヴォイド(void)498とを含む。
図23は各種樹脂の応力−歪み曲線を示すグラフである。第1の樹脂460としては、応力に対する歪みが数%以下の樹脂が好ましく、かかる樹脂はクレーズが生じにくい、切削刃への絡み付きが少ない材料である。図23(b)に示すように、上述のフェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂またはユリア樹脂はいずれも、かかる条件を満たしている。固く伸びが少ないπ型環状基を含有しているからである。
一方、図23(a)に示すように、ポリイミド樹脂は、応力に対する歪みが数十%にも及ぶ強度の高い樹脂であり、図22に示したクレーズを発生し易い。したがって第1の樹脂460の素材としては、切削刃490による切削性能を低下させるおそれがあるため、ポリイミド樹脂は不適当である。
ここでフェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂またはユリア樹脂を「主成分とする」という文言の定義を説明する。
フェノール樹脂には、フェノールとホルムアルデヒドを混合し、酸触媒で縮合重合し、高分子化したノボラック型と呼ばれる樹脂と、アルカリ触媒で縮合重合したレゾール型と呼ばれる樹脂とがある。前者はそのままでは熱可塑性であり、低分子状態では液体である。これにヘキサメチレンテトラミンなどを1〜20重量%硬化剤として混合すると、縮合重合し熱硬化樹脂となる。後者はそれ自体が自己反応性活性基を有するため、加熱されることで熱硬化する。
電子部品用途に関しては、熱硬化重合反応が制御しやすいノボラック型が主に使われている。本願で永久レジストと呼んでいるものはノボラック型であり、フォトレジストとして加工される場合、ノボラック型フェノール樹脂は100%がこの成分で占められている。フォトレジスト以外の、例えば塗布材料として用いられる場合には、様々な強度が強いマクロモノマー、例えばセルローズなどの充填剤や顔料(特に黒色顔料など)やフィラー(シリカガラス微粒子)などが添加物総量で0.1〜50重量%程度混入されることもある。
フェノール樹脂は、図23(a)の応力ひずみ曲線からも分かるように伸びが少なく、強度もそれほど高くないため、電子材料としてはもろい。多少強度を上げたいなどの要求に応じてエポキシ変性フェノール樹脂(変性をした部分すなわち、混合%に応じてエポキシの性質が強くなる)にしたり、耐熱性に劣ることからポリビニルアセタール変性フェノール樹脂にしたりすることができる。また、熱サイクル信頼性を向上させるためニトリルゴム変性フェノール樹脂にしたり、印刷性を高めるためロジン変性フェノール樹脂にしたりするなど、さまざまな性質改善のために変性が行われている。その変性樹脂の混合比は1%から50重量%のレベルで行われている。したがって本文では「フェノール樹脂を主成分とする」とは、フェノール樹脂50重量%以上であることと定義する。
メラミン樹脂はメラミンとホルムアルデヒドの縮合反応で得られるメチロールメラミンを重合縮合反応させ合成するが、窒素環状基を作るため、尿素樹脂より衝撃強度が強い。一般にはメチロールメラミンを繊維などに含浸させて、強化プラスティックを作るが、電子部品としてはセルローズ添加剤が5〜40重量%加えられて使われる。もちろん100%樹脂としての使用にも耐える。エポキシやユリア樹脂との変性加工は合成時にエポキシモノマーや尿素を適量加えることで自由に行える。また、混合することで中間的性質をもつ樹脂ができる。本文では「メラミン樹脂を主成分とする」とは、50重量%以上であることをここでは定義する。
不飽和ポリエステル樹脂は無水マレイン酸、イソフタル酸系などの不飽和ポリエステルとエチレングリコールなどの多価アルコールの縮合重合で作られる熱硬化性の樹脂であり、無水マレイン酸もスチレンも環状基のため、機械的強度が強いことが特徴である。したがって100%樹脂も使用できる。特に繊維に含浸させる強化プラスチックとしての用途に優れている。各種のエステル化合物で無数の種類が作れるが、異種樹脂による変性樹脂として表面の平滑性を保つため、合成時ペンタジエンなどを混ぜた変性や、相溶性のあるアクリルウレタンなど混ぜ透明性や光による黄変防止の変性などが考えられている。一般的に合成時に混ぜて作る反応基としてフェノール、エポキシ、ウレタンがあり、自由な配合ができるが、本文では「不飽和ポリエステル樹脂を主成分とする」とは、50重量%以上であることと定義する。
ユリア樹脂(尿素樹脂)は尿素とホルムアルデヒドを縮合反応させ合成されるもので、環状化合物をもたない直鎖のネットワークのため、破壊靱性が落ちる。そのため、100%樹脂を使用することは少なく、破壊靱性を増すために環状化合物であるビスフェノールA骨格を持つグリシン化合物0.5〜30重量%を合成時に入れて変性することなどが考えられている。また充填剤としてセルローズがよく用いられ、5〜40重量%入れることで機械的性質を調整できる。メラミン樹脂やフェノール樹脂との整合性もよく、反応時にメラミンやフェノールを加えることで、お互いの性質の中間的な性質が生まれる。本文では「ユリア樹脂を主成分とする」とは、50重量%以上であることと定義する。
図24は、図19の高さH0における切削後の樹脂と金属を断面から見た模式図である。図24(a)は図19の素材をそのまま用いていて、第1の樹脂460(フェノール樹脂等)と、第2の金属480(CuやAl)とが交互に切削される場合を示している。一方図24(b)は、図19の第1の樹脂460を仮にポリイミド樹脂461に変更した場合を示している。図19の素材をそのまま用いた場合は、図24(a)に示すように、切削は問題なく行われる。第1の樹脂460は、固くて伸びが少ない特性を有することから、切削される際、一緒に切断される隣接する第2の金属480との間に空隙を生じにくい。また、基板450からも第1の樹脂460は剥離しにくい。そのため配線を形成する金属の配線パターンが歪むことが防止されるという顕著な効果を有する。
しかし図24(b)のように、第1の樹脂460に代えてポリイミド樹脂461を使用すると、その強度の高さゆえに、切削刃に押されてポリイミド樹脂461が歪み、先行して切削される第2の金属480(左側)との間に空隙463を生じてしまうし、基板450からの剥離467も生じてしまう。また、ポリイミド樹脂461が歪むと、その後続の切削対象である第2の金属480(右側)をも歪ませてしまい、第2の金属480の基板450からの剥離469も生じてしまう。
上記の空隙及び剥離が発生すると、配線・樹脂パターンが歪んでしまうおそれがある。すなわち、金属の脱落、樹脂の脱落、内部ボイド等が発生しやすく、配線の断線、配線のショートが発生する可能性がある。特に配線密度の高い配線の場合、樹脂と金属、金属と基板、樹脂と基板、の接着面積がもともと小さいことから、上記のような金属からの剥離(例えば空隙463)、基板からの剥離(例えば剥離467、469)が起きやすい。よって、図24(a)のように切削しやすい第1の樹脂460を使用することが重要である。
(本発明によって切削性能が向上する理由:パッシベーション膜)
図19に示すように、基板450は、少なくともその表面の一部にパッシベーション膜444を有し、パッシベーション膜444が第1の樹脂460と接している。パッシベーション膜444と第1の樹脂460とが接することによって第1の樹脂460の密着性(接着力)が向上し、切削性能がより向上する。
本実施形態のパッシベーション膜444は、ポリイミド樹脂を主成分としている。パッシベーション膜444に接する第1の樹脂460として用いられるフェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂、ユリア樹脂のいずれかは、ポリイミド樹脂に接着する感光性樹脂であり、接着力が強く、切削しやすい性能を有する。これは、上記の第1の樹脂460の材料が、パッシベーション膜444の材料であるポリイミド樹脂の反応基である、カルボキシル基やイミド基と反応性のあるカルボキシル基、水酸基、イミド基を比較的多く含み、主鎖や副鎖にちりばめられているからである。
(第3の実施形態:第1の樹脂の断面が正テーパ形状)
図25は本発明によるウエハレベルパッケージ製造方法の第3の実施形態を示す図であり、図18(f)に示した第1の樹脂452Aに対して、第1の成膜工程410、第2の成膜工程420、設置工程430および切削工程440を施したものである。図26は、図25においてウエハレベルパッケージ製造方法が完了した結果得られる、ウエハレベルパッケージの中間体を示す図である。
本実施形態では、図17の樹脂形成工程400において、溝454に隣接する第1の樹脂452Aの断面を、正テーパ形状すなわち上底が下底より短い台形としている。
図25のような正テーパ形状の断面を有する第1の樹脂452Aを形成するには、一例として、図18(a)の第1の樹脂452に対して図18(b)に示すモールド型200をテーパ形状にすると可能となる。モールド型200をテーパ形状にすることにより、樹脂成型工程でのモールド型の離型性が前述の長方形断面の樹脂6と比較して極めて良くなり、またモールド型200の凹部に樹脂6が充填し易くなる。
第1の樹脂452Aの断面は、上底が短く下底が長い台形である。したがって第1の樹脂452Aの側面は裾広がりの傾斜面となっている。かかる場合、第1の金属470の溝454の側面における成膜厚さは、長方形断面を有する第1の樹脂460(図19)に比較すると、厚くなる。
しかし、第1の樹脂452Aが正テーパ形状の断面を有していても、溝454の側面を下方にゆくに従って、成膜される第1の金属470の厚みは次第に小さくなり、やがて第1の樹脂452Aの上面に成膜される第1の金属470の厚みより小さくなる。したがって、かかる条件を満たす高さH5で切削を行えば、切削刃490の磨耗は抑制しつつ、図26に示す中間体を製造可能である。
(第4の実施形態:第1の成膜工程にメタルマスク使用)
図27は本発明によるウエハレベルパッケージ製造方法の第4の実施形態を示す図である。本実施形態では、図17の樹脂形成工程410と酸素ドライエッチング工程401において、第2の実施形態と同様に、長方形の断面を有する第1の樹脂460を残存させるように溝462を形成した。その後、溝462に対応した位置に開口部512を有するメタルマスク510を介して第1の成膜工程410を行った。その結果、図27に示すように、第1の樹脂460の上に位置するメタルマスク510および溝462に、第1の金属470が成膜される。メタルマスク510を用いているため溝462の側面に成膜される第1の金属470は少ない。ただし側面に全く成膜されないわけではなく、溝462の底面付近では、側面にも第1の金属470が成膜される。
図28は、図27の成膜状態から、メタルマスク510をリフトオフして第2の成膜工程420を行った成膜結果を示す図である。溝462に成膜された第1の金属470の上に第2の金属480が成膜され、第1の樹脂460の上面には直接、第2の金属480だけが成膜される。したがって、切削工程440では、第1の樹脂460側面の第1の金属470の成膜厚さを気にすることなく、第1の金属470が存在しない高さH3の切削ラインに沿って切削を行うことが可能である。図29は、図28の成膜状態から、切削工程440を行った結果得られる、ウエハレベルパッケージの中間体を示す図である。
本実施形態では、図27に示すように、メタルマスク510の開口部512の幅W1は、溝462の幅W2よりも狭いことが望ましい。これによって、溝462の側面における第1の金属470の成膜厚さを更に敢えて薄くすることができるからである。
(第5の実施形態:第1・第2の成膜工程にメタルマスク使用)
図30は本発明によるウエハレベルパッケージ製造方法の第5の実施形態を示す図である。本実施形態でも、図17の第1の成膜工程410と酸素ドライエッチング工程401において、第2の実施形態と同様に、長方形の断面を有する第1の樹脂460を残存させるように溝462を形成した。その後、溝462に対応した位置に開口部512を有するメタルマスク510を介して第1の成膜工程410および第2の成膜工程420を行った。メタルマスク510のセットとリフトオフは、一回である。その結果、図30に示すように、第1の樹脂460の上に位置するメタルマスク510および溝462に、第1および第2の金属470、480が成膜される。
図30の成膜状態からメタルマスク510をリフトオフすれば、溝462にだけ第1および第2の金属470、480が成膜された状態となる。したがって本実施形態でも、第4の実施形態と同様に、切削工程440において、第1の樹脂460側面の第1の金属470の成膜厚さに配慮することなく、第1の金属470が存在しない高さH4の切削ラインに沿って切削を行うことが可能である。
図30の成膜状態から切削工程440を行った結果得られるウエハレベルパッケージの中間体を示す図は、前述の図29と同じである。
本実施形態においても、第2の成膜工程は、スパッタリング法またはメッキ法によって行ってもよい。相対的に硬度の低い第2の金属の成膜厚さが厚くなっても、切削刃の磨耗等への影響が少ないからである。
(第1〜第5の実施形態の基板)
これまでの各実施形態における基板450は、回路及び回路へ信号を入出力する内部端子電極を含む半導体基板(例えばシリコンウエハ)を想定していた。すなわち各チップにダイシングする前のウエハである。
それらファンインの代表としては、図1に示す第1の実施形態におけるウエハレベルパッケージの完成体が示される。基板1が上記のようにシリコンウエハであるため、溝に成膜された配線21は、内部端子電極2と、半導体基板1のチップに相当する領域内にファンインとして設けられた外部端子電極9とを接続する配線層(再配線層)を形成している。
(第6の実施形態:ファンアウト用WLP基板)
図31は本発明によるウエハレベルパッケージ製造方法の第6の実施形態を示す図であり、本実施形態で用いる基板の平面図である。図32は図31の断面図である。図32(a)は図31のX−X断面図であり、図32(b)は図32(a)の領域C拡大図である。本実施形態では、第1〜第5の実施形態と異なり、単なる半導体基板450(シリコンウエハ)でなく、ファンアウト用WLP基板520に対して、図17に示したウエハレベルパッケージ製造方法を適用している。
図32(a)及び(b)に示すように、ファンアウト用WLP基板520は、回路(図示省略)及び回路へ信号を入出力する内部端子電極522、523を含む半導体チップ524と、半導体チップ524の少なくとも側面を覆う絶縁性の第2の樹脂526(封止樹脂)とを含む。内部端子電極522、523はアルミニウムパッドとしてよい。
半導体チップ524の表面には、内部端子電極522、523以外の領域にパッシベーション膜528が設けられていて、内部端子電極522、523は露出している。パッシベーション膜528は、ポリイミド樹脂、窒化シリコン、酸化シリコン等としてよい。
図33は図31のファンアウト用WLP基板520の製造工程を例示する図である。まず、図33(a)に示すように、表面に、内部端子電極とパッシベーション膜とが設けられた半導体ウエハ530から、砥石531を用いてチップをダイシングし、個片化する。
次に図33(b)に示すように、個片化した半導体チップ524の内部端子電極522、523の側を、他のチップとともに、チップ固定テープ532にフェースダウンとして配列する。チップ固定テープ532は、積層された基材534および接着層536から成り、接着層536によって半導体チップ524を固定する。
次に図33(c)に示すように、絶縁性の第2の樹脂526によって半導体チップ524を封止し、図33(d)に示すように、チップ固定テープ532を剥がす。これによって図31、図32に示すファンアウト用WLP基板520が完成する。
図34は、図31のファンアウト用WLP基板520に対して図17に示したウエハレベルパッケージ製造方法を適用して製造した、ウエハレベルパッケージの完成体の一部分を例示する図である。溝に成膜された第1の金属470および第2の金属480は、内部端子電極522、523と、半導体チップ524の領域外の第2の樹脂526にファンアウトとして設けられた外部端子電極(例えば半田ボール)540、550とを接続する配線層を形成している。外部端子電極540、550の周囲には、絶縁性のソルダレジスト560が成膜されている。
以上のように、本発明のすべての実施形態において「基板」とは、半導体基板に限られず、ガラス基板や他の素材(有機物、無機物)の基板も含む。一方、「半導体基板」とは、シリコンウエハの場合もあれば、第6の実施形態のように、ファンアウトWLP用基板の場合もある。
本発明は、例えば、ウエハレベルパッケージ製造方法に利用することができる。
1 基板
2 チップ取り出し電極(内部端子電極)
3 パッシベーション膜
4 バリア金属配線
4b 溝内部のバリア金属材料
4u 樹脂上面のバリア金属材料
5 アルミニュウム配線
5b 溝内部のアルミニュウム配線
5u 樹脂上面のアルミニュウム配線
6 配線層を形成する溝を作るための樹脂
7 バリア金属配線
8 銅配線
9 半田ボール
10 シリコンウエハ
11 保護絶縁膜
21 配線層(第1の配線層)
22 配線層(第2の配線層)
22s 配線層の側面
200 モールド型
201、201A 溝
202 酸素ドライエッチング
203 マスク開口部
204 残膜
300 マスク
301 マスク開口部
400…樹脂形成工程
401…酸素ドライエッチング工程
410…第1の成膜工程
420…第2の成膜工程
430…設置工程
440…切削工程
442、522、523…内部端子電極
444、528…パッシベーション膜
446…ナノスタンパ
450…基板
452、452A、460、465、500…第1の樹脂
461…ポリイミド樹脂
454、462、502…溝
470…第1の金属
480…第2の金属
490…切削刃(バイト)
492…有機物バルク部
494…クレーズ
496…フィブリル
498…ヴォイド
510…メタルマスク
512…開口部
520…ファンアウト用WLP基板
524…半導体チップ
526…第2の樹脂
530…半導体ウエハ
532…チップ固定テープ
540、550…外部端子電極
560…ソルダレジスト

Claims (20)

  1. 基板の表面に、配線が形成される溝を含む絶縁性の第1の樹脂をモールドでプレスし固めることにより形成する樹脂形成工程
    と、
    前記第1の樹脂を酸素ドライエッチングでエッチングし基板の表面の一部を露出させる酸素ドライエッチング工程と、
    前記第1の樹脂の表面に、前記配線の一部となる第1の金属を、物理気相成長によって成膜する第1の成膜工程と、
    前記第1の金属の表面に、前記配線の一部となる、前記第1の金属より硬度が低い第2の金属を成膜する第2の成膜工程と、
    前記溝の側面に前記第1の金属が成膜されていない高さ、または、前記溝の側面に成膜された前記第1の金属の厚みが、前記第1の樹脂の上面に成膜された前記第1の金属の厚みよりも薄い場所に該当する高さ、若しくは前記溝の底面に成膜された前記第1の金属の厚みよりも薄い場所に該当する高さに、切削刃を設置する設置工程と、
    前記切削刃を走査することにより、少なくとも前記第1の樹脂を切削する切削工程と、を含む、ことを特徴とするウエハレベルパッケージの製造方法。
  2. 前記第1の樹脂は、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂、またはユリア樹脂を主成分とする、ことを特徴とする請求項1に記載のウエハレベルパッケージの製造方法。
  3. 前記基板は、少なくともその表面の一部にパッシベーション膜を有し、該パッシベーション膜が前記第1の樹脂と接する、ことを特徴とする請求項2に記載のウエハレベルパッケージの製造方法。
  4. 前記パッシベーション膜は、ポリイミド樹脂を主成分とする、ことを特徴とする請求項3に記載のウエハレベルパッケージの製造方法。
  5. 前記第1の成膜工程は、前記溝に対応した位置に開口部を有するメタルマスクを用いたイオンプレーティング法によって行う、ことを特徴とする請求項1乃至4のいずれか一項に記載のウエハレベルパッケージの製造方法。
  6. 前記第2の成膜工程は、物理気相成長によって行う、ことを特徴とする請求項1乃至5のいずれか一項に記載のウエハレベルパッケージの製造方法。
  7. 前記第2の成膜工程は、前記溝に対応した位置に開口部を有するメタルマスクを用いたイオンプレーティング法によって行う、ことを特徴とする請求項6に記載のウエハレベルパッケージの製造方法。
  8. 前記第2の成膜工程は、スパッタリング法によって行う、ことを特徴とする請求項6に記載のウエハレベルパッケージの製造方法。
  9. 前記第2の成膜工程は、メッキ法によって行う、ことを特徴とする請求項1乃至5のいずれか一項に記載のウエハレベルパッケージの製造方法。
  10. 前記樹脂形成工程では、前記溝に隣接する前記第1の樹脂の断面を、前記基板の表面を基準として長方形または正テーパに形成する、ことを特徴とする請求項5に記載のウエハレベルパッケージの製造方法。
  11. 前記開口部の幅は、前記溝の幅よりも狭い、ことを特徴とする請求項5または10に記載のウエハレベルパッケージの製造方法。
  12. 前記樹脂形成工程では、前記溝に隣接する前記第1の樹脂の断面を、前記基板の表面を基準として逆テーパに形成する、ことを特徴とする請求項1乃至4のいずれか一項に記載のウエハレベルパッケージの製造方法。
  13. 前記第1の成膜工程は、スパッタリング法またはイオンプレーティング法によって行う、ことを特徴とする請求項12に記載のウエハレベルパッケージの製造方法。
  14. 前記第2の成膜工程は、物理気相成長によって行う、ことを特徴とする請求項12または13に記載のウエハレベルパッケージの製造方法。
  15. 前記第2の成膜工程は、メッキ法によって行う、ことを特徴とする請求項12または13に記載のウエハレベルパッケージの製造方法。
  16. 前記第2の成膜工程は、スパッタリング法またはイオンプレーティング法によって行う、ことを特徴とする請求項14に記載のウエハレベルパッケージの製造方法。
  17. 前記切削刃を走査することにより、前記第2の金属を切削する、ことを特徴とする請求項1乃至16のいずれか一項に記載のウエハレベルパッケージの製造方法。
  18. 前記切削刃を走査することにより、前記第1の樹脂の上面または前記溝の底面に成膜された前記第1の金属の厚みよりも薄い前記第1の金属を切削する、ことを特徴とする請求項1乃至17のいずれか一項に記載のウエハレベルパッケージの製造方法。
  19. 前記基板は、回路及び該回路へ信号を入出力する内部端子電極を含む半導体基板であり、
    前記溝に成膜された前記第1の金属および前記第2の金属は、前記内部端子電極と、前記半導体基板のチップに相当する領域内にファンインとして設けられた外部端子電極と、を接続する配線層を形成する、ことを特徴とする請求項1乃至18のいずれか一項に記載のウエハレベルパッケージの製造方法。
  20. 前記基板は、回路及び該回路へ信号を入出力する内部端子電極を含む半導体チップと、該半導体チップの少なくとも側面を覆う絶縁性の第2の樹脂と、を含み、
    前記溝に成膜された前記第1の金属および前記第2の金属は、前記内部端子電極と、前記半導体チップの領域外の第2の樹脂にファンアウトとして設けられた外部端子電極と、を接続する配線層を形成する、ことを特徴とする請求項1乃至18のいずれか一項に記載のウエハレベルパッケージの製造方法。
JP2013081589A 2013-03-25 2013-03-25 ウエハレベルパッケージ構造およびその製造方法 Pending JP2014187339A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013081589A JP2014187339A (ja) 2013-03-25 2013-03-25 ウエハレベルパッケージ構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013081589A JP2014187339A (ja) 2013-03-25 2013-03-25 ウエハレベルパッケージ構造およびその製造方法

Publications (1)

Publication Number Publication Date
JP2014187339A true JP2014187339A (ja) 2014-10-02

Family

ID=51834545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013081589A Pending JP2014187339A (ja) 2013-03-25 2013-03-25 ウエハレベルパッケージ構造およびその製造方法

Country Status (1)

Country Link
JP (1) JP2014187339A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020537361A (ja) * 2017-12-06 2020-12-17 安徽▲雲▼塔▲電▼子科技有限公司 集積回路モジュール構造及びその製作方法

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326614A (ja) * 1994-05-31 1995-12-12 Sony Corp 電子回路パターンの形成方法およびこれに用いる切削装置
JP2000310856A (ja) * 1999-04-27 2000-11-07 Hitachi Chemical Dupont Microsystems Ltd 感光性樹脂組成物、パターンの製造法及び電子部品
JP2004079797A (ja) * 2002-08-19 2004-03-11 Denso Corp 電解めっきを用いた配線の形成方法
WO2004053967A1 (ja) * 2002-12-10 2004-06-24 Fujitsu Limited 半導体装置、配線基板の形成方法及び基板処理装置
JP2004319965A (ja) * 2003-03-31 2004-11-11 Fujitsu Ltd 配線の形成方法及び半導体装置
JP2005012098A (ja) * 2003-06-20 2005-01-13 Fujitsu Ltd 半導体装置及びその製造方法
JP2005064451A (ja) * 2003-07-31 2005-03-10 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2007096195A (ja) * 2005-09-30 2007-04-12 Casio Comput Co Ltd 半導体パッケージ及び半導体パッケージの製造方法
JP2007123578A (ja) * 2005-10-28 2007-05-17 Fujikura Ltd 半導体装置及びその製造方法
JP2007168020A (ja) * 2005-12-22 2007-07-05 Fujitsu Ltd 樹脂層の形成方法及びめっき方法
JP2007227460A (ja) * 2006-02-21 2007-09-06 Fujitsu Ltd 樹脂層の形成方法並びに半導体装置及びその製造方法
JP2007317857A (ja) * 2006-05-25 2007-12-06 Fujikura Ltd 半導体装置及びその製造方法
JP2010272732A (ja) * 2009-05-22 2010-12-02 Shinko Electric Ind Co Ltd 半導体装置の製造方法
WO2011019080A1 (ja) * 2009-08-13 2011-02-17 株式会社SKLink 回路基板及びその製造方法
JP2011061193A (ja) * 2009-08-13 2011-03-24 Sk Link:Kk 回路基板の製造方法
JP2011181548A (ja) * 2010-02-26 2011-09-15 Dainippon Printing Co Ltd インプリント方法およびインプリント装置
JP2011211149A (ja) * 2009-08-13 2011-10-20 Sk Link:Kk 半導体装置及びその製造方法
JP2012033624A (ja) * 2010-07-29 2012-02-16 Sk Link:Kk ウエハレベルパッケージ構造およびその製造方法
JP2012060100A (ja) * 2010-08-09 2012-03-22 Sk Link:Kk ウエハレベルパッケージ構造およびその製造方法
JP2012248583A (ja) * 2011-05-25 2012-12-13 Jjtech Co Ltd 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法

Patent Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326614A (ja) * 1994-05-31 1995-12-12 Sony Corp 電子回路パターンの形成方法およびこれに用いる切削装置
JP2000310856A (ja) * 1999-04-27 2000-11-07 Hitachi Chemical Dupont Microsystems Ltd 感光性樹脂組成物、パターンの製造法及び電子部品
JP2004079797A (ja) * 2002-08-19 2004-03-11 Denso Corp 電解めっきを用いた配線の形成方法
WO2004053967A1 (ja) * 2002-12-10 2004-06-24 Fujitsu Limited 半導体装置、配線基板の形成方法及び基板処理装置
JP2004319965A (ja) * 2003-03-31 2004-11-11 Fujitsu Ltd 配線の形成方法及び半導体装置
JP2005012098A (ja) * 2003-06-20 2005-01-13 Fujitsu Ltd 半導体装置及びその製造方法
JP2005064451A (ja) * 2003-07-31 2005-03-10 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2007096195A (ja) * 2005-09-30 2007-04-12 Casio Comput Co Ltd 半導体パッケージ及び半導体パッケージの製造方法
JP2007123578A (ja) * 2005-10-28 2007-05-17 Fujikura Ltd 半導体装置及びその製造方法
JP2007168020A (ja) * 2005-12-22 2007-07-05 Fujitsu Ltd 樹脂層の形成方法及びめっき方法
JP2007227460A (ja) * 2006-02-21 2007-09-06 Fujitsu Ltd 樹脂層の形成方法並びに半導体装置及びその製造方法
JP2007317857A (ja) * 2006-05-25 2007-12-06 Fujikura Ltd 半導体装置及びその製造方法
JP2010272732A (ja) * 2009-05-22 2010-12-02 Shinko Electric Ind Co Ltd 半導体装置の製造方法
WO2011019080A1 (ja) * 2009-08-13 2011-02-17 株式会社SKLink 回路基板及びその製造方法
JP2011061193A (ja) * 2009-08-13 2011-03-24 Sk Link:Kk 回路基板の製造方法
JP2011061183A (ja) * 2009-08-13 2011-03-24 Sk Link:Kk 回路基板の製造方法
JP2011061186A (ja) * 2009-08-13 2011-03-24 Sk Link:Kk 半導体装置及びその製造方法
JP2011211149A (ja) * 2009-08-13 2011-10-20 Sk Link:Kk 半導体装置及びその製造方法
JP2011181548A (ja) * 2010-02-26 2011-09-15 Dainippon Printing Co Ltd インプリント方法およびインプリント装置
JP2012033624A (ja) * 2010-07-29 2012-02-16 Sk Link:Kk ウエハレベルパッケージ構造およびその製造方法
JP2012060100A (ja) * 2010-08-09 2012-03-22 Sk Link:Kk ウエハレベルパッケージ構造およびその製造方法
JP2012248583A (ja) * 2011-05-25 2012-12-13 Jjtech Co Ltd 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020537361A (ja) * 2017-12-06 2020-12-17 安徽▲雲▼塔▲電▼子科技有限公司 集積回路モジュール構造及びその製作方法
JP7130047B2 (ja) 2017-12-06 2022-09-02 安徽▲雲▼塔▲電▼子科技有限公司 集積回路モジュール構造及びその製作方法

Similar Documents

Publication Publication Date Title
JP5189665B2 (ja) ウエハレベルパッケージ構造およびその製造方法
US12046482B2 (en) Microelectronic assemblies
TWI756076B (zh) 晶片封裝結構
US20190019755A1 (en) High density organic bridge device and method
TWI591798B (zh) 用於保護防止機械薄化和其它目的之具有剛性層的積體電路組件和製造此組件之方法
US8258633B2 (en) Semiconductor package and multichip arrangement having a polymer layer and an encapsulant
US7893525B2 (en) Semiconductor device having an adhesive portion with a stacked structure and method for manufacturing the same
CN105390455A (zh) 用于晶圆级封装件的互连结构及其形成方法
KR20160085367A (ko) 전기 회로를 가진 구조체에서의 휨 감소
US20200203188A1 (en) Chip packaging method and package structure
Lu et al. Asymmetric wafer-level polyimide and Cu/Sn hybrid bonding for 3-D heterogeneous integration
TW202203393A (zh) 半導體裝置及半導體裝置之製造方法
TW201523719A (zh) 半導體封裝件之製造方法
JP2014187339A (ja) ウエハレベルパッケージ構造およびその製造方法
JP2014187336A (ja) ウエハレベルパッケージ構造およびその製造方法
JP3870876B2 (ja) 半導体装置の製造方法
JP2014187334A (ja) ウエハレベルパッケージ構造およびその製造方法
JP3855900B2 (ja) 半導体装置の製造方法
TW200933844A (en) Wafer level package with die receiving through-hole and method of the same
JP2014187338A (ja) ウエハレベルパッケージ構造およびその製造方法
WO2013157080A1 (ja) 半導体装置およびその製造方法
JP2014187337A (ja) ウエハレベルパッケージ構造およびその製造方法
JP2014187333A (ja) ウエハレベルパッケージ構造およびその製造方法
JP2014187335A (ja) ウエハレベルパッケージ構造およびその製造方法
US20240071977A1 (en) Die edge fillet and 3d-printed cnt as bending stress buffer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170711