JP2007095956A - 電子部品収納用パッケージ - Google Patents

電子部品収納用パッケージ Download PDF

Info

Publication number
JP2007095956A
JP2007095956A JP2005282626A JP2005282626A JP2007095956A JP 2007095956 A JP2007095956 A JP 2007095956A JP 2005282626 A JP2005282626 A JP 2005282626A JP 2005282626 A JP2005282626 A JP 2005282626A JP 2007095956 A JP2007095956 A JP 2007095956A
Authority
JP
Japan
Prior art keywords
insulating frame
electronic component
insulating
thickness direction
via conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005282626A
Other languages
English (en)
Inventor
Koji Hidaka
光二 日高
Hiroshi Uehara
浩 上原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005282626A priority Critical patent/JP2007095956A/ja
Publication of JP2007095956A publication Critical patent/JP2007095956A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】 ビア導体が厚み方向に貫通する絶縁枠体を有する電子部品収納用パッケージにおいて、気密封止の信頼性を確保しながら平面面積の小型化が可能な電子部品収納用パッケージを提供すること。
【解決手段】 電子部品5が搭載される搭載部1aを有した絶縁基板1の上面に、搭載部1aを囲撓する絶縁枠体2を設けるとともに、絶縁枠体2の内側面よりも内側に電子部品5と電気的に接続される電極パッド3を設け、絶縁枠体2に搭載部1aを覆うようにして蓋体4が取着される電子部品収納用パッケージ10であって、絶縁枠体2は、厚み方向の全長にわたり搭載部1aに向かって突出した幅広部1bを有し、幅広部1bに厚み方向に貫通するビア導体6が形成されている。
【選択図】 図1

Description

本発明は、圧電振動子や半導体素子等の電子部品を気密に収納するための電子部品収納用パッケージに関するものである。
従来、圧電振動子や半導体素子等の電子部品は、これらの電子部品を収納するための電子部品収納用パッケージに収納されるとともに蓋体で気密封止されて電子装置となり、携帯電話やコンピュータ等の各種電子機器の部品として使用される。
このような電子部品収納用パッケージとして多用されているものは、上面に電子部品の搭載部を有する四角形状の絶縁基板と、絶縁基板の上面に搭載部を囲繞するようにして設けられた絶縁枠体とを具備した構造である。絶縁基板および絶縁枠体は、一体焼成されたセラミック材料等からなる。
絶縁枠体の上面には、通常、メタライズ層が形成されている。このメタライズ層に、例えば金属製の蓋体をろう付け法や溶接法等の接合手段で接合することにより、搭載部に搭載された電子部品が蓋体で覆われて気密封止される。
気密封止される電子部品は、例えば、搭載部から外側面や下面等の外面に導出するようにして形成された配線導体を介して搭載部の外側に導出される。配線導体のうち、搭載部に露出した部位が、電子部品の電極を電気的に接続させるための電極パッドとして機能する。
なお、絶縁枠体には厚み方向に貫通するビア導体が形成されている。例えば、ビア導体を介して、絶縁枠体の上面のメタライズ層と、配線導体のうち電子部品の接地用電極と電気的に接続されたものとが電気的に接続される。これにより、電子部品の接地用電極が、面積の広いメタライズ層や金属製の蓋体等と電気的に接続され、電子部品の接地が確実になる。
特開2004−319831号公報 特開2003−218265号公報
しかしながら、近年の電子部品の小型化に対応して電子部品収納用パッケージの小型化(平面面積の小面積化)が進んでいることから、絶縁枠体の幅が狭くなってきている。そして、この幅の狭い絶縁枠体に、その幅方向に相当な割合を占めるビア導体が形成されることにより、ビア導体の部分は、例えばメタライズ層と同様のメタライズ導体(金属粉末の焼結体)から成り、機械的な強度が低いので、絶縁枠体にクラック等の機械的な破壊を生じるという問題があった。クラック等の誘因となる応力は、例えば、蓋体と絶縁枠体との間の熱膨張率(線膨張係数)の差に起因する熱応力である。
本発明は上記欠点に鑑み案出されたもので、その目的は、ビア導体が厚み方向に貫通する絶縁枠体を有する電子部品収納用パッケージにおいて、気密封止の信頼性を確保しながら平面面積の小型化が可能な電子部品収納用パッケージを提供することにある。
本発明の電子部品収納用パッケージは、電子部品が搭載される搭載部を有した絶縁基板の上面に、前記搭載部を囲撓する絶縁枠体を設けるとともに、該絶縁枠体の内側面よりも内側に前記電子部品と電気的に接続される電極パッドを設け、前記絶縁枠体に前記搭載部を覆うようにして蓋体が取着される電子部品収納用パッケージであって、前記絶縁枠体は、厚み方向の全長にわたり前記搭載部に向かって突出した幅広部を有し、該幅広部に厚み方向に貫通するビア導体が形成されていることを特徴とするものである。
また、本発明の電子部品収納用パッケージは、好ましくは、前記幅広部は、前記電極パッドの非形成部に位置することを特徴とするものである。
本発明の電子部品収納用パッケージによれば、絶縁枠体が、厚み方向の全長にわたり前記搭載部に向かって突出した幅広部を有し、その幅広部に厚み方向に貫通するビア導体が形成されていることから、絶縁枠体の幅方向においてビア導体が占める割合は相対的に低く抑えることができる。そのため、ビア導体が形成されている部位においても、絶縁枠体の機械的な強度の低下を抑えることができる。その結果、絶縁枠体にクラック等の機械的な破壊が生じることは効果的に防止され、気密封止の信頼性を確保しながら平面面積の小型化が可能な電子部品収納用パッケージを提供することができる。
また、本発明の電子部品収納用パッケージは、好ましくは、幅広部は、電極パッドの非形成部に位置することから、電極パッドに対する電子部品の電極の、ボンディングワイヤ等の接続材を介した電気的な接続が妨げられることは防止される。そのため、気密封止の信頼性に優れるとともに小型で、かつ電子部品の搭載等の容易な電子部品収納用パッケージとすることができる。
以下、本発明を添付図面に基づいて詳細に説明する。
図1(a)は本発明の電子部品収納用パッケージの実施の形態の一例を示す平面図であり、図1(b)は、図1(a)のX−X’線における断面図である。図1(a)および(b)において、1は、搭載部1aを有する絶縁基板、2は絶縁枠体、3は電極パッド、4は蓋体である。絶縁基板1、絶縁枠体2、電極パッド3、および蓋体4により主に電子部品収納用パッケージ10が構成される。
絶縁基板1は、例えば四角板状であり、上面の中央部に電子部品の搭載部1aを有している。絶縁基板1は、酸化アルミニウム質焼結体やガラスセラミックス,窒化アルミニウム質焼結体,ムライト質焼結体等のセラミック焼結体や、有機樹脂、有機樹脂とセラミック焼結体等の無機材料との複合材等の電気絶縁材料により形成される。
絶縁基板1を四角板状等の角部を有する形状に形成する場合、各角部を円弧状や直線状(C面)に面取り加工して欠け等を防ぐようにしてもよい。
搭載部1aは、電子部品5を効率よく搭載するのに適した形状であり、例えば、略四角形状の電子部品と相似(辺の長さが長い)の略四角形状である。また、特に相似に限らず、例えば、電極パッドの配置位置等に応じて、電子部品よりも各辺の長さを長くした四角形状でもかまわない。
電子部品5は、CCD型やCMOS型の受光素子および発光ダイオード等の発光素子等の光半導体素子を含む半導体素子、水晶振動子や弾性表面波素子等の圧電素子、圧力センサ素子、コンデンサ、抵抗器、インダクタ等である。
また、絶縁基板1の上面には、搭載部1aを囲繞するようにして絶縁枠体2が設けられている。絶縁枠体2は、搭載部1aを囲繞し、後述する蓋体4とともに搭載部1aを気密封止する際の側壁部として機能する。
絶縁枠体2は、酸化アルミニウム質焼結体やガラスセラミックス,窒化アルミニウム質焼結体,ムライト質焼結体等のセラミック焼結体等や、エポキシ樹脂、ポリイミド樹脂等の有機樹脂、有機樹脂とセラミック焼結体等の無機材料との複合材等の電気絶縁材料により形成される。
絶縁基板1および絶縁枠体2は、例えば、生産性や両者間の接合の強度、信頼性等を考慮して、同じ材料により一体的に形成される。
絶縁基板1および絶縁枠体2は、ともに酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウムや酸化ケイ素、酸化カルシウム等の原料粉末を、適当な有機溶剤、バインダとともにシート状に成形して作成したセラミックグリーンシートを積層し焼成することにより作製される。この場合、絶縁枠体2となる枠状のセラミックグリーンシートは、中央部分、を金型等を用いた打ち抜き加工により打ち抜いて枠状に成形することにより形成される。
なお、絶縁基板1および絶縁枠体2は、それぞれ個別に形成しておいて、樹脂接着剤やろう材、ガラス等の接合材を介して接合するようにしてもよい。個別の絶縁基板1や絶縁枠体2は、上記セラミックグリーンシートを、絶縁基板1となるものと絶縁枠体2となる枠状のものとに分けて焼成することにより形成することができる。また、エポキシ樹脂等の有機樹脂を射出成型やトランスファー成型等の成型手段で成型すること等でも形成できる。
絶縁枠体2の上面に、蓋体4を取着することにより、絶縁基板1の搭載部1aと絶縁枠体2と蓋体4とで構成される容器の内部に電子部品5が気密封止されて電子装置(符号なし)が形成される。
なお、絶縁枠体2の内側面よりも内側には電極パッド3が形成されており、電極パッド3に電子部品5の電極がボンディングワイヤやはんだ等の導電性接続材(図示せず)を介して電気的に接続される。
電極パッド3は、例えば、絶縁基板1や絶縁枠体2の表面や内部に形成されて
いる配線導体(図示せず)を介して電子装置9の外表面(絶縁基板1の下面や側面、絶縁枠体2の側面等)に導出される。つまり、電子部品5の電極は、電極パッド3と電気的に接続され、電極パッド3および配線導体を介して電子装置の外表面に導出される。電極パッド3の外表面への導出は、配線導体以外の手段(ビア導体や、鉄−ニッケル合金等の金属製のリード端子やリードピン等)を介して行なわせるようにしてもよい。
蓋体4は、その下面の外周部が絶縁枠体2の上面に取着されるような形状、寸法で、鉄−ニッケル−コバルト合金や鉄−ニッケル合金、銅等の金属材料により形成されている。
蓋体4は、例えば、鉄−ニッケル−コバルト合金からなる場合であれば、鉄−ニッケル−コバルト合金の板材に、圧延や打ち抜き、エッチング等の適当な金属加工を施して所定の形状および寸法に成形することにより作製される。
絶縁枠体2の上面に対する蓋体4の取着は、例えば、絶縁枠体2の上面にメタライズ層2aを形成しておき、このメタライズ層2aに蓋体4の下面外周部分を金−錫等のろう材を用いたろう付け法や、抵抗溶接法、電子ビーム溶接法等の溶接法等の接合手段で接合することにより行なわれる。
絶縁枠体2は、厚み方向の全長にわたり搭載部1aに向かって突出した幅広部2bを有し、その幅広部に、厚み方向に貫通するビア導体6が形成されている。
例えば、ビア導体6を介して、絶縁枠体2の上面のメタライズ層2aと、配線導体のうち電子部品5の接地用電極(図示せず)と電気的に接続されたものとが電気的に接続される。これにより、電子部品5の接地が確実になる。また、電子部品5が外部からのノイズ(電磁波)を受けるのを、効果的に防止できる。例えば、電子部品5が、高周波信号を扱う半導体素子(半導体集積回路素子)である場合、このようなノイズ遮蔽は、電子部品の(誤作動、遅延を抑制するうえで)効果が大きい。
このように、幅広部2bを設け、その幅広部2bに厚み方向に貫通するビア導体6を形成したことから、絶縁枠体2の幅方向においてビア導体6が占める割合は相対的に低く抑えることができる。そのため、ビア導体6が形成されている部位においても、絶縁枠体2の機械的な強度の低下を抑えることができる。
その結果、絶縁枠体2にクラック等の機械的な破壊が生じることは効果的に防止され、気密封止の信頼性を確保しながら平面面積の小型化が可能な電子部品収納用パッケージ10を提供することができる。
幅広部2bは、少なくとも一部にかかるように、絶縁枠体2の厚み方向の全長にわたるビア導体6が形成されるので、絶縁枠体2の厚み方向の全長にわたり形成される。
このような幅広部2bは、例えば、絶縁枠体2となる枠状のセラミックグリーンシーを形成する際に、打ち抜きパターンを、開口部の内縁に、内側に向かう突出部(非打ち抜き部)が形成されるように打ち抜きの金型のパターンを調整することにより形成される。
上記、絶縁枠体のクラックの防止等の効果を得る上で、ビア導体6は、必ずしも、その全体が幅広部2bに入り込んでいる必要はなく、幅広部2bの搭載部1a側の先端部から絶縁枠体2の外辺までを直線で結んだ線のほぼ半分の位置にビア導体6の中心部が位置していればよい。このことにより、ビア導体6の内側と外側での残った幅広部2bと絶縁枠体2の厚みはほぼ同じとなり、機械的に弱い部分が偏ることはない。
なお、幅広部は、絶縁枠体2の内周辺の基準線(幅広部以外の部分の内周をつなぐ線)から搭載部側に30μm〜200μm程度、絶縁枠体2の幅に対して(10%〜70%)が好ましい。
また、幅広部2bは、平面視で、円弧状、楕円弧状、四角形状等種々の形状で形成することができるが、ビア導体6が形成の容易な平面視で円形状または楕円形状の形状である場合、それに応じて、円弧状、楕円弧状が好ましい。
また、幅広部2bは、電極パッド3の非形成部に位置することが好ましい。
この場合、電極パッド3に対する電子部品の電極の、ボンディングワイヤ等の接続材を介した電気的な接続が妨げられることは防止される。そのため、気密封止の信頼性に優れるとともに小型で、かつ電子部品の搭載等の容易な電子部品収納用パッケージとすることができる。
なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しな
い範囲内であれば種々の変更が可能である。
例えば、電極パッド3は、搭載部1aの中央部分に、絶縁枠体2と接しないように形成されていてもよい。
(a)は本発明の電子部品収納用パッケージの実施の形態の一例を示す断面図であり、(b)は(a)のX−X’線における断面図である。
符号の説明
1・・・・絶縁基体
1a・・・・搭載部
1b・・・・幅広部
2・・・・絶縁枠体
3・・・・電極パッド
4・・・・蓋体
5・・・・電子部品
6・・・・ビア導体
10・・・電子部品収納用パッケージ

Claims (2)

  1. 電子部品が搭載される搭載部を有した絶縁基板の上面に、
    前記搭載部を囲撓する絶縁枠体を設けるとともに、
    該絶縁枠体の内側面よりも内側に前記電子部品と電気的に接続される電極パッドを設け、
    前記絶縁枠体に前記搭載部を覆うようにして蓋体が取着される電子部品収納用パッケージであって、
    前記絶縁枠体は、
    厚み方向の全長にわたり前記搭載部に向かって突出した幅広部を有し、
    該幅広部に厚み方向に貫通するビア導体が形成されていることを特徴とする電子部品収納用パッケージ。
  2. 前記幅広部は、前記電極パッドの非形成部に位置することを特徴とする請求項1記載の電子部品収納用パッケージ。
JP2005282626A 2005-09-28 2005-09-28 電子部品収納用パッケージ Withdrawn JP2007095956A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005282626A JP2007095956A (ja) 2005-09-28 2005-09-28 電子部品収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005282626A JP2007095956A (ja) 2005-09-28 2005-09-28 電子部品収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2007095956A true JP2007095956A (ja) 2007-04-12

Family

ID=37981295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005282626A Withdrawn JP2007095956A (ja) 2005-09-28 2005-09-28 電子部品収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2007095956A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015159243A (ja) * 2014-02-25 2015-09-03 京セラ株式会社 配線基板
JP2015164242A (ja) * 2014-02-28 2015-09-10 Tdk株式会社 圧電デバイス
JP2016039189A (ja) * 2014-08-05 2016-03-22 日本特殊陶業株式会社 配線基板
JP2019129189A (ja) * 2018-01-22 2019-08-01 京セラ株式会社 配線基板、パッケージおよび電子装置
JP2019192825A (ja) * 2018-04-26 2019-10-31 京セラ株式会社 電子部品収納用パッケージ、電子装置、および電子モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015159243A (ja) * 2014-02-25 2015-09-03 京セラ株式会社 配線基板
JP2015164242A (ja) * 2014-02-28 2015-09-10 Tdk株式会社 圧電デバイス
JP2016039189A (ja) * 2014-08-05 2016-03-22 日本特殊陶業株式会社 配線基板
JP2019129189A (ja) * 2018-01-22 2019-08-01 京セラ株式会社 配線基板、パッケージおよび電子装置
JP2019192825A (ja) * 2018-04-26 2019-10-31 京セラ株式会社 電子部品収納用パッケージ、電子装置、および電子モジュール
JP7075810B2 (ja) 2018-04-26 2022-05-26 京セラ株式会社 電子部品収納用パッケージ、電子装置、および電子モジュール

Similar Documents

Publication Publication Date Title
EP2787530B1 (en) High-frequency semiconductor package and high-frequency semiconductor device
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
JP4822820B2 (ja) 半導体素子収納用パッケージおよび半導体装置
US9491873B2 (en) Element housing package, component for semiconductor device, and semiconductor device
JP2007095956A (ja) 電子部品収納用パッケージ
JP6181777B2 (ja) 素子収納用パッケージおよび実装構造体
JP6082114B2 (ja) 素子収納用パッケージおよび実装構造体
JP2013110214A (ja) 電子部品収納用パッケージ
JP6030371B2 (ja) 素子収納用パッケージおよび実装構造体
JP7237609B2 (ja) 電子部品用パッケージおよび電子装置
CN110832773B (zh) 电子部件收纳用封装、电子装置以及电子模块
JP7131933B2 (ja) 半導体装置用パッケージおよび半導体装置
JP6075597B2 (ja) 素子収納用パッケージおよび実装構造体
JP2007150034A (ja) 絶縁基体および該絶縁基体を備える電子装置
JP2016086126A (ja) 半導体素子パッケージおよび半導体装置
JP2007294636A (ja) 電子部品収納用パッケージおよび電子装置
JP6773910B2 (ja) 配線基板、電子装置用パッケージおよび電子装置
JP2017152557A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2005244146A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP4214035B2 (ja) 配線基板および電子装置
JP2005159130A (ja) 配線基板
JP5865783B2 (ja) 電子部品収納用容器および電子装置
JP2021101457A (ja) セラミック回路基板および電子装置
JP2005210027A (ja) 電子部品収納用パッケージおよび電子装置
JP2005191108A (ja) 電子部品搭載用配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100309