JP2007093875A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置 Download PDFInfo
- Publication number
- JP2007093875A JP2007093875A JP2005281819A JP2005281819A JP2007093875A JP 2007093875 A JP2007093875 A JP 2007093875A JP 2005281819 A JP2005281819 A JP 2005281819A JP 2005281819 A JP2005281819 A JP 2005281819A JP 2007093875 A JP2007093875 A JP 2007093875A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- switch
- display device
- display
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 23
- 239000010409 thin film Substances 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】表示素子間の特性のバラツキおよび駆動電流の変動に起因する表示ムラを低減し、表示品位の向上したアクティブマトリクス型表示装置を提供する。
【解決手段】表示装置は、表示素子16と、表示素子に駆動電流を供給する画素回路22とをそれぞれ含み、表示領域上にマトリクス状に配設された複数の画素部を有している。画素回路は、一対の電源電圧間に表示素子と直列に接続された定電流源30、定電流源から供給される定電流を表示素子に流す駆動スイッチ素子17、周期的に更新されるデジタル映像信号を保持し、デジタル映像信号の更新周期に対する駆動スイッチ素子の導通期間の長さをこのデジタル映像信号に対応して制御するメモリ部20と、を含でいる。
【選択図】図1
【解決手段】表示装置は、表示素子16と、表示素子に駆動電流を供給する画素回路22とをそれぞれ含み、表示領域上にマトリクス状に配設された複数の画素部を有している。画素回路は、一対の電源電圧間に表示素子と直列に接続された定電流源30、定電流源から供給される定電流を表示素子に流す駆動スイッチ素子17、周期的に更新されるデジタル映像信号を保持し、デジタル映像信号の更新周期に対する駆動スイッチ素子の導通期間の長さをこのデジタル映像信号に対応して制御するメモリ部20と、を含でいる。
【選択図】図1
Description
本発明は、表示画素をマトリクス状に配列して表示画面を構成したアクティブマトリクス型表示装置に関する。
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されるようになってきた。このような平面型のアクティブマトリクス型表示装置として、有機EL(エレクトロ・ルミネッセンス)素子のような自己発光素子を用いた有機EL表示装置が注目され、盛んに研究開発が行われている。
このような有機EL表示装置は自発光型の有機EL素子を用いるため、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
一般に、有機EL表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の信号線、各走査線を駆動する走査線駆動回路、各信号線を駆動する信号線駆動回路等を備えている。各表示画素は自己発光素子である有機EL素子、およびこの有機EL素子に駆動電流を供給する画素回路により構成されている。各画素回路は、例えば、走査線および信号線の交差位置近傍に配置された画素スイッチ、一対の電源線間で有機EL素子と直列に接続され薄膜トランジスタおよび出力スイッチ、駆動トランジスタのゲート−ドレイン間に接続され映像信号に応じたゲート電位を保持するダイオード接続スイッチ等を備えている。
各画素スイッチは、対応走査線から供給される走査信号に応答して導通し、信号線から供給される映像信号の電圧をゲート電圧として駆動トランジスタに印加する。ゲート電圧は画素スイッチが非導通になった後も保持容量により保持され、映像信号の更新に伴って再び画素スイッチが導通するまで駆動トランジスタに印加される。駆動トランジスタはこのゲート電圧に依存して増減する電流を継続的に有機EL素子に流し、これにより映像信号の電圧で指定された階調の輝度で有機EL素子を発光させる。
上述のように、各駆動トランジスタが、ゲート電圧に応じて、有機EL素子に流れる電流を増減する場合、複数の有機EL素子間の発光特性のバラツキ、すなわち電流対輝度の関係のバラツキにより表示ムラが発生する。このような問題を解消するため、駆動電流の変化によって表示素子の表示階調を得る代わりに、定電流による有機EL素子の駆動時間を変化させることにより表示階調を制御する表示装置が提案されている(例えば、特許文献1)。この表示装置によれば、有機EL素子の発光輝度がほぼ均一となる定電流を選定することにより、表示素子間の特性のバラツキに起因した表示ムラを低減することができる。
特開2002−341826
上記のような時間変調型の画素回路を用いて有機EL素子を駆動する場合、スイッチの開閉制御により有機EL素子の発光時間、すなわち、有機EL素子が電源につながっている時間、を調整し、発光輝度を制御している。
しかしながら、このような構成では、有機EL素子のアノード電極、カソード電極の電源電圧が面内で変動すると、有機EL素子に印加される電圧も変動する。そのため、有機EL素子への供給電流量が変化し、有機EL素子の発光輝度が変動し、その結果、表示画像に輝度ムラが生じる。
この発明は以上の点に鑑みてなされたもので、その目的は、表示素子間の特性のバラツキおよび駆動電流の変動に起因する表示ムラを低減し、表示品位の向上したアクティブマトリクス型表示装置を提供することにある。
この発明の態様に係るアクティブマトリクス型表示装置は、表示素子と、前記表示素子に駆動電流を供給する画素回路とをそれぞれ含み、表示領域上にマトリクス状に配設された複数の画素部を備え、
各画素回路は、一対の電源電圧間に前記表示素子と直列に接続された定電流源と、前記定電流源から供給される定電流を前記表示素子に流す駆動スイッチ素子と、周期的に更新されるデジタル映像信号を保持し、前記デジタル映像信号の更新周期に対する前記駆動スイッチ素子の導通期間の長さをこのデジタル映像信号に対応して制御するメモリ部と、を含でいる。
各画素回路は、一対の電源電圧間に前記表示素子と直列に接続された定電流源と、前記定電流源から供給される定電流を前記表示素子に流す駆動スイッチ素子と、周期的に更新されるデジタル映像信号を保持し、前記デジタル映像信号の更新周期に対する前記駆動スイッチ素子の導通期間の長さをこのデジタル映像信号に対応して制御するメモリ部と、を含でいる。
本発明によれば、表示素子間の特性のバラツキおよび駆動電流の変動に起因する表示ムラを低減し、表示品位の向上したアクティブマトリクス型表示装置を提供することができる。
以下、図面を参照しながら、この発明の第1の実施形態に係る有機EL表示装置について詳細に説明する。図1はこの有機EL表示装置の構成を概略的に示している。
図1に示すように、有機EL表示装置は有機ELパネル10および有機ELパネル10を駆動する外部コントローラCTを備えている。
図1に示すように、有機EL表示装置は有機ELパネル10および有機ELパネル10を駆動する外部コントローラCTを備えている。
有機ELパネル10は、例えばガラス板からなる透明性を有した絶縁基板上にマトリクス状に配置された複数の表示画素PX、表示画素PXの各行に沿って配置された複数のサンプルゲート線11、サンプルゲート線11とそれぞれ対をなす複数のドライブゲート線11A、表示画素PXの各列に沿って配置された複数のデータ線12、ゲート線11、11Aを駆動する垂直ドライバ14、および複数のデータ線12を駆動する水平ドライバ15を備えている。サンプルゲート線11およびドライブゲート線11Aは、第1および第2走査線として機能し、データ線12は信号線として機能する。
外部コントローラCTは外部信号源から供給される例えば4ビットのデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生し、これら垂直走査制御信号および水平走査制御信号をそれぞれ垂直ドライバ14および水平ドライバ15に供給する。また、外部コントローラCTは、水平および垂直走査タイミングに同期して、デジタル映像信号を水平ドライバ15に供給する。
垂直ドライバ14は、コントローラCTからの垂直走査制御信号によって制御され、各フレーム期間において順次複数のサンプルゲート線11にサンプル用走査信号を供給し、駆動用走査信号を複数のドライブゲート線11Aに順次供給する。サンプル用走査信号は、例えば1水平走査期間(1H)だけ各サンプルゲート線11に供給され、駆動用走査信号は、この水平走査期間に続く残りの水平走査期間だけ、このサンプルゲート線11と対をなす対応ドライブゲート線11Aに供給される。水平ドライバ15はコントローラCTからの水平走査制御信号によって制御され、各水平走査期間において一行分の表示画素PXのデジタル映像信号をラッチし、これらをそれぞれ複数のデータ線12にシリアルに供給する。
図2に表示画素PXの等価回路を示す。図1および図2に示すように、画素部として機能する各表示画素PXは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路22とを含んでいる。表示素子は、例えば自己発光素子であり、光活性層として少なくとも有機発光層を備えた有機EL素子16を用いている。各画素回路22は、一対の電圧電源端子DVDD、DVSS間で有機EL素子16に直列に接続された駆動トランジスタ17、サンプルゲート線11とデータ線12との交差位置近傍に配置された画素スイッチ13、対応ドライブゲート線11Aからの駆動用走査信号によりオン、オフ制御される出力スイッチ18、および画素スイッチ13を介して対応データ線12に接続されると共に出力スイッチ18を介して駆動トランジスタ17のゲートに接続され例えば4ビットのメモリ回路20を有している。駆動トランジスタ17は、駆動スイッチ素子として、Pチャネル型の薄膜トランジスタにより形成されている。電圧電源端子DVDDは電圧電源端子DVSSよりも高電位に設定されている。電圧電源端子DVDDと駆動トランジスタ17との間には定電流源30が直列に接続されている。有機EL素子16は駆動トランジスタ17の導通により、定電流源30、電源端子DVSS間で順バイアスされる。
各画素スイッチ13は対応サンプルゲート線11から供給されるサンプル用走査信号により導通し、対応データ線12からの4ビットデジタル映像信号をメモリ回路20に供給する。メモリ回路20はこの4ビットデジタル映像信号をサンプリングし、パルス幅が映像信号のビット順位に依存した所定電圧のパルス信号としてこの映像信号を出力する。出力スイッチ18は対応ドライブゲート線11Aから供給される駆動用走査信号により導通し、メモリ回路20から出力されるパルス信号の電圧を駆動トランジスタ17のゲートに供給する。駆動トランジスタ17はこのパルス信号のパルス幅に応じた期間だけ定電流源30から供給される定電流を有機EL素子16に流し、これを発光させる。
メモリ回路20はデジタル映像信号の第1ビットデータから第4ビットデータをそれぞれ保持する4個のレジスタM1〜M4、およびこれらレジスタM1〜M4を画素スイッチ13および出力スイッチ18を結ぶノードに順次接続するスイッチS1、S2、S3、S4を有している。表示パネル10は、表示画素PXの行毎に4本ずつ配置されゲート線11,11Aと平行な第1ないし第4メモリ制御線G1〜G4をさらに備えている。垂直ドライバ14は、サンプル用走査信号が供給されるサンプル期間にサンプル許可パルスをメモリ制御線G1〜G4に順次供給し、駆動用走査信号が供給される表示期間に出力許可パルスを第1ないし第4メモリ制御線G1〜G4に順次供給する。サンプル許可パルスのパルス幅は一定であり、出力許可パルスのパルス幅はT期間、2T期間、4T期間、8T期間のように2n倍(ここで、n=0,1,2,3)で順次増大する。
サンプル期間では、スイッチS1〜S4がそれぞれサンプル許可パルスの制御により画素スイッチ13を介して供給されるデジタル映像信号の第1ビットデータから第4ビットデータを順次サンプリングし、レジスタM1〜M4がデジタル映像信号の第1ビットデータから第4ビットデータをそれぞれ保持する。これに続く表示期間では、スイッチS1〜S4がそれぞれ出力許可パルスの制御によりレジスタM1〜M4の内容をパルス信号として出力スイッチ18を介して駆動トランジスタ17に順次出力する。レジスタM1〜M4の内容はそれぞれ1ビットデータ”1”または”0”であり、駆動トランジスタ17の導通期間をこれらデータの組み合わせに対応して16通りの長さに設定することが可能である。
図2に示すように、本実施形態において。画素スイッチ13、出力スイッチ18、およびスイッチS1〜S4は、それぞれNチャネル型薄膜トランジスタによって構成されている。レジスタM1〜M4が各々1ビットデータを保持する静電容量MC1〜MC4で構成される。
図3は有機EL表示装置の動作を示している。サンプルゲート線11がサンプル用走査信号により高レベルに立ち上がると、画素スイッチ13は、データ線12上で図3に示すように変化するデジタル映像信号をメモリ回路20に供給する。この間、デジタル映像信号の第1から第4ビットデータ”1”,”0”,”1”,”0”がメモリ制御線G1〜G4にそれぞれ供給されるサンプル許可パルスP1〜P4に同期してレジスタM1〜M4に保持される。
1水平走査期間分(1H)のサンプル期間後、サンプルゲート線11が低レベルに立ち下がると、ドライブゲート線11Aが駆動用走査信号により高レベルに立ち上がり、出力スイッチ18が1フレーム期間の残り水平走査期間分の表示期間においてメモリ回路20の出力を駆動トランジスタ17に供給する。この表示期間において、レジスタM1〜M4内のビットデータ”1”,”0”,”1”,”0”は、パルス信号としてメモリ制御線G1〜G4にそれぞれ供給される出力許可パルスP1からP4により、T期間、2T期間、4T期間、8T期間ずつ駆動トランジスタ17に供給される。
駆動トランジスタ17は、ゲート電圧が低レベルに設定されたときに導通するPチャネル型であるため、レジスタM2およびM4内のビットデータ”0”により低レベルとなるパルス信号のパルス幅に対応して2T期間+8T期間だけ導通し、定電流源30から供給された数μA、例えば、3μAの定電流を上記期間だけ有機EL素子16に流す。これにより、駆動トランジスタ17は、有機EL素子16を合計10T期間だけ発光させる。これは、第1階調を最低輝度とし第16階調を最大輝度とした場合に有機EL素子16の発光輝度を第10階調に設定することになる。
上記のように構成された有機EL表示装置によれば、メモリ部20は、デジタル映像信号を時間変調されたアナログ形式に変換する時間変調型デジタルアナログ変換器として機能し、映像信号の更新周期であるフレーム期間に対する駆動トランジスタ17の導通時間の長さを制御する。すなわち、有機EL素子16の表示階調は、定電流源30から供給される定電流による駆動時間を変化させることにより制御される。この場合、これら有機EL素子16の発光輝度がほぼ均一となる定電流を選定することにより、これら有機EL素子16間の特性のバラツキによる表示ムラを低減することができる。
また、駆動トランジスタ17から有機EL素子16に流す定電流は、電源電圧からではなく、表示画素Px内に設けられた定電流源30により供給される。そのため、電源電圧が変動した場合でも、常に所定の定電流を駆動トランジスタに供給し、有機EL素子16を所定の定電流で発光させることができる。これにより、電源電圧の変動に起因する面内輝度ムラの発生を防止し、画面全体に渡り輝度が均一で表示品位の向上した画像表示を行うことができる。
更に、定電流源30を各表示画素Px内に設けることにより、外部回路の簡素化を図ることが可能となる。定電流源30から供給される安定した定電流を用いることにより、容易に多階調表示を実現でき、同時に、トランジスタのオン電位、オフ電位を小さくしトランジスタの容量を小さくすることが可能となる。
図4は、この発明の第2の実施形態に係る有機EL表示装置の表示画素Pxを示し、図5は、その画素回路の動作を示している。図4に示すように、第2の実施形態によれば、各表示画素Px内に設けられた定電流源30は、カレントコピー回路からなる定電流回路31により構成されている。定電流回路31は、第1スイッチ33、駆動トランジスタ34、保持スイッチ36、第2スイッチ38、および保持容量37を有している。第1スイッチ33、駆動トランジスタ34、および保持スイッチ36はPチャネル型の薄膜トランジスタにより形成され、第2スイッチ38はNチャネル型の薄膜トランジスタにより形成されている。また、有機EL表示パネル10の絶縁基板には、表示画素PXの各行に沿って配置された複数の電流信号書込み線21、および表示画素PXの各列に沿って配置された複数の定電流供給線24が設けられている。
駆動トランジスタ34は、画素回路22の駆動トランジスタ17と電源電圧端子DVDDとの間に直列に接続され、第2スイッチ38は駆動トランジスタ17、34間に直列に接続されている。保持容量37は、駆動トランジスタ34のソース、ゲート間に接続され、定電流供給線24の電位により決定される駆動トランジスタ37のゲート制御電位を保持する。第1スイッチ32は、定電流供給線24と駆動トランジスタ34のドレインとの間に接続され、そのゲートは第3走査線として機能する電流書込みゲート線21に接続されている。保持スイッチ36は、駆動トランジスタ34のドレイン、ゲート間に接続され、そのゲートが電流書込みゲート線21に接続されている。保持スイッチ24は、駆動トランジスタ34のゲート、ドレイン間の接続、非接続を制御するとともに、保持容量37からの電流リークを規制する。定電流源30を除く、有機EL表示装置の他の構成は前述した第1の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。
第2の実施形態によれば、サンプリング期間において、電流書込みゲート線21が書込み用走査信号により低レベルに立下り、定電流回路31の第1スイッチ33および保持スイッチ36が導通状態となる。同時に、ドライブゲート線11Aが駆動用走査信号により低レベルに立下り、Nチャネル型の半導体トランジスタからなる第2スイッチ38が非導通状態となる。定電流回路31への電流書込み動作が開始される。
電流書込み期間において、第1スイッチ33および保持スイッチ36はオン状態にあり、定電流供給線24から定電流が取り込まれ、この定電流が駆動トランジスタ34に供給されて駆動トランジスタ34を書き込み状態とする。これにより、電圧電源端子DVDDから駆動トランジスタ34を通して定電流供給線34に書き込み電流が流れ、定電流供給線24から供給される定電流に対応した駆動トランジスタ34のゲート、ソース間電位が保持容量Csに書き込まれる。
次いで、電流書込みゲート線21が書込み用走査信号により高レベルに立上がり、画素スイッチ32および保持スイッチ36が非導通状態となる。これにより、電流書込み動作が終了する。また、ドライブゲート線11Aが駆動用走査信号により高レベルに立上がり、第2スイッチ38が導通状態となる。これにより、表示期間が開始する。表示期間において、駆動トランジスタ34は、保持容量37に書き込まれたゲート制御電圧によりオン状態に維持され、電圧電源端子DVDDから画素回路22の駆動回路17に定電流供給線24に対応した電流量の定電流を供給する。
そして、表示期間において、画素回路22の駆動トランジスタ17は、叙述した第1の実施形態と同様に、低レベルとなるパルス信号のパルス幅に対応して2T期間+8T期間だけ導通し、定電回路31から供給された定電流を上記期間だけ有機EL素子16に流す。これにより、駆動トランジスタ17は、有機EL素子16を合計10T期間だけ発光させる。
上記のように構成された第2の実施形態においても、前述した第1の実施形態と同様の作用効果を得ることができる。また、第2の実施形態によれば、定電流源を定電流回路によって構成することにより、画素回路22を構成する他のトランジスタと同一工程で同時に製造することが可能となる。
次に、この発明の第3の実施形態に係る有機EL表示装置について説明する。図6は、第3の実施形態に係る有機EL表示装置の表示画素Pxを示し、図7は、その画素回路の動作を示している。第3の実施形態によれば、表示画素Pxの定電流源30は、第2の実施形態と同様に、カレントコピー回路からなる定電流回路31によって構成されている。第3の実施形態において、電流書込みゲート線はドライブゲート線11Aと共通に形成され、定電流回路31を構成する第1スイッチ33および保持スイッチ36のゲートはドライブゲート線11Aに接続されている。
第3の実施形態において、有機EL表示装置の他の構成および動作は前述した第2の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。また、第3の実施形態によれば、前述した第2の実施形態と同様の作用効果を得ることができるとともに、配線を削減し開口率の拡大を図ることが可能となる。
次に、この発明の第4の実施形態に係る有機EL表示装置について説明する。図8は、第4の実施形態に係る有機EL表示装置の表示画素Pxを示し、図9は、その画素回路の動作を示している。第4の実施形態によれば、表示画素Pxの画素回路22および定電流回路31を構成しているスイッチおよびトランジスタは、全て同一導電型の薄膜トランジスタ、ここでは、Pチャネル型の薄膜トランジスタにより形成している。この場合、表示画素Pxの動作時において、電流書込みゲート線21、ドライブゲート線11A、サンプルゲート線11、第1ないし第4メモリ制御線G1〜G4には、前述した第2の実施形態とは逆電位の走査信号がそれぞれ印加される。
第4の実施形態において、有機EL表示装置の他の構成および動作は前述した第2の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。第4の実施形態によれば、前述した第2の実施形態と同様の作用効果を得ることができるとともに、画素回路22および定電流回路31を構成しているスイッチおよびトランジスタを全て同一導電型の薄膜トランジスタで形成することにより、製造工程プロセスの削減を図ることができる。
図10は、この発明の第5の実施形態に係る有機EL表示装置の表示画素Pxを示し、図11は、その画素回路の動作を示している。第5の実施形態によれば、電流書込みゲート線はサンプルゲート線11と共通に形成され、定電流回路31を構成する第1スイッチ33および保持スイッチ36のゲートはサンプルゲート線11に接続されている。第5の実施形態において、有機EL表示装置の他の構成および動作は前述した第4の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。また、第5の実施形態によれば、前述した第4の実施形態と同様の作用効果を得ることができるとともに、配線を削減し開口率の拡大を図ることが可能となる。
図12は、この発明の第6の実施形態に係る有機EL表示装置の表示画素Pxを示し、図13は、その画素回路の動作を示している。第6の実施形態によれば、各表示画素Pxの列方向に延びた定電流供給線をデータ線12と共通の配線としている。この場合、行方向の配線を削減し、開口率拡大を図ることが可能となる。特に、カラー表示可能な表示装置において、R、G、Bで3本ずつ配線を削減でき、開口率を向上する上で有効となる。
第6の実施形態において、有機EL表示装置の他の構成および動作は前述した第4の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。そして、第6の実施形態においても、第4の実施形態と同様の作用効果を得ることができる。
本発明は前述した実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することできる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することもできる。表示画素を構成する自己発光素子は、有機EL素子に限定されず自己発光可能な様々な表示素子を適用可能である。
薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することもできる。表示画素を構成する自己発光素子は、有機EL素子に限定されず自己発光可能な様々な表示素子を適用可能である。
11…サンプルゲート線、 11A…ドライブゲート線、 12…データ線、
13…画素スイッチ、 16…有機EL素子、 17、34…駆動トランジスタ、
18…出力スイッチ、 20…メモリ部、 21…電流書込みゲート線、
22…画素回路、 30…定電流源、 31…定電流回路、 Px…表示画素
13…画素スイッチ、 16…有機EL素子、 17、34…駆動トランジスタ、
18…出力スイッチ、 20…メモリ部、 21…電流書込みゲート線、
22…画素回路、 30…定電流源、 31…定電流回路、 Px…表示画素
Claims (9)
- 表示素子と、前記表示素子に駆動電流を供給する画素回路とをそれぞれ含み、表示領域上にマトリクス状に配設された複数の画素部を備え、
各画素回路は、一対の電源電圧間に前記表示素子と直列に接続された定電流源と、前記定電流源から供給される定電流を前記表示素子に流す駆動スイッチ素子と、周期的に更新されるデジタル映像信号を保持し、前記デジタル映像信号の更新周期に対する前記駆動スイッチ素子の導通期間の長さをこのデジタル映像信号に対応して制御するメモリ部と、を含でいるアクティブマトリクス型表示装置。 - 前記画素部の列毎に接続された複数の信号線、前記画素部の行毎にそれぞれ接続された複数の第1走査線および第2走査線を備え、
前記各画素回路は、前記信号線と前記メモリ部との間に接続され、前記更新周期の一部期間に、前記第1走査線からの走査信号に応じて、前記信号線から前記デジタル映像信号を前記メモリ部に取り込む画素スイッチと、前記更新周期の残り期間に、前記第2走査線からの走査信号に応じて、前記メモリ部を前記駆動スイッチ素子に接続する出力スイッチと、を含んでいる請求項1に記載のアクティブマトリクス型表示装置。 - 前記画素部の列毎に接続され、それぞれ定電流を供給する複数の定電流供給線、および前記画素部の行毎にそれぞれ接続された複数の第3走査線を備え、
前記各定電流源は定電流回路を備え、この定電流回路は、前記第3走査線と定電流供給線との間に接続され前記第3走査線からの走査信号に応じて前記定電流供給線から定電流を取り込む第1スイッチと、前記表示素子と前記電圧電源との間に直列に接続され前記表示素子に定電流を流す駆動トランジスタと、前記駆動トランジスタと表示素子との間に直列に接続され前記第2走査線からの走査信号に応じてオン、オフ制御される第2スイッチと、前記駆動トランジスタのソース、ゲート間に接続され、前記定電流により決定される前記駆動トランジスタのゲート制御電位を保持する保持容量と、前記駆動トランジスタのドレイン、ゲート間に接続され、前記第3走査線からの走査信号に応じてオン、オフされ、駆動トランジスタのゲート、ドレイン間の接続、非接続を制御する保持スイッチと、を備えている請求項2に記載のアクティブマトリクス型表示装置。 - 前記第3走査線は前記第2走査線と共通の配線により形成されている請求項3に記載のアクティブマトリクス型表示装置。
- 前記第3走査線は前記第1走査線と共通の配線により形成されている請求項3に記載のアクティブマトリクス型表示装置。
- 前記定電流供給線は前記信号線と共通の配線により形成されている請求項3に記載のアクティブマトリクス型表示装置。
- 前記画素回路を構成した前記画素スイッチ、出力スイッチ、駆動スイッチ素子、メモリ部、および前記定電流回路を構成した第1スイッチ、第2スイッチ、保持スイッチおよび駆動トランジスタは、同一の導電型の薄膜トランジスタにより形成されている請求項2ないし6のいずれか1項に記載のアクティブマトリクス型表示装置。
- 前記メモリ部は1ビットデータを保持する複数のレジスタと、デジタル映像信号のビットデータをサンプリングして複数の複数のレジスタに格納し、レジスタ毎に異なる長さに設定される期間ずつこれらレジスタの内容を駆動スイッチ素子に出力するスイッチ回路とを含んでいる請求項1に記載のアクティブマトリクス型表示装置。
- 前記表示素子は、対向する電極間に有機発光層を備えた自己発光素子である請求項1ないし8のいずれか1項に記載のアクティブマトリクス型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005281819A JP2007093875A (ja) | 2005-09-28 | 2005-09-28 | アクティブマトリクス型表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005281819A JP2007093875A (ja) | 2005-09-28 | 2005-09-28 | アクティブマトリクス型表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007093875A true JP2007093875A (ja) | 2007-04-12 |
Family
ID=37979706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005281819A Pending JP2007093875A (ja) | 2005-09-28 | 2005-09-28 | アクティブマトリクス型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007093875A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02148687A (ja) * | 1988-10-20 | 1990-06-07 | Eastman Kodak Co | Elストレージディスプレイ装置 |
JP2002278498A (ja) * | 2001-01-10 | 2002-09-27 | Sharp Corp | 表示装置 |
JP2002341826A (ja) * | 2001-05-11 | 2002-11-29 | Toshiba Corp | 表示装置 |
WO2003027997A1 (fr) * | 2001-09-21 | 2003-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Ecran et procede de fonctionnement associe |
JP2004354596A (ja) * | 2003-05-28 | 2004-12-16 | Mitsubishi Electric Corp | 表示装置 |
JP2005062859A (ja) * | 2003-07-31 | 2005-03-10 | Semiconductor Energy Lab Co Ltd | 表示装置、表示装置の駆動方法、及び表示装置に搭載される半導体集積回路 |
-
2005
- 2005-09-28 JP JP2005281819A patent/JP2007093875A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02148687A (ja) * | 1988-10-20 | 1990-06-07 | Eastman Kodak Co | Elストレージディスプレイ装置 |
JP2002278498A (ja) * | 2001-01-10 | 2002-09-27 | Sharp Corp | 表示装置 |
JP2002341826A (ja) * | 2001-05-11 | 2002-11-29 | Toshiba Corp | 表示装置 |
WO2003027997A1 (fr) * | 2001-09-21 | 2003-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Ecran et procede de fonctionnement associe |
JP2004354596A (ja) * | 2003-05-28 | 2004-12-16 | Mitsubishi Electric Corp | 表示装置 |
JP2005062859A (ja) * | 2003-07-31 | 2005-03-10 | Semiconductor Energy Lab Co Ltd | 表示装置、表示装置の駆動方法、及び表示装置に搭載される半導体集積回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2021068637A1 (zh) | 像素电路及其驱动方法、显示面板 | |
JP4082396B2 (ja) | 電気光学装置、電子機器、データ線駆動回路、及び電源線駆動回路 | |
JP5217500B2 (ja) | El表示パネルモジュール、el表示パネル、集積回路装置、電子機器及び駆動制御方法 | |
WO2020052287A1 (zh) | 像素电路及其驱动方法、显示装置 | |
JP4628447B2 (ja) | 半導体装置 | |
JP5719571B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP2005004173A (ja) | 電気光学装置およびその駆動装置 | |
JP2010128183A (ja) | アクティブマトリクス型の表示装置およびその駆動方法 | |
JP2006091923A (ja) | 電気光学装置および電子機器 | |
US20060290622A1 (en) | Active matrix display device and method of driving active matrix display device | |
JP2010122320A (ja) | アクティブマトリクス型表示装置 | |
KR100679578B1 (ko) | 액티브 매트릭스형 표시 장치 | |
JP2010276783A (ja) | アクティブマトリクス型表示装置 | |
JP2009122196A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2008134346A (ja) | アクティブマトリクス型表示装置 | |
JP2007108247A (ja) | 表示装置及びその駆動方法 | |
JP2012168358A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP5019217B2 (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2007093875A (ja) | アクティブマトリクス型表示装置 | |
JP5085011B2 (ja) | アクティブマトリクス型表示装置 | |
JP2006003621A (ja) | アクティブマトリクス発光ダイオードの画素構造及びその駆動方法 | |
JP2004004638A (ja) | 発光装置の駆動方法 | |
JP2009216950A (ja) | アクティブマトリクス型表示装置 | |
JP2002341826A (ja) | 表示装置 | |
JP4703131B2 (ja) | アクティブマトリックス型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111101 |