JP2007059761A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007059761A JP2007059761A JP2005245492A JP2005245492A JP2007059761A JP 2007059761 A JP2007059761 A JP 2007059761A JP 2005245492 A JP2005245492 A JP 2005245492A JP 2005245492 A JP2005245492 A JP 2005245492A JP 2007059761 A JP2007059761 A JP 2007059761A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- insulating film
- interlayer insulating
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 容量密度を高めることが可能な、立体構造のMIMキャパシタにおいてMIMキャパシタ直下の配線領域が配線として利用でき、配線層数の増大や、ICチップ面積の増大を防ぐことのできるMIMキャパシタを備えた半導体装置及びその製造方法を提供する。
【解決手段】 下層配線を被覆するように層間絶縁膜301を形成し、層間絶縁膜に対し、下層配線の上面を基準とする層間絶縁膜の膜厚よりも小さな高さの開口部を形成し、開口部を被覆するように上部電極204、容量膜401、下部電極203から構成されるMIMキャパシタを形成する。
【選択図】 図1
【解決手段】 下層配線を被覆するように層間絶縁膜301を形成し、層間絶縁膜に対し、下層配線の上面を基準とする層間絶縁膜の膜厚よりも小さな高さの開口部を形成し、開口部を被覆するように上部電極204、容量膜401、下部電極203から構成されるMIMキャパシタを形成する。
【選択図】 図1
Description
本発明は、高信頼度かつ高性能な容量素子を有する半導体装置およびその製造方法に関する。
アナログ信号を取り扱うIC(Integrated Circuit)においては、容量素子、抵抗素子、インダクタ素子等の受動素子が集積回路の重要な構成要素となる。従来、これら受動素子はICチップの中に作りこむのが困難であったため、実装基板上に外付け部品として搭載されてきた。しかしながら、近年、システムの高速化、省スペース化へのニーズが強いため、これら受動素子をICチップ内部へ取り込む試みが盛んになされている。
ICチップ内で形成される最も一般的な容量素子の構成は、絶縁膜の上下を多結晶シリコンで挟んだ構造を持つものである。このタイプの容量素子は、その構造からPIPキャパシタ(PIP:Polysilicon-Insulator-Polysilicon)と呼ばれる。電極材料に多結晶シリコンを用いるために抵抗が高いこと、また、多結晶シリコンの成膜温度が配線工程の上限温度を超えているため、シリコン基板の近くに形成せざるを得ず、そのため寄生容量が増大すること、などの課題がある。
このような課題を解決する方法として、絶縁膜の上下を金属電極で挟んだMIM(Metal-Insulator-Metal)キャパシタが注目されている。
MIMキャパシタが有する特徴と課題を、図2(a),(b)と図3に示した従来例の工程断面図を用いながら説明する。
図2(a)に示すように、半導体素子が形成された基板100上に、テトラエトキシシランを原料とするプラズマCVD法を用いて第一の層間絶縁膜300を形成した後、膜厚50nmの窒化チタン、膜厚400nmのアルミニウム合金、膜厚50nmの窒化チタンを順次形成した積層膜に対して、リソグラフィー法とドライエッチ法を用いて、第一層の金属配線210a、210bを形成した。
次に、プラズマCVD法を用いて膜厚500nmの酸化シリコン膜からなる第二の層間絶縁膜301を形成した後、化学的機械研磨法を用いて第二の層間絶縁膜301の平坦度を上げたあと、第一層の金属配線210bの一部が露出するように第二の層間絶縁膜301に開口部を設けた。この開口部を設けた領域がMIMキャパシタとなる領域である。
次に、テトラエトキシシランを原料とするプラズマCVD法を用いて膜厚50nmの酸化シリコン膜からなる容量膜400を、露出した第一層の金属配線210bを被覆するように形成した。
次に、第一の金属配線210aに電気的接続を行うための接続孔を形成するために、容量膜400上の所望の領域に第一の開口部500を持つ第一の加工レジスト600を形成した(図2(a)参照)。
次に、この第一の加工レジスト600を加工マスクに、容量膜400と第二の層間絶縁膜301をドライエッチングし、第一層の金属配線210aの一部を露出させた。
次に、図2(b)に示すように、第二の層間絶縁膜301の開口部を充填するように、スパッタ法とCVD法を用いてタングステン膜を形成し、化学的機械研磨を用いて開口部以外の領域のタングステン膜を除去し、第一の導電性プラグ150と第二の導電性プラグ151を形成した。
次に、図3に示すように、膜厚50nmの窒化チタン膜、膜厚400nmのアルミニウム合金膜、膜厚50nmの窒化チタン膜を順次形成した積層膜に対して、リソグラフィー法とドライエッチング法を用いて、所望の領域に第二層の金属配線220a、220bを形成した。
以上の工程により、第一層の金属配線210b、容量膜400、第二の導電性プラグ151および第二層の金属配線220bから構成されるMIMキャパシタを形成することができる(例えば、特許文献1参照)。以下では、上記の工程に準じて形成されたMIMキャパシタを従来例1と呼ぶことにする。
従来例1に基づくMIMキャパシタは、電極の形成温度が450℃以下であるため配線工程で形成でき、また、電極として電気抵抗の低い金属材料を用いることができるので、PIPキャパシタが持つ課題を解決することが可能となる。
しかしながら、このように構成されたMIMキャパシタには性能を高めにくいという難点がある。従来例1の構成では、実際にキャパシタとして動作するのは、第一層の金属配線210bと第二の導電性プラグ151とに挟まれた領域、つまり、第二の層間絶縁膜301に設けられた開口部の底面部分のみである。したがって、キャパシタの容量値を増やすためには、その容量値に比例した面積のMIMキャパシタを設置する必要があり、ICチップに占めるMIM素子の占有面積が大きくなり、ICチップ面積増大という問題がある。
この問題を解決するための方法として、立体型MIMキャパシタが提案されている。立体MIMキャパシタでは、開口部の側面もキャパシタとして利用できるので、ICチップにおけるMIMキャパシタ占有面積を削減することが可能となる。このような立体MIMキャパシタ形成工程の従来例を、図4(a)〜図5(b)を用いて説明する。
図4(a)に示すように、半導体素子が形成された基板100上に、テトラエトキシシランを原料とするプラズマCVD法を用いて第一の層間絶縁膜300を形成した後、膜厚50nmの窒化チタン、膜厚400nmのアルミニウム合金、膜厚50nmの窒化チタンを順次形成した積層膜に対して、リソグラフィー法とドライエッチ法を用い、第一層の金属配線210a、210bを形成した。
次に、プラズマCVD法を用いて膜厚500nmの酸化シリコン膜からなる第二の層間絶縁膜301を形成した後、化学的機械研磨法を用いて第二の層間絶縁膜301の平坦度を上げたあと、第一層の金属配線210aの一部が露出するように第二の層間絶縁膜301に開口部を設けた。
次に、この開口部を充填するように、スパッタ法とCVD法を用いてタングステン膜を形成し、化学的機械研磨を用いて開口部以外の領域のタングステン膜を除去し、第一の導電性プラグ150を形成した。次にリソグラフィー法を用いて所望の領域に開口部を有する第一の加工レジスト600を形成した。
次に、図4(b)に示すように、第一の加工レジスト600を加工マスクにドライエッチを行い、第二の層間絶縁膜301に開口部を設け、第一層の金属配線210bの表面を露出させた。次に、この開口部を覆うように膜厚50nmの窒化チタンからなる下部電極203、膜厚50nmの酸化シリコンからなる容量膜401、膜厚100nmの窒化チタンからなる上部電極204を順次形成した。
次に、リソグラフィー法とドライエッチ法を組み合わせることで、第二の層間絶縁膜301に設けた開口部を被覆するように加工された下部電極203、加工された容量膜401、加工された上部電極204を形成した(図5(a)参照)。
次に、図5(b)に示すように、膜厚50nmの窒化チタン、膜厚400nmのアルミニウム合金、膜厚50nmの窒化チタンを順次形成した積層膜に対して、リソグラフィー法とドライエッチ法を用い、第一の導電性プラグ150に接続された第二層の金属配線220a、加工された上部電極204に接続された第二の金属配線220bを形成した。
以上の工程により、第一の金属配線210b、加工された下部電極203、加工された容量膜401、加工された上部電極204、第二層の金属配線220bから構成されるMIMキャパシタを形成することができる(例えば、特許文献2参照)。以下では、上記の工程に準じて形成されたMIMキャパシタを従来例2と呼ぶことにする。
従来例2に基づくMIMキャパシタは、層間絶縁膜に形成した開口部の側面と底面がキャパシタとして機能するので、従来例1のように開口部の底面だけをキャパシタとして利用する場合に比べ、ICチップにおけるキャパシタの面積を削減することが可能となる。しかしながら、このようにして形成したMIMキャパシタでは、MIMキャパシタを形成した開口部が直下にある第一層の金属配線210bまで貫通しているため、MIMキャパシタ直下には、MIMキャパシタの平面形状とほぼ同一大きさの第一層の金属配線を形成しなければならない。このため、MIMキャパシタ直下の領域は、配線領域としては使えず、配線層数の増大やICチップ面積の増大といった問題が生じる。
そこで、本発明の目的は、MIMキャパシタの容量密度を高めることが可能な、立体構造のMIMキャパシタにおいてMIMキャパシタ直下の配線領域が配線として利用でき、配線層数の増大、ICチップ面積の増大を防ぐことのできるMIMキャパシタを備えた半導体装置及びその製造方法を提供することにある。
本発明に係る半導体装置の代表的な手段を示せば、以下の通りである。すなわち、本発明に係る半導体装置は、半導体基板上に形成された第1金属配線と、前記第1金属配線上に形成された層間絶縁膜と、前記第1金属配線上の前記層間絶縁膜に形成された開口部と、前記開口部を覆うように形成された下部電極および容量絶縁膜および上部電極からなる容量素子とを備え、前記層間絶縁膜に形成された開口部の高さが、前記第1金属配線の上面を起点とした前記層間絶縁膜の膜厚より小さいことを特徴とするものである。
また、本発明に係る半導体装置の製造方法は、半導体基板上に第1導体膜を形成する工程と、前記第1導体膜上に層間絶縁膜を形成する工程と、前記層間絶縁膜の所定の領域に前記第1の導体膜上面を起点とした前記層間絶縁膜の膜厚よりも小さな高さの開口部を設ける工程と、前記開口部上に第2導体膜を形成し、前記第2導体膜上に容量絶縁膜を形成し、前記容量絶縁膜上に第3導体膜を形成する工程と、前記第2導体膜、容量絶縁膜、第3導体膜をパターニングする工程とを含むことを特徴とする。
本発明によれば、容量密度を高めながらも、MIMキャパシタの直下の領域も配線領域として利用でき、配線層数の削減、ICチップサイズの縮小が可能なMIMキャパシタを有する半導体装置を得ることができる。
以下、図面を用いて本発明に係る半導体装置及び製造方法の好適な実施例について説明する。なお、各図面は模式的に描いており、説明に不用な箇所は省略している。
図6および図7は、本発明に係る半導体装置の製造工程を示す断面図である。以下、順を追って説明する。
半導体素子が形成された基板(半導体基板)100上に、テトラエトキシシランを原料ガスに用いたプラズマCVD法により膜厚400nmの第一の層間絶縁膜300を形成した後、スパッタ法を用いて膜厚50nmの窒化チタン膜、膜厚400nmのアルミニウム合金膜、膜厚50nmの窒化チタン膜からなる積層膜を形成した後、リソグラフィー法とドライエッチ法を用いて所望の領域に第一層の金属配線210a〜210dを形成した。
半導体素子が形成された基板(半導体基板)100上に、テトラエトキシシランを原料ガスに用いたプラズマCVD法により膜厚400nmの第一の層間絶縁膜300を形成した後、スパッタ法を用いて膜厚50nmの窒化チタン膜、膜厚400nmのアルミニウム合金膜、膜厚50nmの窒化チタン膜からなる積層膜を形成した後、リソグラフィー法とドライエッチ法を用いて所望の領域に第一層の金属配線210a〜210dを形成した。
次に、プラズマCVD法を用いて膜厚1200nmの酸化シリコン膜を形成し、第二の層間絶縁膜301とした。
次に、この第二の層間絶縁膜の平坦度を化学的機械研磨法を用いて向上した後、リソグラフィー法とドライエッチ法を用いて、第二の層間絶縁膜301の少なくともMIMキャパシタを形成したい領域に開口部を形成した。この際、第二の層間絶縁膜301に設けた開口部の深さを400nmとし、第一層の金属配線210a〜210dの上面を基準とした第二の層間絶縁膜301の厚みである600nmよりも少なく設定した。
次に、リソグラフィー法を用いて第一の開口部500を有した感光性有機膜からなる第一の加工レジスト600を形成した(図6(a)参照)。
次に、この第二の層間絶縁膜の平坦度を化学的機械研磨法を用いて向上した後、リソグラフィー法とドライエッチ法を用いて、第二の層間絶縁膜301の少なくともMIMキャパシタを形成したい領域に開口部を形成した。この際、第二の層間絶縁膜301に設けた開口部の深さを400nmとし、第一層の金属配線210a〜210dの上面を基準とした第二の層間絶縁膜301の厚みである600nmよりも少なく設定した。
次に、リソグラフィー法を用いて第一の開口部500を有した感光性有機膜からなる第一の加工レジスト600を形成した(図6(a)参照)。
次に、図6(b)に示すように、第一の加工レジスト600を加工マスクに第二の層間絶縁膜301をエッチングして、第一層の金属配線210a、210dの一部を露出させた。
次に、スパッタ法およびCVD法を用いてタングステン膜を形成し、第一の導電性プラグ150、第二の導電性プラグ151、下部電極203を形成した。
次に、MIMキャパシタとして動作させたい領域を被覆するように感光性有機膜からなる第二の加工レジスト601を形成した。
次に、スパッタ法およびCVD法を用いてタングステン膜を形成し、第一の導電性プラグ150、第二の導電性プラグ151、下部電極203を形成した。
次に、MIMキャパシタとして動作させたい領域を被覆するように感光性有機膜からなる第二の加工レジスト601を形成した。
次に、第二の加工レジスト601をマスクに下部電極203をドライエッチして加工された下部電極203を形成した後、プラズマCVD法を用いて膜厚30nmの窒化シリコン膜からなる容量膜401、CVD法を用いて膜厚50nmのタングステンからなる上部電極204を形成した。
次に、MIMキャパシタとして残したい部分を被覆するように感光性有機膜からなる第三の加工レジスト602を形成した(図7(a)参照)。
次に、MIMキャパシタとして残したい部分を被覆するように感光性有機膜からなる第三の加工レジスト602を形成した(図7(a)参照)。
次に、第三の加工レジスト602をマスクに上部電極204、容量膜401をドライエッチ法を用いて除去し加工された容量膜401、加工された上部電極204を形成した後、膜厚50nmの窒化チタン膜、膜厚400nmのアルミニウム合金膜、膜厚50nmの窒化チタン膜からなる第二層の金属膜220を形成した。
次に、第二層の金属配線として残す部分を被覆するように感光性有機膜からなる第四の加工レジスト603を形成した(図7(b)参照)。
次に、第二層の金属配線として残す部分を被覆するように感光性有機膜からなる第四の加工レジスト603を形成した(図7(b)参照)。
次に、第四の加工レジスト603を加工マスクにドライエッチすることで、第二層の金属配線220aを形成した。その後、プラズマCVD法を用いて膜厚1200nmの酸化シリコンからなる第三の層間絶縁膜302を形成した後、所望の領域に導電性プラグを形成し、スパッタ法、リソグラフィー法、ドライエッチ法により所望の領域に第三層の金属配線230a〜230cを形成した。
以上の工程により、図1に示したような、第一層の金属配線210a、第一の導電性プラグ150、第二層の金属配線220a、加工された上部電極204、加工された容量膜401、加工された下部電極203、第二の導電性プラグ151、第一層の金属配線210dから構成されるMIMキャパシタを有する半導体装置を形成することができる。
上記の工程で形成したMIMキャパシタの平面レイアウト図を図8に示す。図1、図6、図7に示した断面図は、図8中のA−A’線に沿った部分の断面である。図8におけるB−B’線に沿った部分の断面図を図9に示した。
図8に示したレイアウト図において、加工された下部電極203と加工された上部電極204と加工された容量膜401(上部電極204と同一レイアウト)で構成された領域がMIMキャパシタとして機能する領域である。このMIMキャパシタは、内部に第二の層間絶縁膜に設けられたMIMキャパシタの開口部700a〜700cを含んでいるため、この開口部の内部もキャパシタとして機能する。また、MIMキャパシタの下層には第一層の金属配線210a〜210dが敷設してあり、MIMキャパシタの上部電極と同一平面上にはMIMキャパシタに隣接して第二層の金属配線220bが敷設してあり、MIMキャパシタの上部には、第三層の金属配線230a〜230cが敷設してある。
この実施例1では、開口部の幅、間隔、個数を変えた構造を幾つか作成した。比較のために、従来例1、従来例2に従ったMIMキャパシタも作成した。
このようにして形成した半導体装置のMIMキャパシタの性能を調べた。その結果、図10に示すように第二の層間絶縁膜301に開口部を設けると、従来例1と比較して容量値が増大し、開口部のピッチを800nm(開口部の幅は400nm)とした場合には、従来例1と比較して約2.5倍の容量値が得られた。一方で単位容量値あたりのリーク電流や絶縁破壊耐圧は、従来例1と同等の性能が得られた。なお、図10において、縦軸は従来例1の容量値を1としたときの相対的な容量値CRを示し、横軸は開口部のピッチWp
また、従来例2に従って形成したMIMキャパシタも実施例1で形成したMIMキャパシタと同等の性能、信頼度が得られることがわかった。しかしながら、従来例2に従った場合には、MIMキャパシタ直下の領域が配線領域として使えないため、MIMキャパシタ領域を迂回して配線したり、配線資源が限られている場合にはチップ面積を拡大したりする必要が生じた。
また、従来例2に従って形成したMIMキャパシタも実施例1で形成したMIMキャパシタと同等の性能、信頼度が得られることがわかった。しかしながら、従来例2に従った場合には、MIMキャパシタ直下の領域が配線領域として使えないため、MIMキャパシタ領域を迂回して配線したり、配線資源が限られている場合にはチップ面積を拡大したりする必要が生じた。
つまり、本発明の実施例に従い、下層配線を被覆するように酸化シリコンからなる第二の層間絶縁膜を形成した後、この第二の層間絶縁膜に対し、下層配線の上面を基準とした絶縁膜厚よりも小さな高さの開口部を形成し、この開口部を被覆するように上部電極、容量膜、下部電極から構成されるMIMキャパシタを形成することにより、配線資源の消費を最小限に抑えつつ、高い容量密度が得られるMIMキャパシタを有する半導体装置が形成可能となる。
本実施例では、容量膜として膜厚30nmの窒化シリコンを用いたが、膜厚及び材料はこれに限定されるものではない。容量密度は容量膜の膜厚に反比例して増加するので、容量密度の面からは膜厚は薄いほど良い。ただし、薄膜化に応じて絶縁破壊耐圧も低下するので、使用する電圧に応じて薄膜化限界が存在する。
また、容量膜の材料として、窒化シリコン以外にも、酸化シリコン、酸化タンタル、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化チタン、酸化アルミなどや、それらの混合物およびそれらに窒素等が混入した化合物を用いることが可能である。また、PZT、STO、BST等の強誘電材料を用いることも可能である。さらに、本実施例では、容量膜として単層の絶縁膜を用いているが、この容量膜は必要に応じて積層構造とすることも可能である。
また本実施例では、下部電極および上部電極として膜厚50nmのタングステンを用いているが、膜厚、材料ともにこれに限定されない。上部電極、下部電極が薄すぎる場合にはシート抵抗が増大し寄生抵抗が増大する懸念がある。一方、上部電極および下部電極が厚すぎる場合には第二の層間絶縁膜に設けた開口部の幅をあまり狭くできなくなり、容量値を増大させにくくなる。タングステンを用いている範囲では、30nmから200nm程度が好適である。また、上部電極および下部電極の材料として、タングステン以外にチタン、タンタル及びその窒化物を主たる成分とする金属、アルミおよびその合金、なども利用可能である。
さらに、第一層、第二層および第三層の金属配線に用いるバリアメタルとして窒化チタンを用いているが、窒化チタン以外にタンタル、タングステン及びその窒化物を主たる成分とする金属を用いることも可能であり、また、信頼度的に余裕があるのであれば、バリアメタルを用いない構造を利用することも可能である。また、上部電極、バリアメタルともに複数の層からなる積層構造にすることになんら問題はない。
また本実施例では、図8のレイアウト図面に示したように、第一層の金属配線210aと第二層の金属配線220aを単一の導電性プラグ(150)で、第一層の金属配線210dと加工された下部電極203を単一の導電性プラグ(151)で接続している。しかしながら、導電性プラグの位置、数、大きさはこの例に限定されることはない。導電性プラグの大きさは、大きければ大きいほど寄生抵抗は小さくなるため高周波特性は良好になる。しかし、一般的にCVD法で形成するタングステンの場合には、上限のサイズが存在する。
また本実施例では、第一の導電性プラグ150および第二の導電性プラグ151と加工された下部電極203を同一の材料で同時に形成した。しかしながら本発明の有用性はこの方式に限定されるわけではない。第一の導電性プラグ150および第二の導電性プラグ151と加工された下部電極203を別の工程、別の材料で形成することも可能である。別工程、別材料で形成する場合には、工程数は増えるものの、導電性プラグ、下部電極向けに材料、工程を最適化しやすくなる。
また本実施例では、第一層の金属配線と第二層の金属配線を利用してMIMキャパシタを構成したが、これ以外の上下に隣接する配線層同士を用いても同等のMIMキャパシタを形成することが可能である。
また本実施例では、第二の層間絶縁膜301にその膜厚未満の深さで形成した開口部の形状を矩形としたが本実施例の有用性はこれに限定されるものではない。矩形以外にも円形、楕円形、三角形、ひし形、それらの組み合わせの形状でも良い。開口部の形状が複雑なほど実効的な表面積が増えるため大きな容量値が得られる。
また本実施例では、第二の層間絶縁膜301に形成した開口部の深さを400nmとしたが、用途に応じてその深さを調整することが可能である。開口部が深いほどMIMキャパシタの容量値は大きくなるが、下層の金属配線と接触する恐れが生じる。また、開口部の深さが浅いほど容量値は小さくなるが形成は容易になる。
また本実施例では、第二の層間絶縁膜を単一の酸化シリコン膜で構成したが、異なる材料との組み合わせで積層構造とすることも可能である。たとえば第二の層間絶縁膜の間にドライエッチング速度の遅い窒化シリコンや炭化シリコンの層を挿入しエッチング停止層として用いることで、第二の層間絶縁膜に形成する開口部の高さを精度良く制御することが可能となる。
また本実施例では、第一、第二、第三の層間絶縁膜として主として酸化シリコン膜を用いた工程を例に説明したが、この材料に限定されるわけではなく、配線の寄生容量が低減可能なLow−k材料(低誘電率の絶縁材料)を用いることも可能である。Low−k材料としては、ブラックダイアモンド(登録商標:Applied Materials社製)に代表されるようなSiOC膜(炭素を含有する酸化シリコン膜)、SiLK(登録商標:Dow Chemical社製)に代表されるような有機膜、およびそれらに空隙を導入したLow−k材料、フッ素含有酸化シリコン膜などを用いることが可能である。
本実施例では、第一層、第二層、第三層の金属配線としてドライエッチ法で加工したアルミ配線を用いているが、必要に応じてダマシン法を用いたアルミ配線や銅配線を用いることも可能である。
図11から図13は、本発明に係る半導体装置の製造工程を示す断面図である。以下、順を追って説明する。
半導体素子が形成された基板100上に、テトラエトキシシランを原料ガスに用いたプラズマCVD法により膜厚400nmの第一の層間絶縁膜300を形成した後、スパッタ法を用いて膜厚50nmの窒化チタン膜、膜厚400nmのアルミニウム合金膜、膜厚50nmの窒化チタン膜を形成した。その後、リソグラフィー法とドライエッチ法を用いて所望の領域に第一層の金属配線210aを形成した。
次に、プラズマCVD法を用いて膜厚1000nmの酸化シリコン膜を形成し、第二の層間絶縁膜301とした。次に、この第二の層間絶縁膜の平坦度を化学的機械研磨法を用いて向上した後、第二の層間絶縁膜301上にスパッタ法を用いて膜厚50nmの窒化チタン膜、膜厚400nmのアルミニウム合金膜、膜厚50nmの窒化チタン膜からなる積層膜を形成した後、リソグラフィー法とドライエッチ法を用いて所望の領域に最上層の金属配線240a〜240dを形成した。
次に、プラズマCVD法を用いて膜厚1200nmの酸化シリコン膜を形成し、第三の層間絶縁膜302とした。次に、この第三の層間絶縁膜の平坦度を化学的機械研磨法を用いて向上した後、リソグラフィー法とドライエッチ法を用いて、第三の層間絶縁膜302の少なくともMIMキャパシタを形成したい領域に開口部を形成した。この際、第三の層間絶縁膜302に設けた開口部の深さを400nmとし、最上層の金属配線240a〜240dの上面を基準とした第三の層間絶縁膜302の厚みである600nmよりも少なく設定した。次に、リソグラフィー法を用いて第一の開口部500を有した感光性有機膜からなる第一の加工レジスト600を形成した(図11(a)参照)。
次に、第一の加工レジスト600を加工マスクに第三の層間絶縁膜302をエッチングし、最上層の金属配線240a、240dの一部を露出させた。次に、スパッタ法およびCVD法を用いてタングステン膜を形成し、第一の導電性プラグ150、第二の導電性プラグ151、下部電極203を形成した。次に、MIMキャパシタとして動作させたい領域を被覆するように感光性有機膜からなる第二の加工レジスト601を形成した(図11(b)参照)。
次に、第二の加工レジスト601をマスクに下部電極203をドライエッチすることで、加工された下部電極203を形成した後、プラズマCVD法を用いて膜厚30nmの窒化シリコン膜からなる容量膜401を形成し、CVD法を用いて膜厚50nmのタングステンからなる上部電極204を形成した。次に、MIMキャパシタとして残したい部分を被覆するように感光性有機膜からなる第三の加工レジスト602を形成した(図12(a)参照)。
次に、第三の加工レジスト602をマスクに上部電極204、容量膜401をドライエッチ法を用いて除去し、加工された容量膜401と、加工された上部電極204を形成した。その後、膜厚50nmの窒化チタン膜、膜厚400nmのアルミニウム合金膜、膜厚50nmの窒化チタン膜からなるパッド層250の金属膜を形成した。次に、電極パッドや配線として残す部分を被覆するように感光性有機膜からなる第四の加工レジスト603を形成した(図12(b)参照)。
次に、第四の加工レジスト603を加工マスクにパッド層250をドライエッチすることで、パッドの金属配線250aを形成した。最後に、プラズマCVD法を用いて膜厚200nmの窒化シリコンからなる保護絶縁膜303を形成した後、電極パッドとして外部との接続に利用する部分の保護絶縁膜をリソグラフィー法とドライエッチ法を用いて除去した。
以上の工程により、図13に示したように、最上層の金属配線240a、第一の導電性プラグ150、パッド層の金属配線250a、加工された上部電極204、加工された容量膜401、加工された下部電極203、第二の導電性プラグ151、最上層の金属配線240dから構成されるMIMキャパシタを有する半導体装置を形成することができた。本実施例では、MIMキャパシタの平面レイアウトや異なる角度からの断面図は示していないが、基本的なレイアウトは実施例1の図8に示したものに準じている。
このようにして形成したMIMキャパシタを有する半導体装置におけるMIMキャパシタの性能と信頼度を調べた結果、実施例1に示したのと同等の容量密度、リーク電流値、絶縁破壊耐圧が得られた。
つまり、本発明の実施例に従い、最上層配線を被覆するように酸化シリコンからなる第三の層間絶縁膜を形成した後、この第三の層間絶縁膜に対し、最上層配線の上面を基準とした絶縁膜厚よりも小さな高さの開口部を形成し、この開口部を被覆するように上部電極、容量膜、下部電極から構成されるMIMキャパシタを形成することにより、配線資源の消費を最小限に抑えつつ、高い容量密度が得られるMIMキャパシタを有する半導体装置が形成可能となる。
本実施例では、実施例1と異なり、最上層配線の上部にMIMキャパシタを形成している。最上層配線より上部にMIMキャパシタを形成すれば、MIMキャパシタが実質的に面積を占有している層はパッド層となる。電源安定化のためのバイパスキャパシタなどは大きな容量値を必要とするため立体キャパシタであっても大きな占有面積が必要であるが、パッド層は電極パッドや一部電源配線にのみ使用されており、配線資源が比較的豊富なため、大きなサイズのMIMキャパシタを設置してもチップ面積が増大する懸念が少ないというメリットがある。
さらに、電源配線の直近にバイパスキャパシタを形成することが可能となるので、電源安定化の効果にも優れると言うメリットもある。また、一般的に、配線層間の厚さは上層に行くほど厚くなる傾向があるので、最上層配線より上部にMIMキャパシタを形成すれば、MIMキャパシタの高さを高くすることができるため、占有面積あたりの容量値を高めやすいというメリットがある。
また、MIMキャパシタの容量値や接続経路を変更する必要性が生じた場合に、MIMキャパシタが最上層配線の上部に形成してあれば、作り直したり変更したりする必要があるのは最上層配線以降だけですむというメリットもある。
本実施例では、容量膜として膜厚30nmの窒化シリコンを用いたが、膜厚及び材料はこれに限定されるものではない。容量密度は容量膜の膜厚に反比例して増加するので、容量密度の面からは膜厚は薄いほど良い。ただし、薄膜化に応じて絶縁破壊耐圧も低下するので、使用する電圧に応じて薄膜化限界が存在する。
また、容量膜の材料として、窒化シリコン以外にも、酸化シリコン、酸化タンタル、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化チタン、酸化アルミなどや、それらの混合物およびそれらに窒素等が混入した化合物を用いることが可能である。また、PZT、STO、BST等の強誘電材料を用いることも可能である。さらに、本実施例では、容量膜として単層の絶縁膜を用いているが、この容量膜は必要に応じて積層構造とすることも可能である。
また本実施例では、下部電極および上部電極として膜厚50nmのタングステンを用いているが、膜厚、材料ともにこれに限定されない。上部電極、下部電極が薄すぎる場合にはシート抵抗が増大し寄生抵抗が増大する懸念がある。一方、上部電極および下部電極が厚すぎる場合には第三の層間絶縁膜に設けた開口部の幅をあまり狭くできなくなり、容量値を増大させにくくなる。タングステンを用いている範囲では、30nmから200nm程度が好適である。また、上部電極および下部電極の材料として、タングステン以外にチタン、タンタル及びその窒化物を主たる成分とする金属、アルミおよびその合金、なども利用可能である。
さらに、第一層、最上層およびパッド層の金属配線に用いるバリアメタルとして窒化チタンを用いているが、窒化チタン以外にタンタル、タングステン及びその窒化物を主たる成分とする金属を用いることも可能であり、また、信頼度的に余裕があるのであれば、バリアメタルを用いない構造を利用することも可能である。また、上部電極、バリアメタルともに複数の層からなる積層構造にすることになんら問題はない。
また本実施例では、最上層の金属配線240aとパッド層の金属配線250aを単一の導電性プラグ(150)で、最上層の金属配線240dと加工された下部電極203を単一の導電性プラグ(151)で接続している。しかしながら、導電性プラグの位置、数、大きさはこの例に限定されることはない。導電性プラグの大きさは、大きければ大きいほど寄生抵抗は小さくなるため高周波特性は良好になる。しかし、一般的にCVD法で形成するタングステンの場合には、上限のサイズが存在する。
また本実施例では、第一の導電性プラグ150および第二の導電性プラグ151と加工された下部電極203を同一の材料で同時に形成した。しかしながら本発明の有用性はこの方式に限定されるわけではない。第一の導電性プラグ150および第二の導電性プラグ151と加工された下部電極203を別の工程、別の材料で形成することも可能である。別工程、別材料で形成する場合には、工程数は増えるものの、導電性プラグ、下部電極向けに材料、工程を最適化しやすくなる。
また本実施例では、最上層の金属配線の直下は第一層の金属配線となっているが、第一層の金属配線と最上層の金属配線の間には、必要に応じて他の配線層を挿入することが可能である。
また本実施例では、第三の層間絶縁膜302にその膜厚未満の深さで形成した開口部の形状を矩形としたが本実施例の有用性はこれに限定されるものではない。矩形以外にも円形、楕円形、三角形、ひし形、それらの組み合わせの形状でも良い。開口部の形状が複雑なほど実効的な表面積が増えるため大きな容量値が得られる。
また本実施例では、第三の層間絶縁膜302に形成した開口部の深さを400nmとしたが、用途に応じてその深さを調整することが可能である。開口部が深いほどMIMキャパシタの容量値は大きくなるが、下層の金属配線と接触する恐れが生じる。また、開口部の深さが浅いほど容量値は小さくなるが形成は容易になる。
また本実施例では、第三の層間絶縁膜を単一の酸化シリコン膜で構成したが、異なる材料との組み合わせで積層構造とすることも可能である。たとえば第三の層間絶縁膜の間にドライエッチング速度の遅い窒化シリコンや炭化シリコンの層を挿入しエッチング停止層として用いることで、第三の層間絶縁膜に形成する開口部の高さを精度良く制御することが可能となる。
また本実施例では、第一、第二、第三の層間絶縁膜として主として酸化シリコン膜を用いた工程を例に説明したが、この材料に限定されるわけではなく、配線の寄生容量が低減可能なLow−k材料(低誘電率の絶縁材料)を用いることも可能である。Low−k材料としては、ブラックダイアモンド(登録商標:Applied Materials社製)に代表されるようなSiOC膜(炭素を含有する酸化シリコン膜)、SiLK(登録商標:Dow Chemical社製)に代表されるような有機膜、およびそれらに空隙を導入したLow−k材料、フッ素含有酸化シリコン膜などを用いることが可能である。
本実施例では、第一層、最上層およびパッド層の金属配線としてドライエッチ法で加工したアルミ配線を用いているが、必要に応じてダマシン法を用いたアルミ配線や銅配線を用いることも可能である。
また本実施例では、保護絶縁層に膜厚200nmの窒化シリコンを用いたが、膜厚、構造および材料はこれに限定されるものではない。必要に応じて酸化シリコンと窒化シリコンの2層構造にしたり、リンなどを添加した酸化シリコンなどを使用することも可能である。
図14から図17は本発明に係る半導体装置の製造工程を示す断面図である。以下、順を追って説明する。
図14(a)に示すように、半導体素子が形成された基板100上に、テトラエトキシシランを原料ガスに用いたプラズマCVD法により膜厚400nmの第一の層間絶縁膜300を形成した後、スパッタ法を用いて膜厚50nmの窒化チタン膜、膜厚400nmのアルミニウム合金膜、膜厚50nmの窒化チタン膜からなる積層膜を形成した後、リソグラフィー法とドライエッチ法を用いて所望の領域に第一層の金属配線210a〜210cを形成した。
次に、プラズマCVD法を用いて膜厚1200nmの酸化シリコン膜を形成し、第二の層間絶縁膜301とした。次に、この第二の層間絶縁膜の平坦度を化学的機械研磨法を用いて向上した後、リソグラフィー法を用いて、第二の層間絶縁膜301の少なくともMIMキャパシタを形成したい領域に開口部を有する感光性有機膜からなる第一の加工レジスト600を形成した。
次に、この第一の加工レジスト600を加工マスクにドライエッチ法を用いて第二の層間絶縁膜301に深さ400nmの開口部500を形成した。
次に、図14(b)に示したように、リソグラフィー法を用いて第二の層間絶縁膜301にある第一の開口部500に少なくとも開口部を有する感光性有機膜からなる第二の加工レジスト601を形成した。
次に、この第二の加工レジスト601を加工マスクに第一層の金属配線210a、210bの少なくとも一部が露出するように第二の層間絶縁膜301に第二の開口部501、第三の開口部502を形成した。
次に、図15(a)に示したように、スパッタ法およびCVD法を用いてタングステン膜を形成し、第一の導電性プラグ150、第二の導電性プラグ151、下部電極203を形成した。
次に、MIMキャパシタとして動作させたい領域を被覆するように感光性有機膜からなる第三の加工レジスト602を形成した。
次に、第三の加工レジスト602をマスクに下部電極203をドライエッチし、加工された下部電極203を形成した後、プラズマCVD法を用いて膜厚30nmの窒化シリコン膜からなる容量膜401、CVD法を用いて膜厚50nmのタングステンからなる上部電極204を形成した(図15(b))。
次に、図16(a)に示すように、リソグラフィー法を用いて少なくともMIMキャパシタとして残したい部分を覆うように感光性有機膜からなる第四の加工レジスト603を形成し、これを加工マスクにドライエッチング法を用いて、加工された容量膜401、加工された上部電極204を形成した。
次に、膜厚50nmの窒化チタン膜、膜厚400nmのアルミニウム合金膜、膜厚50nmの窒化チタン膜を形成した後、リソグラフィー法とドライエッチ法を組み合わせて第二層の金属配線220aを形成した。その後、プラズマCVD法を用いて膜厚1200nmの酸化シリコンからなる第三の層間絶縁膜302を形成した後、化学的機械研磨法を用いて第三の層間絶縁膜302を平坦化した(図16(b)参照)。
次に、加工された上部電極204に接続されるように第三の導電性プラグ152を形成し、スパッタ法、リソグラフィー法、ドライエッチ法により所望の領域に第三層の金属配線230a〜230cを形成した。
以上の工程により、図17に示したような、第一層の金属配線210b、第二の導電性プラグ151、加工された下部電極203、加工された容量膜401、加工された上部電極204、第三の導電性プラグ152、第三層の金属配線230cから構成されるMIMキャパシタを有する半導体装置を形成することができた。
上記の工程で形成したMIMキャパシタの平面レイアウト図を、図18に示す。図14から図17に示した断面図は、図18中のA−A’線に沿った部分の断面である。図18に示したレイアウト図において、加工された下部電極203と加工された上部電極204と加工された容量膜401(上部電極204と同一レイアウト)で構成された領域がMIMキャパシタとして機能する領域である。このMIMキャパシタは内部に第二の層間絶縁膜に設けられたMIMキャパシタの開口部700a、700bを含んでいるため、この開口部の内部もキャパシタとして機能する。また、MIMキャパシタの下層には第一層の金属配線210a〜210cが敷設してあり、MIMキャパシタの上部電極204と同一平面上にはMIMキャパシタに隣接して第二層の金属配線220aが敷設してあり、MIMキャパシタの上部には、第三層の金属配線230a〜230cが敷設してある。
このようにして形成したMIMキャパシタを有する半導体装置におけるMIMキャパシタの性能と信頼度を調べた結果、実施例1に示したのと同等の容量密度、リーク電流値、絶縁破壊耐圧が得られた。
つまり、本発明の実施例に従い、下層配線を被覆するように酸化シリコンからなる第二の層間絶縁膜を形成した後、この第二の層間絶縁膜に対し、下層配線の上面を基準とした絶縁膜厚よりも小さな高さの開口部を形成し、この開口部を被覆するように上部電極、容量膜、下部電極から構成されるMIMキャパシタを形成することにより、配線資源の消費を最小限に抑えつつ、高い容量密度が得られるMIMキャパシタを有する半導体装置が形成可能となる。
本実施例では、実施例1と異なり、下部電極の直下に設けた導電性プラグにより第一層の金属配線に接続しているため、実施例1のようにMIMキャパシタの端部に導電性プラグを設置して接続する場合と比較して、MIMキャパシタの占有面積を小さくすることができるというメリットがある。
本実施例では、容量膜として膜厚30nmの窒化シリコンを用いたが、膜厚及び材料はこれに限定されるものではない。容量密度は容量膜の膜厚に反比例して増加するので、容量密度の面からは膜厚は薄いほど良い。ただし、薄膜化に応じて絶縁破壊耐圧も低下するので、使用する電圧に応じて薄膜化限界が存在する。また、容量膜の材料として、窒化シリコン以外にも、酸化シリコン、酸化タンタル、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化チタン、酸化アルミなどやそれらの混合物およびそれらに窒素等が混入した化合物を用いることが可能である。また、PZT、STO、BST等の強誘電材料を用いることも可能である。さらに、本実施例では、容量膜として単層の絶縁膜を用いているが、この容量膜は必要に応じて積層構造とすることも可能である。
また本実施例では、下部電極および上部電極として膜厚50nmのタングステンを用いているが、膜厚、材料ともにこれに限定されない。上部電極、下部電極が薄すぎる場合にはシート抵抗が増大し寄生抵抗が増大する懸念がある。一方、上部電極および下部電極が厚すぎる場合には第二の層間絶縁膜に設けた開口部の幅をあまり狭くできなくなり、容量値を増大させにくくなる。タングステンを用いている範囲では、30nmから200nm程度が好適である。また、上部電極および下部電極の材料として、タングステン以外にチタン、タンタル及びその窒化物を主たる成分とする金属、アルミおよびその合金、なども利用可能である。
さらに、第一層、第二層および第三層の金属配線に用いるバリアメタルとして窒化チタンを用いているが、窒化チタン以外にタンタル、タングステン及びその窒化物を主たる成分とする金属を用いることも可能であり、また、信頼度的に余裕があるのであれば、バリアメタルを用いない構造を利用することも可能である。また、上部電極、バリアメタルともに複数の層からなる積層構造にすることになんら問題はない。
また本実施例では、図18のレイアウト図面に示したように、第一層の金属配線210bと加工された下部電極203を単一の導電性プラグ(151)で、第三層の金属配線230cと加工された上部電極204を単一の導電性プラグ(152)で接続している。しかしながら、導電性プラグの位置、数、大きさ、取り出し方向はこの例に限定されることはない。導電性プラグの大きさは、大きければ大きいほど寄生抵抗は小さくなるため高周波特性は良好になる。しかし、一般的にCVD法で形成するタングステンの場合には、上限のサイズが存在する。
また本実施例では、第一の導電性プラグ150および第二の導電性プラグ151と加工された下部電極203を同一の材料で同時に形成した。しかしながら本発明の有用性はこの方式に限定されるわけではない。第一の導電性プラグ150および第二の導電性プラグ151と加工された下部電極203を別の工程、別の材料で形成することも可能である。別工程、別材料で形成する場合には、工程数は増えるものの、導電性プラグ、下部電極向けに材料、工程を最適化しやすくなる。
また本実施例では、第一層の金属配線と第三層の金属配線を利用してMIMキャパシタを構成したが、これ以外の配線層同士を接続しても同等のMIMキャパシタを形成することが可能である。
また本実施例では、第二の層間絶縁膜301にその膜厚未満の深さで形成した開口部の形状を矩形としたが本実施例の有用性はこれに限定されるものではない。矩形以外にも円形、楕円形、三角形、ひし形、それらの組み合わせの形状でも良い。開口部の形状が複雑なほど実効的な表面積が増えるため大きな容量値が得られる。
また本実施例では、第二の層間絶縁膜301に形成した開口部の深さを400nmとしたが、用途に応じてその深さを調整することが可能である。開口部が深いほどMIMキャパシタの容量値は大きくなるが、下層の金属配線と接触する恐れが生じる。また、開口部の深さが浅いほど容量値は小さくなるが形成は容易になる。
また本実施例では、第二の層間絶縁膜を単一の酸化シリコン膜で構成したが、異なる材料との組み合わせで積層構造とすることも可能である。たとえば第二の層間絶縁膜の間にドライエッチング速度の遅い窒化シリコンや炭化シリコンの層を挿入しエッチング停止層として用いることで、第二の層間絶縁膜に形成する開口部の高さを精度良く制御することが可能となる。
また本実施例では、第一、第二、第三の層間絶縁膜として主として酸化シリコン膜を用いた工程を例に説明したが、この材料に限定されるわけではなく、配線の寄生容量が低減可能なLow−k材料(低誘電率の絶縁材料)を用いることも可能である。Low−k材料としては、ブラックダイアモンド(登録商標:Applied Materials社製)に代表されるようなSiOC膜(炭素を含有する酸化シリコン膜)、SiLK(登録商標:Dow Chemical社製)に代表されるような有機膜、およびそれらに空隙を導入したLow−k材料、フッ素含有酸化シリコン膜などを用いることが可能である。
本実施例では、第一層、第二層、第三層の金属配線としてドライエッチ法で加工したアルミ配線を用いているが、必要に応じてダマシン法を用いたアルミ配線や銅配線を用いることも可能である。
図19および図20は、本発明に係る半導体装置の製造工程を示す断面図である。本実施例は、実施例3の応用例の1つであり、以下説明する。
実施例3に示した工程に準じることで、半導体素子が形成された基板100上に、テトラエトキシシランを原料ガスに用いたプラズマCVD法により形成された酸化シリコンからなる膜厚400nmの第一の層間絶縁膜300、膜厚50nmの窒化チタン膜、膜厚400nmのアルミニウム合金膜、膜厚50nmの窒化チタン膜からなる第一層の金属配線210a〜210c、プラズマCVD法を用いて形成された膜厚1200nmの酸化シリコン膜からなる第二の層間絶縁膜301、スパッタ法およびCVD法を用いて形成されたタングステン膜からなる第一の導電性プラグ150、第二の導電性プラグ151、加工された下部電極203、プラズマCVD法を用いて形成された膜厚30nmの窒化シリコン膜からなる加工された容量膜401、CVD法を用いて形成された膜厚50nmのタングステンからなる加工された上部電極204を形成した(図19(a)参照)。なお、第二の層間絶縁膜301においてMIMキャパシタを形成する領域には、第一層の金属配線まで到達しない深さ400nmの開口部が設けられている。
次に、図19(b)に示すように、スパッタ法を用い、膜厚50nmの窒化チタン膜、膜厚400nmのアルミニウム合金、膜厚50nmの窒化チタン膜からなる積層膜の第二層の金属膜220を形成した。その後、リソグラフィー法とドライエッチ法を用いて、第二層の金属配線220a、220bを形成した(図20(a)参照)。
次に、プラズマCVD法を用いて膜厚1200nmの酸化シリコンからなる第三の層間絶縁膜302を形成した後、スパッタ法、リソグラフィー法、ドライエッチ法により所望の領域に第三層の金属配線230a〜230cを形成した。以上の工程により、図20(b)に示したような、第一層の金属配線210b、第二の導電性プラグ151、加工された下部電極203、加工された容量膜401、加工された上部電極204、第二層の金属配線220bから構成されるMIMキャパシタを有する半導体装置を形成することが可能となる。
このようにして形成したMIMキャパシタを有する半導体装置におけるMIMキャパシタの性能と信頼度を調べた結果、実施例3に示したのと同等の容量密度、リーク電流値、絶縁破壊耐圧が得られた。
つまり、本発明の実施例に従い、下層配線を被覆するように酸化シリコンからなる第二の層間絶縁膜を形成した後、この第二の層間絶縁膜に対し、下層配線の上面を基準とした絶縁膜厚よりも小さな高さの開口部を形成し、この開口部を被覆するように上部電極、容量膜、下部電極から構成されるMIMキャパシタを形成することにより、配線資源の消費を最小限に抑えつつ、高い容量密度が得られるMIMキャパシタを有する半導体装置が形成可能となる。
本実施例では、実施例3と異なり、上部電極からの接続を第三層の金属配線を用いずに、直接、第二層の金属配線を用いているため第三層の金属配線を使用する必要がない。また、上部電極と第二層の金属配線が直接重なりあって配置してあるため上部電極の寄生抵抗が小さくなり、高周波特性が向上するメリットがある。
本実施例では、容量膜として膜厚30nmの窒化シリコンを用いたが、膜厚及び材料はこれに限定されるものではない。容量密度は容量膜の膜厚に反比例して増加するので、容量密度の面からは膜厚は薄いほど良い。ただし、薄膜化に応じて絶縁破壊耐圧も低下するので、使用する電圧に応じて薄膜化限界が存在する。また、容量膜の材料として、窒化シリコン以外にも、酸化シリコン、酸化タンタル、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化チタン、酸化アルミなどやそれらの混合物およびそれらに窒素等が混入した化合物を用いることが可能である。また、PZT、STO、BST等の強誘電材料を用いることも可能である。さらに、本実施例では、容量膜として単層の絶縁膜を用いているが、この容量膜は必要に応じて積層構造とすることも可能である。
また本実施例では、下部電極および上部電極として膜厚50nmのタングステンを用いているが、膜厚、材料ともにこれに限定されない。上部電極、下部電極が薄すぎる場合にはシート抵抗が増大し寄生抵抗が増大する懸念がある。一方、上部電極および下部電極が厚すぎる場合には第二の層間絶縁膜に設けた開口部の幅をあまり狭くできなくなり、容量値を増大させにくくなる。タングステンを用いている範囲では、30nmから200nm程度が好適である。また、上部電極および下部電極の材料として、タングステン以外にチタン、タンタル及びその窒化物を主たる成分とする金属、アルミおよびその合金、なども利用可能である。
さらに、第一層、第二層および第三層の金属配線に用いるバリアメタルとして窒化チタンを用いているが、窒化チタン以外にタンタル、タングステン及びその窒化物を主たる成分とする金属を用いることも可能であり、また、信頼度的に余裕があるのであれば、バリアメタルを用いない構造を利用することも可能である。また、上部電極、バリアメタルともに複数の層からなる積層構造にすることになんら問題はない。
また本実施例では、第一の導電性プラグ150および第二の導電性プラグ151と加工された下部電極203を同一の材料で同時に形成した。しかしながら本発明の有用性はこの方式に限定されるわけではない。第一の導電性プラグ150および第二の導電性プラグ151と加工された下部電極203を別の工程、別の材料で形成することも可能である。別工程、別材料で形成する場合には、工程数は増えるものの、導電性プラグ、下部電極向けに材料、工程を最適化しやすくなる。
また本実施例では、第一層の金属配線と第二層の金属配線を利用してMIMキャパシタを構成したが、これ以外の配線層に設置しても同等のMIMキャパシタを形成することが可能である。
また本実施例では、第二の層間絶縁膜301にその膜厚未満の深さで形成した開口部の形状を矩形としたが本実施例の有用性はこれに限定されるものではない。矩形以外にも円形、楕円形、三角形、ひし形、それらの組み合わせの形状でも良い。開口部の形状が複雑なほど実効的な表面積が増えるため大きな容量値が得られる。
また本実施例では、第二の層間絶縁膜301に形成した開口部の深さを400nmとしたが、用途に応じてその深さを調整することが可能である。開口部が深いほどMIMキャパシタの容量値は大きくなるが、下層の金属配線と接触する恐れが生じる。また、開口部の深さが浅いほど容量値は小さくなるが形成は容易になる。
また本実施例では、第二の層間絶縁膜を単一の酸化シリコン膜で構成したが、異なる材料との組み合わせで積層構造とすることも可能である。たとえば第二の層間絶縁膜の間にドライエッチング速度の遅い窒化シリコンや炭化シリコンの層を挿入しエッチング停止層として用いることで、第二の層間絶縁膜に形成する開口部の高さを精度良く制御することが可能となる。
また本実施例では、第一、第二、第三の層間絶縁膜として主として酸化シリコン膜を用いた工程を例に説明したが、この材料に限定されるわけではなく、配線の寄生容量が低減可能なLow−k材料(低誘電率の絶縁材料)を用いることも可能である。Low−k材料としては、ブラックダイアモンド(登録商標:Applied Materials社製)に代表されるようなSiOC膜(炭素を含有する酸化シリコン膜)、SiLK(登録商標:Dow Chemical社製)に代表されるような有機膜、およびそれらに空隙を導入したLow−k材料、フッ素含有酸化シリコン膜などを用いることが可能である。
本実施例では、第一層、第二層、第三層の金属配線としてドライエッチ法で加工したアルミ配線を用いているが、必要に応じてダマシン法を用いたアルミ配線や銅配線を用いることも可能である。
図21から図23は、本発明に係る半導体装置の製造工程を示す断面図である。以下、順を追って説明する。
図21(a)に示すように、半導体素子が形成された基板100上に、テトラエトキシシランを原料ガスに用いたプラズマCVD法により膜厚400nmの第一の層間絶縁膜300を形成した後、スパッタ法を用いて膜厚50nmの窒化チタン膜、膜厚400nmのアルミニウム合金膜、膜厚50nmの窒化チタン膜を形成した。その後、リソグラフィー法とドライエッチ法を用いて所望の領域に第一層の金属配線210a〜210cを形成した。
次に、プラズマCVD法を用いて膜厚1200nmの酸化シリコン膜を形成し、第二の層間絶縁膜301とした。次に、この第二の層間絶縁膜の平坦度を化学的機械研磨法を用いて向上した後、リソグラフィー法を用いて、第二の層間絶縁膜301の少なくともMIMキャパシタを形成したい領域に開口部を有する感光性有機膜からなる第一の加工レジスト600を形成した。次に、この第一の加工レジスト600を加工マスクにドライエッチ法を用いて第二の層間絶縁膜301に深さ400nmの開口部500を形成した。
次に、図21(b)に示したように、リソグラフィー法を用いて第二の層間絶縁膜301にある第一の開口部500に少なくとも開口部を有する感光性有機膜からなる第二の加工レジスト601を形成した。次に、この第二の加工レジスト601を加工マスクに第一層の金属配線210a〜210cの少なくとも一部が露出するように第二の層間絶縁膜301に第二の開口部501、第三の開口部502、第四の開口部503を形成した。
次に、図22(a)示したように、スパッタ法およびCVD法を用いてタングステン膜を形成し、第一の導電性プラグ150、第二の導電性プラグ151、第三の導電性プラグ152、下部電極201を形成した。
次に、タングステン除去用の研磨スラリを用いた化学的機械研磨を行い、第二の層間絶縁膜に設けられた開口部以外の領域の下部電極201を取り除き、第一の導電性プラグ150、第二の導電性プラグ151、第三の導電性プラグ152、加工された下部電極203を形成した(図22(b)参照)。
次に、図23(a)に示すように、プラズマCVD法を用いて膜厚30nmの窒化シリコン膜、CVD法を用いて膜厚50nmのタングステンを形成した後、リソグラフィー法を用いて少なくともMIMキャパシタとして残したい部分を覆うように感光性有機膜からなる第三の加工レジスト602を形成し、これを加工マスクにドライエッチング法を用いて、加工された容量膜401、加工された上部電極204を形成した。
次に、膜厚50nmの窒化チタン膜、膜厚400nmのアルミニウム合金膜、膜厚50nmの窒化チタン膜からなる積層膜を形成した後、リソグラフィー法とドライエッチ法を組み合わせて第二層の金属配線220a、220bを形成した。その後、プラズマCVD法を用いて膜厚1200nmの酸化シリコンからなる第三の層間絶縁膜302を形成した後、化学的機械研磨法を用いて第三の層間絶縁膜302を平坦化した。その後、スパッタ法、リソグラフィー法、ドライエッチ法により所望の領域に膜厚50nmの窒化チタン膜、膜厚400nmのアルミニウム合金膜、膜厚50nmの窒化チタン膜からなる積層膜である第三層の金属配線230a〜230cを形成した。
以上の工程により、図23(b)に示したような、第一層の金属配線210b、第二の導電性プラグ151、加工された下部電極203、加工された容量膜401、加工された上部電極204、第二層の金属配線220b、第三の導電性プラグ152、第一層の金属配線210cから構成されるMIMキャパシタを有する半導体装置を形成することが可能となる。
このようにして形成したMIMキャパシタを有する半導体装置におけるMIMキャパシタの性能と信頼度を調べた結果、実施例3に示したのと同等の容量密度、リーク電流値、絶縁破壊耐圧が得られた。
つまり、本発明の実施例に従い、下層配線を被覆するように酸化シリコンからなる第二の層間絶縁膜を形成した後、この第二の層間絶縁膜に対し、下層配線の上面を基準とした絶縁膜厚よりも小さな高さの開口部を形成し、この開口部を被覆するように上部電極、容量膜、下部電極から構成されるMIMキャパシタを形成することにより、配線資源の消費を最小限に抑えつつ、高い容量密度が得られるMIMキャパシタを有する半導体装置が形成可能となる。
本実施例では、実施例3と異なり、下部電極203の加工にリソグラフィーおよびドライエッチを行わずに化学的機械研磨法を用いている。リソグラフィー工程を一回省略することができるので、工程の簡略化、マスク枚数の低減というメリットがある。
本実施例では、容量膜として膜厚30nmの窒化シリコンを用いたが、膜厚及び材料はこれに限定されるものではない。容量密度は容量膜の膜厚に反比例して増加するので、容量密度の面からは膜厚は薄いほど良い。ただし、薄膜化に応じて絶縁破壊耐圧も低下するので、使用する電圧に応じて薄膜化限界が存在する。また、容量膜の材料として、窒化シリコン以外にも、酸化シリコン、酸化タンタル、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化チタン、酸化アルミなどやそれらの混合物およびそれらに窒素等が混入した化合物を用いることが可能である。また、PZT、STO、BST等の強誘電材料を用いることも可能である。さらに、本実施例では、容量膜として単層の絶縁膜を用いているが、この容量膜は必要に応じて積層構造とすることも可能である。
また本実施例では、下部電極および上部電極として膜厚50nmのタングステンを用いているが、膜厚、材料ともにこれに限定されない。上部電極、下部電極が薄すぎる場合にはシート抵抗が増大し寄生抵抗が増大する懸念がある。一方、上部電極および下部電極が厚すぎる場合には第二の層間絶縁膜に設けた開口部の幅をあまり狭くできなくなり、容量値を増大させにくくなる。タングステンを用いている範囲では、30nmから200nm程度が好適である。また、上部電極および下部電極の材料として、タングステン以外にチタン、タンタル及びその窒化物を主たる成分とする金属、アルミおよびその合金、なども利用可能である。
さらに、第一層、第二層および第三層の金属配線に用いるバリアメタルとして窒化チタンを用いているが、窒化チタン以外にタンタル、タングステン及びその窒化物を主たる成分とする金属を用いることも可能であり、また、信頼度的に余裕があるのであれば、バリアメタルを用いない構造を利用することも可能である。また、上部電極、バリアメタルともに複数の層からなる積層構造にすることになんら問題はない。
また本実施例では、第一の導電性プラグ150、第二の導電性プラグ151、第三の導電性プラグ152と加工された下部電極203を同一の材料で同時に形成した。しかしながら本発明の有用性はこの方式に限定されるわけではない。第一の導電性プラグ150、第二の導電性プラグ151、第三の導電性プラグ152と加工された下部電極203を別の工程、別の材料で形成することも可能である。別工程、別材料で形成する場合には、工程数は増えるものの、導電性プラグ、下部電極向けに材料、工程を最適化しやすくなる。
また、本実施例では、不要な部分に形成された下部電極201の除去に化学的機械研磨法を用いたが、これ以外の方法を用いることも可能である。たとえば、開口部への犠牲膜埋め込みを行った後にドライエッチ法を用いた全面エッチバックを行っても同様の効果が得られる。
また、本実施例では、不要な部分に形成された下部電極201の除去に化学的機械研磨法を用いたが、これ以外の方法を用いることも可能である。たとえば、開口部への犠牲膜埋め込みを行った後にドライエッチ法を用いた全面エッチバックを行っても同様の効果が得られる。
また本実施例では、第一層の金属配線と第二層の金属配線を利用してMIMキャパシタを構成したが、これ以外の上下に隣接する任意の配線層に設置しても同等のMIMキャパシタを形成することが可能である。
また本実施例では、第二の層間絶縁膜301にその膜厚未満の深さで形成した開口部の形状を矩形としたが本実施例の有用性はこれに限定されるものではない。矩形以外にも円形、楕円形、三角形、ひし形、それらの組み合わせの形状でも良い。開口部の形状が複雑なほど実効的な表面積が増えるため大きな容量値が得られる。
また本実施例では、第二の層間絶縁膜301に形成した開口部の深さを400nmとしたが、用途に応じてその深さを調整することが可能である。開口部が深いほどMIMキャパシタの容量値は大きくなるが、下層の金属配線と接触する恐れが生じる。また、開口部の深さが浅いほど容量値は小さくなるが形成は容易になる。
また本実施例では、第二の層間絶縁膜を単一の酸化シリコン膜で構成したが、異なる材料との組み合わせで積層構造とすることも可能である。たとえば第二の層間絶縁膜の間にドライエッチング速度の遅い窒化シリコンや炭化シリコンの層を挿入しエッチング停止層として用いることで、第二の層間絶縁膜に形成する開口部の高さを精度良く制御することが可能となる。
また本実施例では、第一、第二、第三の層間絶縁膜として主として酸化シリコン膜を用いた工程を例に説明したが、この材料に限定されるわけではなく、配線の寄生容量が低減可能なLow−k材料(低誘電率の絶縁材料)を用いることも可能である。Low−k材料としては、ブラックダイアモンド(登録商標:Applied Materials社製)に代表されるようなSiOC膜(炭素を含有する酸化シリコン膜)、SiLK(登録商標:Dow Chemical社製)に代表されるような有機膜、およびそれらに空隙を導入したLow−k材料、フッ素含有酸化シリコン膜などを用いることが可能である。
本実施例では、第一層、第二層、第三層の金属配線としてドライエッチ法で加工したアルミ配線を用いているが、必要に応じてダマシン法を用いたアルミ配線や銅配線を用いることも可能である。
図24から図26は、本発明に係る半導体装置の製造工程を示す断面図である。本実施例は、実施例3に示した半導体装置の製造工程を用いた応用例の1つであり、MIMキャパシタを最上層配線より上部に形成している。以下、順を追って説明する。
半導体素子が形成された基板100上に、テトラエトキシシランを原料ガスに用いたプラズマCVD法により膜厚400nmの第一の層間絶縁膜300を形成した後、スパッタ法を用いて膜厚50nmの窒化チタン膜、膜厚400nmのアルミニウム合金膜、膜厚50nmの窒化チタン膜からなる積層膜を形成した後、リソグラフィー法とドライエッチ法を用いて所望の領域に第一層の金属配線210aを形成した。
次に、プラズマCVD法を用いて膜厚1000nmの酸化シリコン膜を形成し、第二の層間絶縁膜301とした。次に、この第二の層間絶縁膜の平坦度を化学的機械研磨法を用いて向上した後、第二の層間絶縁膜301上にスパッタ法を用いて膜厚50nmの窒化チタン膜、膜厚400nmのアルミニウム合金膜、膜厚50nmの窒化チタン膜からなる積層膜を形成した後、リソグラフィー法とドライエッチ法を用いて所望の領域に最上層の金属配線240a〜240cを形成した。
次に、プラズマCVD法を用いて膜厚1200nmの酸化シリコン膜を形成し、第三の層間絶縁膜302とした。次に、この第三の層間絶縁膜の平坦度を化学的機械研磨法を用いて向上した後、リソグラフィー法とドライエッチ法を用いて、第三の層間絶縁膜302の少なくともMIMキャパシタを形成したい領域に開口部を形成した。この際、第三の層間絶縁膜302に設けた開口部の深さを400nmとし、最上層の金属配線240a〜240cの上面を基準とした第三の層間絶縁膜302の厚みである600nmよりも少なく設定した。
次に、リソグラフィー法を用いて第一の開口部500、第二の開口部501を有した感光性有機膜からなる第一の加工レジスト600を形成した(図24(a)参照)。
次に、第一の加工レジスト600を加工マスクに第三の層間絶縁膜302をドライエッチし、最上層の金属配線240a、240bの少なくとも一部を露出させた。次に、スパッタ法およびCVD法を用いてタングステン膜を形成し、第一の導電性プラグ150、第二の導電性プラグ151、下部電極203を形成した。次に、MIMキャパシタとして動作させたい領域を被覆するように感光性有機膜からなる第二の加工レジスト601を形成した(図24(b)参照)。
次に、第二の加工レジスト601をマスクに下部電極201をドライエッチし、加工された下部電極203を形成した後、プラズマCVD法を用いて膜厚30nmの窒化シリコン膜からなる容量膜401、CVD法を用いて膜厚50nmのタングステンからなる上部電極を形成した後、リソグラフィー法とドライエッチ法を用いて加工された容量膜401、加工された上部電極204を形成した(図25(a)参照)。
次に、スパッタ法を用いて膜厚50nmの窒化チタン膜、膜厚400nmのアルミニウム合金膜、膜厚50nmの窒化チタン膜からなる金属膜のパッド層250を形成した。次に、電極パッドや配線として残す部分を被覆するように感光性有機膜からなる第三の加工レジスト602を形成した(図25(b)参照)。
次に、パッド層250を第三の加工レジスト602を加工マスクにドライエッチすることで、パッド層の金属配線250aを形成した。
最後に、プラズマCVD法を用いて膜厚200nmの窒化シリコンからなる保護絶縁膜303を形成した後、電極パッドとして外部との接続に利用する部分の保護絶縁膜をリソグラフィー法とドライエッチ法を用いて除去した。以上の工程により、図26に示したように、最上層の金属配線240a、第一の導電性プラグ150、パッド層の金属配線250a、加工された上部電極204、加工された容量膜401、加工された下部電極203、第二の導電性プラグ151、最上層の金属配線240bから構成されるMIMキャパシタを有する半導体装置を形成することが可能となる。
このようにして形成したMIMキャパシタを有する半導体装置におけるMIMキャパシタの性能と信頼度を調べた結果、実施例3に示したのと同等の容量密度、リーク電流値、絶縁破壊耐圧が得られた。
つまり、本発明の実施例に従い、最上層配線を被覆するように酸化シリコンからなる第三の層間絶縁膜を形成した後、この第三の層間絶縁膜に対し、最上層配線の上面を基準とした絶縁膜厚よりも小さな高さの開口部を形成し、この開口部を被覆するように上部電極、容量膜、下部電極から構成されるMIMキャパシタを形成することにより、配線資源の消費を最小限に抑えつつ、高い容量密度が得られるMIMキャパシタを有する半導体装置が形成可能となる。
本実施例では、実施例3と異なり、最上層配線の上部にMIMキャパシタを形成している。最上層配線より上部にMIMキャパシタを形成すれば、MIMキャパシタが実質的に面積を占有している層はパッド層となる。電源安定化のためのバイパスキャパシタなどは大きな容量値を必要とするため立体キャパシタであっても大きな占有面積が必要であるが、パッド層は電極パッドや一部電源配線にのみ使用されており、配線資源が比較的豊富なため、大きなサイズのMIMキャパシタを設置してもチップ面積が増大する懸念が少ないというメリットがある。さらに、電源配線の直近にバイパスキャパシタを形成することが可能となるので、電源安定化の効果にも優れると言うメリットもある。また、一般的に、配線層間の厚さは上層に行くほど厚くなる傾向があるので、最上層配線より上部にMIMキャパシタを形成すれば、MIMキャパシタの高さを高くすることができるため、占有面積あたりの容量値を高めやすいというメリットがある。また、MIMキャパシタの容量値や接続経路を変更する必要性が生じた場合に、MIMキャパシタが最上層配線の上部に形成してあれば、作り直したり変更したりする必要があるのは最上層配線以降だけですむというメリットもある。
本実施例では、容量膜として膜厚30nmの窒化シリコンを用いたが、膜厚及び材料はこれに限定されるものではない。容量密度は容量膜の膜厚に反比例して増加するので、容量密度の面からは膜厚は薄いほど良い。ただし、薄膜化に応じて絶縁破壊耐圧も低下するので、使用する電圧に応じて薄膜化限界が存在する。また、容量膜の材料として、窒化シリコン以外にも、酸化シリコン、酸化タンタル、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化チタン、酸化アルミなどやそれらの混合物およびそれらに窒素等が混入した化合物を用いることが可能である。また、PZT、STO、BST等の強誘電材料を用いることも可能である。さらに、本実施例では、容量膜として単層の絶縁膜を用いているが、この容量膜は必要に応じて積層構造とすることも可能である。
また本実施例では、下部電極および上部電極として膜厚50nmのタングステンを用いているが、膜厚、材料ともにこれに限定されない。上部電極、下部電極が薄すぎる場合にはシート抵抗が増大し寄生抵抗が増大する懸念がある。一方、上部電極および下部電極が厚すぎる場合には第三の層間絶縁膜に設けた開口部の幅をあまり狭くできなくなり、容量値を増大させにくくなる。タングステンを用いている範囲では、30nmから200nm程度が好適である。また、上部電極および下部電極の材料として、タングステン以外にチタン、タンタル及びその窒化物を主たる成分とする金属、アルミおよびその合金、なども利用可能である。
さらに、第一層、最上層およびパッド層の金属配線に用いるバリアメタルとして窒化チタンを用いているが、窒化チタン以外にタンタル、タングステン及びその窒化物を主たる成分とする金属を用いることも可能であり、また、信頼度的に余裕があるのであれば、バリアメタルを用いない構造を利用することも可能である。また、上部電極、バリアメタルともに複数の層からなる積層構造にすることになんら問題はない。
また本実施例では、最上層の金属配線240aとパッド層の金属配線250aを単一の導電性プラグ(150)で、最上層の金属配線240bと加工された下部電極203を単一の導電性プラグ(151)で接続している。しかしながら、導電性プラグの位置、数、大きさはこの例に限定されることはない。導電性プラグの大きさは、大きければ大きいほど寄生抵抗は小さくなるため高周波特性は良好になる。しかし、一般的にCVD法で形成するタングステンの場合には、上限のサイズが存在する。
また本実施例では、第一の導電性プラグ150および第二の導電性プラグ151と加工された下部電極203を同一の材料で同時に形成した。しかしながら本発明の有用性はこの方式に限定されるわけではない。第一の導電性プラグ150および第二の導電性プラグ151と加工された下部電極203を別の工程、別の材料で形成することも可能である。別工程、別材料で形成する場合には、工程数は増えるものの、導電性プラグ、下部電極向けに材料、工程を最適化しやすくなる。
また本実施例では、最上層の金属配線の直下は第一層の金属配線となっているが、第一層の金属配線と最上層の金属配線の間には、必要に応じて他の配線層を挿入することが可能である。
また本実施例では、第三の層間絶縁膜302にその膜厚未満の深さで形成した開口部の形状を矩形としたが本実施例の有用性はこれに限定されるものではない。矩形以外にも円形、楕円形、三角形、ひし形、それらの組み合わせの形状でも良い。開口部の形状が複雑なほど実効的な表面積が増えるため大きな容量値が得られる。
また本実施例では、第三の層間絶縁膜302に形成した開口部の深さを400nmとしたが、用途に応じてその深さを調整することが可能である。開口部が深いほどMIMキャパシタの容量値は大きくなるが、下層の金属配線と接触する恐れが生じる。また、開口部の深さが浅いほど容量値は小さくなるが形成は容易になる。
また本実施例では、第三の層間絶縁膜を単一の酸化シリコン膜で構成したが、異なる材料との組み合わせで積層構造とすることも可能である。たとえば第三の層間絶縁膜の間にドライエッチング速度の遅い窒化シリコンや炭化シリコンの層を挿入しエッチング停止層として用いることで、第三の層間絶縁膜に形成する開口部の高さを精度良く制御することが可能となる。
また本実施例では、第一、第二、第三の層間絶縁膜として主として酸化シリコン膜を用いた工程を例に説明したが、この材料に限定されるわけではなく、配線の寄生容量が低減可能なLow−k材料(低誘電率の絶縁材料)を用いることも可能である。Low−k材料としては、ブラックダイアモンド(登録商標:Applied Materials社製)に代表されるようなSiOC膜(炭素を含有する酸化シリコン膜)、SiLK(登録商標:Dow Chemical社製)に代表されるような有機膜、およびそれらに空隙を導入したLow−k材料、フッ素含有酸化シリコン膜などを用いることが可能である。
本実施例では、第一層、パッド層、最上層の金属配線としてドライエッチ法で加工したアルミ配線を用いているが、必要に応じてダマシン法を用いたアルミ配線や銅配線を用いることも可能である。
また本実施例では、保護絶縁層に膜厚200nmの窒化シリコンを用いたが、膜厚、構造および材料はこれに限定されるものではない。必要に応じて酸化シリコンと窒化シリコンの2層構造にしたり、リンなどを添加した酸化シリコンなどを使用することも可能である。
図27から図29は、本発明に係る半導体装置の製造工程を示す断面図である。本実施例は、実施例6に示した半導体装置の製造工程を用いた応用例の1つであり、その形成工程を図27から図29に示す断面図を用いて説明する。以下、順を追って説明する。
半導体素子が形成された基板100上に、テトラエトキシシランを原料ガスに用いたプラズマCVD法により膜厚400nmの第一の層間絶縁膜300を形成した後、スパッタ法を用いて膜厚50nmの窒化チタン膜、膜厚400nmのアルミニウム合金膜、膜厚50nmの窒化チタン膜からなる積層膜を形成した後、リソグラフィー法とドライエッチ法を用いて所望の領域に第一層の金属配線210aを形成した。
次に、プラズマCVD法を用いて膜厚1000nmの酸化シリコン膜を形成し、第二の層間絶縁膜301とした。次に、この第二の層間絶縁膜の平坦度を化学的機械研磨法を用いて向上した後、第二の層間絶縁膜301上にスパッタ法を用いて膜厚50nmの窒化チタン膜、膜厚400nmのアルミニウム合金膜、膜厚50nmの窒化チタン膜からなる積層膜を形成した後、リソグラフィー法とドライエッチ法を用いて所望の領域に最上層の金属配線240a〜240dを形成した。
次に、プラズマCVD法を用いて膜厚700nmの酸化シリコン膜を形成し、第三の層間絶縁膜302とした。次に、この第三の層間絶縁膜の平坦度を化学的機械研磨法を用いて向上した後、CVD法を用いて膜厚50nmからなるエッチストッパ膜304を形成し、プラズマCVD法を用いて膜厚400nmの酸化シリコンからなる第四の層間絶縁膜305を形成した。次に、リソグラフィー法を用いて少なくともMIMキャパシタを形成したい領域に、感光性有機膜からなる第一の加工レジスト600を形成した(図27(a)参照)。
次に、第一の加工レジスト600を加工マスクに第四の層間絶縁膜305をエッチストッパ膜304までドライエッチし、加工された第四の層間絶縁膜305a、305bを形成した。次にリソグラフィー法を用いて第一の開口部500、第二の開口部501を有する感光性有機膜からなる第二の加工レジスト601を形成した(図27(b)参照)。
次に、第二の加工レジスト601を加工マスクにエッチストッパ膜304、第三の層間絶縁膜302をエッチングし、最上層の金属配線240b、240dの少なくとも一部を露出させた後、スパッタ法およびCVD法を用いてタングステン膜を形成し、第一の導電性プラグ150、第二の導電性プラグ151、下部電極203を形成した。次に、MIMキャパシタとして動作させたい領域を被覆するように感光性有機膜からなる第三の加工レジスト602を形成した(図28(a)参照)。
次に、第三の加工レジスト602をマスクに下部電極203をドライエッチし、加工された下部電極203を形成した後、プラズマCVD法を用いて膜厚30nmの窒化シリコン膜からなる容量膜401、CVD法を用いて膜厚50nmのタングステンからなる上部電極204を形成した(図28(b)参照)。
次に、リソグラフィー法とドライエッチ法を用いて、上部電極204、容量膜401を加工し、加工された容量膜401、加工された上部電極204を形成した。次に、スパッタ法を用いて膜厚50nmの窒化チタン膜、膜厚400nmのアルミニウム合金膜、膜厚50nmの窒化チタン膜からなるパッド層の金属膜250を形成した。次に、リソグラフィー法を用いて電極パッドや配線として残す部分を被覆するように感光性有機膜からなる第四の加工レジスト603を形成した(図29(a)参照)。
その後、ドライエッチを行い、パッド層の金属配線250aを形成した。最後に、プラズマCVD法を用いて膜厚200nmの窒化シリコンからなる保護絶縁膜303を形成した後、電極パッドとして外部との接続に利用する部分の保護絶縁膜をリソグラフィー法とドライエッチ法を用いて除去した。
以上の工程により、図29(b)に示したように、最上層の金属配線240b、第一の導電性プラグ150、パッド層の金属配線250a、加工された上部電極204、加工された容量膜401、加工された下部電極203、第二の導電性プラグ151、最上層の金属配線240dから構成されるMIMキャパシタを有する半導体装置を形成することができた。本実施例では、平面レイアウトは示していないが、基本的には図18のレイアウトに準じている。加工された第四の層間絶縁膜の平面形状は矩形である。
このようにして形成したMIMキャパシタを有する半導体装置におけるMIMキャパシタの性能と信頼度を調べた結果、実施例6に示したのと同等の容量密度、リーク電流値、絶縁破壊耐圧が得られた。
つまり、本発明の実施例に従い、最上層配線の上方に酸化シリコンからなる第四の層間絶縁膜を形成した後、この第四の層間絶縁膜の一部を、最上層配線の上面より高い位置まで除去して段差を形成し、この第四の層間絶縁膜に形成された段差部を被覆するように上部電極、容量膜、下部電極から構成されるMIMキャパシタを形成することにより、配線資源の消費を最小限に抑えつつ、高い容量密度が得られるMIMキャパシタを有する半導体装置が形成可能となる。
本実施例では、実施例6と異なり、第一の導電性プラグ150、第二の導電性プラグ151の高さはMIMキャパシタの高さとは独立している。従って、MIMキャパシタの高さを高くしても導電性プラグの埋め込みは困難とならないため、MIMキャパシタの容量値を高めやすいというメリットがある。
本実施例では、容量膜として膜厚30nmの窒化シリコンを用いたが、膜厚及び材料はこれに限定されるものではない。容量密度は容量膜の膜厚に反比例して増加するので、容量密度の面からは膜厚は薄いほど良い。ただし、薄膜化に応じて絶縁破壊耐圧も低下するので、使用する電圧に応じて薄膜化限界が存在する。また、容量膜の材料として、窒化シリコン以外にも、酸化シリコン、酸化タンタル、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化チタン、酸化アルミなどやそれらの混合物およびそれらに窒素等が混入した化合物を用いることが可能である。また、PZT、STO、BST等の強誘電材料を用いることも可能である。さらに、本実施例では、容量膜として単層の絶縁膜を用いているが、この容量膜は必要に応じて積層構造とすることも可能である。
また本実施例では、下部電極および上部電極として膜厚50nmのタングステンを用いているが、膜厚、材料ともにこれに限定されない。上部電極、下部電極が薄すぎる場合にはシート抵抗が増大し寄生抵抗が増大する懸念がある。一方、上部電極および下部電極が厚すぎる場合には第三の層間絶縁膜に設けた開口部の幅をあまり狭くできなくなり、容量値を増大させにくくなる。タングステンを用いている範囲では、30nmから200nm程度が好適である。また、上部電極および下部電極の材料として、タングステン以外にチタン、タンタル及びその窒化物を主たる成分とする金属、アルミおよびその合金、なども利用可能である。
さらに、第一層、最上層およびパッド層の金属配線に用いるバリアメタルとして窒化チタンを用いているが、窒化チタン以外にタンタル、タングステン及びその窒化物を主たる成分とする金属を用いることも可能であり、また、信頼度的に余裕があるのであれば、バリアメタルを用いない構造を利用することも可能である。また、上部電極、バリアメタルともに複数の層からなる積層構造にすることになんら問題はない。
また本実施例では、最上層の金属配線240bとパッド層の金属配線250aを単一の導電性プラグ(150)で、最上層の金属配線240dと加工された下部電極203を単一の導電性プラグ(151)で接続している。しかしながら、導電性プラグの位置、数、大きさはこの例に限定されることはない。導電性プラグの大きさは、大きければ大きいほど寄生抵抗は小さくなるため高周波特性は良好になる。しかし、一般的にCVD法で形成するタングステンの場合には、上限のサイズが存在する。
また本実施例では、第一の導電性プラグ150および第二の導電性プラグ151と加工された下部電極203を同一の材料で同時に形成した。しかしながら本発明の有用性はこの方式に限定されるわけではない。第一の導電性プラグ150および第二の導電性プラグ151と加工された下部電極203を別の工程、別の材料で形成することも可能である。別工程、別材料で形成する場合には、工程数は増えるものの、導電性プラグ、下部電極向けに材料、工程を最適化しやすくなる。
また本実施例では、最上層の金属配線の直下は第一層の金属配線となっているが、第一層の金属配線と最上層の金属配線の間には、必要に応じて他の配線層を挿入することが可能である。
また本実施例では、第四の層間絶縁膜305に形成した段差部(凸部)の平面形状を矩形としたが本実施例の有用性はこれに限定されるものではない。矩形以外にも円形、楕円形、三角形、ひし形、それらの組み合わせの形状でも良い。段差部の形状が複雑なほど実効的な表面積が増えるため大きな容量値が得られる。
また本実施例では、第四の層間絶縁膜305に形成した段差の高さを400nmとしたが、用途に応じてその深さを調整することが可能である。段差が高いほどMIMキャパシタの容量値は大きくなるが、ICチップ上の凸凹が大きくなる。
また本実施例では、第四の層間絶縁膜の直下に窒化シリコン膜からなるエッチストッパ膜形成したが、必要に応じて省略することも可能である。エッチストッパ膜がないほうが工程数は少ないが、段差部の高さの制御性は劣る。
また本実施例では、第一、第二、第三、第四の層間絶縁膜として主として酸化シリコン膜を用いた工程を例に説明したが、この材料に限定されるわけではなく、配線の寄生容量が低減可能なLow−k材料(低誘電率の絶縁材料)を用いることも可能である。Low−k材料としては、ブラックダイアモンド(登録商標:Applied Materials社製)に代表されるようなSiOC膜(炭素を含有する酸化シリコン膜)、SiLK(登録商標:Dow Chemical社製)に代表されるような有機膜、およびそれらに空隙を導入したLow−k材料、フッ素含有酸化シリコン膜などを用いることが可能である。
本実施例では、第一層、最上層、パッド層の金属配線としてドライエッチ法で加工したアルミ配線を用いているが、必要に応じてダマシン法を用いたアルミ配線や銅配線を用いることも可能である。
また本実施例では、保護絶縁層に膜厚200nmの窒化シリコンを用いたが、膜厚、構造および材料はこれに限定されるものではない。必要に応じて酸化シリコンと窒化シリコンの2層構造にしたり、リンなどを添加した酸化シリコンなどを使用することも可能である。
図30から図32は、本発明に係る半導体装置の製造工程を示す断面図である。本実施例は実施例1の応用例の一つであり、アルミ配線に代わり銅配線を用いた場合の例を示している。以下、図30から図32の断面図を用いて説明する。
半導体素子が形成された基板100上に、テトラエトキシシランを原料ガスに用いたプラズマCVD法により膜厚800nmの第一の層間絶縁膜300を形成した後、リソグラフィー法とドライエッチ法を用いて、所望の領域に深さ400nmの開口部を設けた。その後、スパッタ法を用いて膜厚30nmのタンタル膜、膜厚100nmの銅膜からなる積層膜を形成した後、硫酸銅を主成分とするめっき液を用いて、膜厚600nmの銅膜を電解めっき法により形成した。
次に、化学的機械研磨法を用いて、余分な銅膜、タンタル膜を除去し、第一層の金属配線210a〜210dを形成した。次に、プラズマCVD法により形成した膜厚50nmの炭化シリコン膜からなるエッチストッパ膜304、プラズマCVD法により形成した膜厚800nmの酸化シリコン膜からなる第二の層間絶縁膜301、プラズマCVD法により形成した膜厚50nmの第二のエッチストッパ膜306を順次形成した。
次に、リソグラフィー法とドライエッチ法を用いて第二の層間絶縁膜301の少なくともMIMキャパシタを形成したい領域に開口部を形成した。この際、第二の層間絶縁膜301に設けた開口部の深さを400nmとし、第二の層間絶縁膜の厚みである800nmよりも少なく設定した。次に、リソグラフィー法を用いて第一の開口部500、第二の開口部501を有する感光性有機膜からなる第一の加工レジスト600を形成した(図30(a)参照)。
次に、第一の加工レジスト600を加工マスクに第二のエッチストッパ膜306、第二の層間絶縁膜301をエッチングし、第一層の金属配線210a、210dの一部を露出させた。次に、スパッタ法およびCVD法を用いてタングステン膜を形成し、第一の導電性プラグ150、第二の導電性プラグ151、下部電極203を形成した。次に、MIMキャパシタとして動作させたい領域を被覆するように感光性有機膜からなる第二の加工レジスト601を形成した(図30(b)参照)。
次に、第二の加工レジスト601をマスクに下部電極203をドライエッチして加工された下部電極203を形成した後、プラズマCVD法を用いて膜厚30nmの窒化シリコン膜からなる容量膜401、CVD法を用いて膜厚50nmのタングステンからなる上部電極204を形成した。次に、MIMキャパシタとして残したい部分を被覆するように感光性有機膜からなる第三の加工レジスト602を形成した(図31(a)参照)。
次に、第三の加工レジスト602をマスクに上部電極204、容量膜401をドライエッチ法を用いて除去し加工された容量膜401、加工された上部電極204を形成した後、プラズマCVD法を用いて膜厚400nmの酸化シリコンからなる第三の層間絶縁膜302を形成し、化学的機械研磨法を用いてその平坦度を向上させた。次に、リソグラフィー法を用いて第二層の金属配線を形成したい領域に開口部を持つ感光性有機膜からなる第四の加工レジスト603を形成した(図31(b)参照)。
次に、第四の加工レジストを加工マスクに第三の層間絶縁膜302に開口部を設けた。その後、スパッタ法を用いて膜厚30nmのタンタル膜、膜厚100nmの銅膜を形成した後、硫酸銅を主成分とするめっき液を用いて、膜厚600nmの銅膜を電解めっき法により形成した。次に、化学的機械研磨法を用いて、余分な銅膜、タンタル膜を除去し、第二層の金属配線220aを形成した(図32(a)参照)。
次に、プラズマCVD法により形成した膜厚50nmの炭化シリコン膜およびプラズマCVD法により形成した膜厚800nmの酸化シリコン膜からなる第四の層間絶縁膜305を形成した。その後、リソグラフィー法とドライエッチ法を用いて、第四の層間絶縁膜305の所望の領域に深さ400nmの開口部を設けた。その後、スパッタ法を用いて膜厚30nmのタンタル膜、膜厚100nmの銅膜を形成した後、硫酸銅を主成分とするめっき液を用いて、膜厚600nmの銅膜を電解めっき法により形成した。次に、化学的機械研磨法を用いて、余分な銅膜、タンタル膜を除去し、第三層の金属配線230a〜230dを形成した。
以上の工程により、図32(b)に示したような、第一層の金属配線210a、第一の導電性プラグ150、第二層の金属配線220a、加工された上部電極204、加工された容量膜401、加工された下部電極203、第二の導電性プラグ151、第一層の金属配線210dから構成されるMIMキャパシタを有する半導体装置を形成することができた。上記の工程で形成したMIMキャパシタの平面レイアウト図は、基本的に図8に準じている。
このようにして形成したMIMキャパシタの性能および信頼度を評価した結果、実施例1と同等の性能、信頼度が得られることがわかった。
つまり、本発明の実施例に従い、下層配線を被覆するように酸化シリコンからなる第二の層間絶縁膜を形成した後、この第二の層間絶縁膜に対し、下層配線の上面を基準とした絶縁膜厚よりも小さな高さの開口部を形成し、この開口部を被覆するように上部電極、容量膜、下部電極から構成されるMIMキャパシタを形成することにより、配線資源の消費を最小限に抑えつつ、高い容量密度が得られるMIMキャパシタを有する半導体装置が形成可能となる。
本実施例では実施例1と異なり、配線材料としてアルミニウムに変わり比抵抗の低い銅を用いているので、寄生抵抗が小さく高周波特性に優れる特徴がある。
本実施例では、容量膜として膜厚30nmの窒化シリコンを用いたが、膜厚及び材料はこれに限定されるものではない。容量密度は容量膜の膜厚に反比例して増加するので、容量密度の面からは膜厚は薄いほど良い。ただし、薄膜化に応じて絶縁破壊耐圧も低下するので、使用する電圧に応じて薄膜化限界が存在する。また、容量膜の材料として、窒化シリコン以外にも、酸化シリコン、酸化タンタル、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化チタン、酸化アルミなどやそれらの混合物およびそれらに窒素等が混入した化合物を用いることが可能である。また、PZT、STO、BST等の強誘電材料を用いることも可能である。さらに、本実施例では、容量膜として単層の絶縁膜を用いているが、この容量膜は必要に応じて積層構造とすることも可能である。
また本実施例では、下部電極および上部電極として膜厚50nmのタングステンを用いているが、膜厚、材料ともにこれに限定されない。上部電極、下部電極が薄すぎる場合にはシート抵抗が増大し寄生抵抗が増大する懸念がある。一方、上部電極および下部電極が厚すぎる場合には第二の層間絶縁膜に設けた開口部の幅をあまり狭くできなくなり、容量値を増大させにくくなる。タングステンを用いている範囲では、30nmから200nm程度が好適である。また、上部電極および下部電極の材料として、タングステン以外にチタン、タンタル及びその窒化物を主たる成分とする金属、アルミおよびその合金、なども利用可能である。
さらに、第一層、第二層および第三層の金属配線にタンタルを用いているが、タンタル以外にチタン、タングステン及びその窒化物を主たる成分とする金属を用いることも可能である。
また本実施例では、第一層の金属配線210aと第二層の金属配線220aを単一の導電性プラグ(150)で、第一層の金属配線210dと加工された下部電極203を単一の導電性プラグ(151)で接続している。しかしながら、導電性プラグの位置、数、大きさはこの例に限定されることはない。導電性プラグの大きさは、大きければ大きいほど寄生抵抗は小さくなるため高周波特性は良好になる。しかし、一般的にCVD法で形成するタングステンの場合には、上限のサイズが存在する。
また本実施例では、第一の導電性プラグ150および第二の導電性プラグ151と加工された下部電極203を同一の材料で同時に形成した。しかしながら本発明の有用性はこの方式に限定されるわけではない。第一の導電性プラグ150および第二の導電性プラグ151と加工された下部電極203を別の工程、別の材料で形成することも可能である。別工程、別材料で形成する場合には、工程数は増えるものの、導電性プラグ、下部電極向けに材料、工程を最適化しやすくなる。
また本実施例では、第一層の金属配線と第二層の金属配線を利用してMIMキャパシタを構成したが、これ以外の上下に隣接する配線層同士を用いても同等のMIMキャパシタを形成することが可能である。
また本実施例では、第二の層間絶縁膜301にその膜厚未満の深さで形成した開口部の形状を矩形としたが本実施例の有用性はこれに限定されるものではない。矩形以外にも円形、楕円形、三角形、ひし形、それらの組み合わせの形状でも良い。開口部の形状が複雑なほど実効的な表面積が増えるため大きな容量値が得られる。
また本実施例では、第二の層間絶縁膜301に形成した開口部の深さを400nmとしたが、用途に応じてその深さを調整することが可能である。開口部が深いほどMIMキャパシタの容量値は大きくなるが、下層の金属配線と接触する恐れが生じる。また、開口部の深さが浅いほど容量値は小さくなるが形成は容易になる。
また本実施例では、第二の層間絶縁膜を単一の酸化シリコン膜で構成したが、異なる材料との組み合わせで積層構造とすることも可能である。たとえば第二の層間絶縁膜の間にドライエッチング速度の遅い窒化シリコンや炭化シリコンの層を挿入しエッチング停止層として用いることで、第二の層間絶縁膜に形成する開口部の高さを精度良く制御することが可能となる。
また本実施例では、第一、第二、第三の層間絶縁膜として主として酸化シリコン膜を用いた工程を例に説明したが、この材料に限定されるわけではなく、配線の寄生容量が低減可能なLow−k材料(低誘電率の絶縁材料)を用いることも可能である。Low−k材料としては、ブラックダイアモンド(登録商標:Applied Materials社製)に代表されるようなSiOC膜(炭素を含有する酸化シリコン膜)、SiLK(登録商標:Dow Chemical社製)に代表されるような有機膜、およびそれらに空隙を導入したLow−k材料、フッ素含有酸化シリコン膜などを用いることが可能である。
100…半導体素子が形成された半導体基板、203…下部電極、204上部電極、210a〜210d…第一層の金属配線、220a〜220d…第二層の金属配線、230a〜230d…第三層の金属配線、240a〜230d…最上層の金属配線、250…パッド層の金属膜、250a…パッド層の金属配線、150…第一の導電性プラグ、151…第二の導電性プラグ、152…第三の導電性プラグ、300…第一の層間絶縁膜、301…第二の層間絶縁膜、302…第三の層間絶縁膜、303…保護絶縁膜、304…エッチストッパ膜、305…第四の層間絶縁膜、305a、305b…加工された第四の層間絶縁膜、306…第二のエッチストッパ膜、401…容量膜、500…第一の開口部、501…第二の開口部、502…第三の開口部、503…第四の開口部、600…第一の加工レジスト、601…第二の加工レジスト、602…第三の加工レジスト、603…第四の加工レジスト、700a〜700c…MIMキャパシタの開口部。
Claims (14)
- 半導体基板上に形成された第1金属配線と、
前記第1金属配線上に形成された層間絶縁膜と、
前記第1金属配線上の前記層間絶縁膜に形成された開口部と、
前記開口部を覆うように形成された、下部電極、容量絶縁膜、および上部電極からなる容量素子とを備え、
前記層間絶縁膜に形成された開口部の高さが、前記第1金属配線の上面を起点とした前記層間絶縁膜の膜厚より小さいことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記第1金属配線は、最上層配線であることを特徴とする半導体装置。 - 請求項2記載の半導体装置において、
前記上部電極は、電極パッド層と同一平面上に設置されていることを特徴とする半導体装置。 - 請求項1乃至3のいずれか一に記載の半導体装置において、
前記開口部の平面的な形状が、円形、楕円形、矩形、ひし形、三角形、またはそれらの組み合わせで構成される形状であることを特徴とする半導体装置。 - 請求項1乃至3のいずれか一に記載の半導体装置において、
前記容量絶縁膜は、酸化シリコン、窒化シリコン、酸化タンタル、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化チタン、酸化アルミ、PZT、STOおよびBSTから選ばれる絶縁膜を主たる成分とすることを特徴とする半導体装置。 - 請求項1乃至3のいずれか一に記載の半導体装置において、
前記第1金属配線は、タングステン、チタン、タンタル、タングステン、モリブデン、及びその窒化物、または、銅、または、アルミ及びその合金から選ばれる金属を主たる成分とすることを特徴とする半導体装置。 - 請求項1乃至3のいずれか一に記載の半導体装置において、
前記上部電極および下部電極は、チタン、タンタル、タングステン、モリブデン、及びその窒化物、または、アルミ及びその合金から選ばれる金属を主たる成分とすることを特徴とする半導体装置。 - 半導体基板上に第1導体膜を形成する工程と、
前記第1導体膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記第1導体膜上面を起点とした前記層間絶縁膜の膜厚よりも小さな高さの開口部を設ける工程と、
前記開口部上に第2導体膜を形成し、前記第2導体膜上に容量絶縁膜を形成し、前記容量絶縁膜上に第3導体膜を形成する工程と、
前記第2導体膜、容量絶縁膜、第3導体膜をパターニングする工程とを含むことを特徴とする半導体装置の製造方法。 - 請求項8記載の半導体装置の製造方法において、
前記第1導体膜は、最上層配線であることを特徴とする半導体装置の製造方法。 - 請求項9記載の半導体装置の製造方法において、
前記第3導体膜は、電極パッド層と同一平面上に設置されていることを特徴とする半導体装置の製造方法。 - 請求項8乃至10のいずれか一に記載の半導体装置の製造方法において、
前記開口部の平面的な形状が、円形、楕円形、矩形、ひし形、三角形、またはそれらの組み合わせで構成される形状であることを特徴とする半導体装置の製造方法。 - 請求項8乃至10のいずれか一に記載の半導体装置の製造方法において、
前記容量絶縁膜は、酸化シリコン、窒化シリコン、酸化タンタル、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化チタン、酸化アルミ、PZT、STOおよびBSTから選ばれる絶縁膜を主たる成分とすることを特徴とする半導体装置の製造方法。 - 請求項8乃至10のいずれか一に記載の半導体装置の製造方法において、
前記第1導体膜は、タングステン、チタン、タンタル、タングステン、モリブデン、及びその窒化物、または、銅、または、アルミ及びその合金から選ばれる金属を主たる成分とすることを特徴とする半導体装置の製造方法。 - 請求項8乃至10のいずれか一に記載の半導体装置の製造方法において、
前記第2導体膜および第3導体膜は、チタン、タンタル、タングステン、モリブデン、及びその窒化物、または、アルミ及びその合金から選ばれる金属を主たる成分とすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005245492A JP2007059761A (ja) | 2005-08-26 | 2005-08-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005245492A JP2007059761A (ja) | 2005-08-26 | 2005-08-26 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007059761A true JP2007059761A (ja) | 2007-03-08 |
Family
ID=37922963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005245492A Pending JP2007059761A (ja) | 2005-08-26 | 2005-08-26 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007059761A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100866684B1 (ko) * | 2007-05-28 | 2008-11-04 | 주식회사 동부하이텍 | Mim 커패시터를 갖는 반도체 소자 제조 방법 |
US8993404B2 (en) * | 2013-01-23 | 2015-03-31 | Intel Corporation | Metal-insulator-metal capacitor formation techniques |
WO2019193787A1 (ja) * | 2018-04-04 | 2019-10-10 | パナソニックIpマネジメント株式会社 | 電子デバイス |
EP4027388A4 (en) * | 2019-09-04 | 2022-10-05 | Panasonic Intellectual Property Management Co., Ltd. | IMAGING DEVICE |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS644056A (en) * | 1987-06-26 | 1989-01-09 | Hitachi Ltd | Semiconductor device |
JPH03167874A (ja) * | 1989-11-28 | 1991-07-19 | Sony Corp | 半導体メモリ装置 |
JP2001313373A (ja) * | 2000-03-31 | 2001-11-09 | Internatl Business Mach Corp <Ibm> | キャパシタ構造およびその製造方法 |
JP2003273230A (ja) * | 2002-03-19 | 2003-09-26 | Nec Electronics Corp | 半導体装置及びその製造方法 |
-
2005
- 2005-08-26 JP JP2005245492A patent/JP2007059761A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS644056A (en) * | 1987-06-26 | 1989-01-09 | Hitachi Ltd | Semiconductor device |
JPH03167874A (ja) * | 1989-11-28 | 1991-07-19 | Sony Corp | 半導体メモリ装置 |
JP2001313373A (ja) * | 2000-03-31 | 2001-11-09 | Internatl Business Mach Corp <Ibm> | キャパシタ構造およびその製造方法 |
JP2003273230A (ja) * | 2002-03-19 | 2003-09-26 | Nec Electronics Corp | 半導体装置及びその製造方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100866684B1 (ko) * | 2007-05-28 | 2008-11-04 | 주식회사 동부하이텍 | Mim 커패시터를 갖는 반도체 소자 제조 방법 |
US8993404B2 (en) * | 2013-01-23 | 2015-03-31 | Intel Corporation | Metal-insulator-metal capacitor formation techniques |
US9443922B2 (en) | 2013-01-23 | 2016-09-13 | Intel Corporation | Metal-insulator-metal capacitor formation techniques |
GB2523956B (en) * | 2013-01-23 | 2018-07-18 | Intel Corp | Metal-insulator-metal capacitor formation techniques |
WO2019193787A1 (ja) * | 2018-04-04 | 2019-10-10 | パナソニックIpマネジメント株式会社 | 電子デバイス |
CN111656511A (zh) * | 2018-04-04 | 2020-09-11 | 松下知识产权经营株式会社 | 电子设备 |
JPWO2019193787A1 (ja) * | 2018-04-04 | 2021-04-22 | パナソニックIpマネジメント株式会社 | 電子デバイス |
JP7228849B2 (ja) | 2018-04-04 | 2023-02-27 | パナソニックIpマネジメント株式会社 | 電子デバイス及びその製造方法 |
US11996422B2 (en) | 2018-04-04 | 2024-05-28 | Panasonic Intellectual Property Management Co., Ltd. | Electronic device |
JP7519589B2 (ja) | 2018-04-04 | 2024-07-22 | パナソニックIpマネジメント株式会社 | 撮像装置 |
EP4027388A4 (en) * | 2019-09-04 | 2022-10-05 | Panasonic Intellectual Property Management Co., Ltd. | IMAGING DEVICE |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4972349B2 (ja) | 半導体装置の製造方法 | |
US7202567B2 (en) | Semiconductor device and manufacturing method for the same | |
JP3961412B2 (ja) | 半導体装置及びその形成方法 | |
JP5135827B2 (ja) | 半導体装置及びその製造方法 | |
US20020179955A1 (en) | Semiconductor device comprising MIM-type capacitor and method of manufacturing the same | |
US20050212136A1 (en) | Multi-layer wiring structure with dummy patterns for improving surface flatness | |
JP2004343125A (ja) | 金属配線及び金属抵抗を含む半導体素子並びにその製造方法 | |
JP2007035996A (ja) | 半導体装置およびその製造方法 | |
TWI546962B (zh) | 半導體裝置及半導體裝置之製造方法 | |
US20200135844A1 (en) | High density mim capacitor structure | |
TWI671885B (zh) | 記憶體裝置及其製造方法 | |
JP2005311299A (ja) | 半導体装置及びその製造方法 | |
TW586156B (en) | Semiconductor device and the manufacturing method of the same | |
KR20080106066A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007059761A (ja) | 半導体装置及びその製造方法 | |
JP2006332514A (ja) | 半導体装置およびその製造方法 | |
JPWO2008114609A1 (ja) | 半導体装置及びその製造方法 | |
JP2005079513A (ja) | 半導体装置及びその製造方法 | |
JP2006228977A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2004273920A (ja) | 半導体装置 | |
JP4342226B2 (ja) | 半導体装置及びその製造方法 | |
JP2008124070A (ja) | 半導体装置 | |
JP2009021359A (ja) | 半導体装置 | |
KR20080096417A (ko) | 반도체 장치 | |
JP2006253268A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110315 |