JP2007036055A - シリコンウエーハの評価方法 - Google Patents

シリコンウエーハの評価方法 Download PDF

Info

Publication number
JP2007036055A
JP2007036055A JP2005219471A JP2005219471A JP2007036055A JP 2007036055 A JP2007036055 A JP 2007036055A JP 2005219471 A JP2005219471 A JP 2005219471A JP 2005219471 A JP2005219471 A JP 2005219471A JP 2007036055 A JP2007036055 A JP 2007036055A
Authority
JP
Japan
Prior art keywords
silicon wafer
wafer
epitaxial layer
void
evaluated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005219471A
Other languages
English (en)
Other versions
JP4784192B2 (ja
Inventor
Akihiro Kimura
明浩 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2005219471A priority Critical patent/JP4784192B2/ja
Publication of JP2007036055A publication Critical patent/JP2007036055A/ja
Application granted granted Critical
Publication of JP4784192B2 publication Critical patent/JP4784192B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】シリコンウエーハ、特にアニールを施したウエーハの表層に残留するボイド欠陥の評価を、ステップポリッシュを行うことなく、簡便かつ高精度に行うことができるシリコンウエーハの評価方法を提供する。
【解決手段】シリコンウエーハの表層に存在するボイド欠陥を光散乱トモグラフ法により評価する方法であって、被評価シリコンウエーハの主表面に所定の厚さのエピタキシャル層を形成してから、前記シリコンウエーハの主表面から内部にレーザー光を照射し、ボイド欠陥で散乱させ、該散乱光を検出することにより、前記シリコンウエーハの表層に存在するボイド欠陥を評価するシリコンウエーハの評価方法。
【選択図】図1

Description

本発明は、シリコンウエーハの評価方法に関し、特に、アニールウエーハの表層に存在するボイド欠陥を光散乱トモグラフ法により評価する方法に関する。
近年、半導体回路の高集積化に伴う回路素子の微細化に伴い、その基板となるチョクラルスキー法で作製されたシリコン単結晶に対する品質要求が高まってきている。特に、FPD(Flow Pattern Defect)、LSTD(Laser Scattering Tomography Defect)、COP(Crystal Originated Particle)等のGrown−in欠陥と呼ばれ、酸化膜耐圧特性やデバイスの特性を悪化させる単結晶成長起因の欠陥が存在し、その低減が重要視されている。
そこで、通常のシリコン基板上に新たにシリコン単結晶層をエピタキシャル成長させたエピタキシャルウエーハや、水素及び/又はアルゴン雰囲気中で高温にて熱処理を施したアニールウエーハ、そして、チョクラルスキー法によるシリコン単結晶の成長条件を改良して製造された全面N領域(OSFリングの外側で、転位クラスターの無い領域)の基板など、Grown−in欠陥の少ない結晶がいくつか開発されている。
これらの中で、窒素ドープウエーハにアニールを加えたウエーハ(以下、窒素ドープアニールウエーハと呼ぶことがある。)は、ウエーハ表層部のGrown−in欠陥が低減され、かつ、バルク中のBMD(Bulk Micro Defect)密度が高いウエーハであり、非常に有益である。これは、窒素をドープすることによるGrown−in欠陥凝集抑制効果と酸素析出促進効果を利用して開発されたウエーハで、通常の結晶よりも欠陥のサイズが小さくなるため、アニールによる表層の欠陥の消滅効率に優れ、バルク中の酸素析出は促進されてBMD密度が高い有効なゲッタリング能力を持つウエーハである。
また、例えば1000℃以上の高温領域における熱処理の際に、シリコン単結晶ウエーハに発生する熱応力による転位発生の抑制、あるいは、単結晶育成時における結晶欠陥の発生を防止する目的で、シリコン単結晶育成時に窒素を添加することも知られている。
特に、アニールウエーハに関しては、エピタキシャルウエーハよりも低コストで製造できるので需要が増えつつある。そこで、益々アニールウエーハの表層における無欠陥性の向上が求められている。これを評価するのに、これまでは光散乱トモグラフ法(LST:Laser Scattering Tomograph)によって、ウエーハのバルク中の結晶欠陥を測定することが多かった(非特許文献1)。
この光散乱トモグラフ法は、例えば波長680nm及び/又は波長532nmのレーザー光で基板面内を走査し、基板の表層に存在する欠陥から発生する散乱光を検出することによって、半導体基板内部の結晶欠陥(主にボイド欠陥)を検出するものである。
また、入射光の強度が1/eになるのが、波長680nmの場合は表層から5μm、波長532nmの場合は1μmであり、これらの領域内に存在する欠陥を検出している。特に、波長680nmの場合は、表層5μmと基板内部に存在する欠陥を非破壊かつ高感度で検出できる評価方法であるため、この評価方法を採用するのが一般的となっている。
しかし、近年はデバイスの集積度向上に伴い、デバイス活性層が薄くなってきており、より表層における無欠陥性の評価を行うことが必要となってきているが、MO−601(三井金属鉱業社製)のような市販の測定装置では、例えばウエーハの表面から3μmの深さまでの領域を評価するのに適した波長が存在しないため、これらの領域に存在するボイド欠陥のような結晶欠陥を評価することができなかった。
そのため、ウエーハ表面から5μmより浅く、1μmより深い領域に存在する結晶欠陥の評価は、ウエーハにステップポリッシュを行い、パーティクルカウンター(例えば、KLA Tencor社製、SP1)でウエーハ表面のパーティクル数を測定して行っていた。したがって、特にウエーハの表面から5μmより浅い極表層の任意の深さに存在する欠陥の測定を簡単かつ精度よく行うことができる評価方法が求められていた。
これに対して、特許文献1には、ウエーハにエピタキシャル成長をさせた後に、90°光散乱トモグラフ法により、特に酸素析出物の評価を行う方法が開示されている。しかしながら、この方法は上記したように、主な評価対象を、ウエーハ表層に存在するボイド欠陥ではなく、酸素析出物としている。また、この90°光散乱トモグラフ法は、ウエーハを劈開し、この劈開面にレーザー光を入射する、いわゆる破壊検査である。
また、特許文献2には、光散乱トポグラフ法を用い、基板全面にわたって基板に存在する欠陥を検出し、基板面内位置の座標を得て、光散乱強度を測定後、厚さ1μm、3μm、5μmのエピタキシャル成長を行って、再び光散乱トポグラフ法を用い、基板全面にわたって基板に存在する欠陥を検出し、基板面内位置の座標を得て、光散乱強度を測定する方法が開示されている。しかし、これは、エピタキシャル成長前後の欠陥測定で検出された欠陥の対応付けを行うことにより、薄膜成長時の膜厚を求める方法であって、エピタキシャル成長前のウエーハの表層の任意の深さ領域に存在するボイド欠陥を評価する方法とは異なる。
J.Crystal Growth、128(1993)304.、Moriya et al. 特開2004−259779 特開2001−85486
本発明はこのような問題点に鑑みてなされたもので、シリコンウエーハ、特にアニールを施したウエーハの表層の任意の深さに残留するボイド欠陥の評価を、ステップポリッシュを行うことなく、簡便かつ高精度に行うことができるシリコンウエーハの評価方法を提供することを目的とする。
上記目的を達成するため、本発明は、シリコンウエーハの表層に存在するボイド欠陥を光散乱トモグラフ法により評価する方法であって、被評価シリコンウエーハの主表面に所定の厚さのエピタキシャル層を形成してから、前記シリコンウエーハの主表面から内部にレーザー光を照射し、ボイド欠陥で散乱させ、該散乱光を検出することにより、前記シリコンウエーハの表層に存在するボイド欠陥を評価することを特徴とするシリコンウエーハの評価方法を提供する(請求項1)。
このように、被評価シリコンウエーハの主表面に所定の厚さのエピタキシャル層を形成してから、前記シリコンウエーハにレーザー光を照射し、シリコンウエーハの内部に侵入した光をボイド欠陥で散乱させ、該散乱光を検出し、前記エピタキシャル層および前記表層に存在するボイド欠陥を測定すれば、エピタキシャル層においてはボイド欠陥はほぼ無欠陥であるので、検出されるボイド欠陥はほとんどがシリコンウエーハの表層に存在するものであるとみなすことができ、エピタキシャル層の厚さを所定のものとすることによって、シリコンウエーハの表層の任意の深さ領域のボイド欠陥を簡便かつ高精度で評価することが可能である。また、被評価ウエーハを破壊せずに評価することができるため、ボイド欠陥以外の別の検査にも回すことができ、評価ウエーハの削減につながる。
このとき、前記形成するエピタキシャル層の所定の厚さを、ボイド欠陥を測定する装置の深さ方向の測定範囲から、ボイド欠陥を評価する前記シリコンウエーハの主表面からの深さを差し引いた厚さとすることが好ましい(請求項2)。
このように、前記形成するエピタキシャル層の所定の厚さを、ボイド欠陥を測定する装置の深さ方向の測定範囲から、ボイド欠陥を評価する前記シリコンウエーハの主表面からの深さを差し引いた厚さとすることにより、正確にシリコンウエーハの主表面から目的の深さ領域におけるボイド欠陥を評価することができる。
さらに、前記エピタキシャル層の所定の厚さを、5μm以下とすることが望ましい(請求項3)。
このように、前記エピタキシャル層の所定の厚さを、5μm以下とすることにより、近年要求されているシリコンウエーハの主表面の極表層部(表面から5μm以下の所定の深さ)に存在するボイド欠陥を簡便かつ高精度で評価することが可能である。
また、前記シリコンウエーハに熱処理を行った後に、主表面に前記エピタキシャル層を形成するのが好ましい(請求項4)。
このように、被評価シリコンウエーハに熱処理を行った後に、主表面に前記エピタキシャル層を形成すれば、熱処理を施して作製したアニールウエーハの表層の所望の深さ領域におけるボイド欠陥の評価を行うことができ、前記領域で目的とする無欠陥性が達成されているかどうかを容易に確認することができる。
このとき、前記エピタキシャル層の形成を、前記熱処理の温度より低い温度で行うことが好ましい(請求項5)。
このように、前記エピタキシャル層の形成を、前記熱処理の温度より低い温度で行えば、前記熱処理によって消滅せずに残留したボイド欠陥をエピタキシャル層の形成工程で消滅させることがなく、かつエピタキシャル層においてはボイド欠陥がほとんど存在しないので、測定したボイド欠陥は、エピタキシャル層の形成前のアニールウエーハの表層に存在していた残留ボイド欠陥とみなすことができ、正確にアニールウエーハの表層のボイド欠陥を評価することが可能である。
本発明のシリコンウエーハの評価方法であれば、シリコンウエーハの表層、特に、ウエーハの主表面から5μmよりも浅い領域におけるボイド欠陥の評価を、ステップポリッシュを実施することなく、被評価ウエーハを破壊せずに簡便かつ高精度で行うことができる。
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
近年、半導体回路の高集積化に伴い、その基板となるチョクラルスキー法により作製されたシリコンウエーハに対する品質要求が高まってきている。酸化膜耐圧特性やデバイスの特性を悪化させるウエーハ表層に存在するボイド欠陥等の低減が重要視されており、上述したように、エピタキシャルウエーハやアニールウエーハ等の、表層の結晶欠陥が少ないウエーハが開発されている。
特に、アニールウエーハはエピタキシャルウエーハよりも低コストで製造できることから需要が増しており、このアニールウエーハの表層の無欠陥性の向上が求められている。そして、デバイスの集積度向上に伴って、デバイス活性層が薄くなってきているが、従来の市販されている光散乱トモグラフ法を用いた測定装置で測定が可能な表面から5μmにおける領域よりも、さらに浅い領域に存在するボイド欠陥を測定することができる簡便で有効な方法はなかった。
本発明者は、鋭意研究を重ねた結果、エピタキシャル層中にはボイド欠陥等の結晶欠陥がほとんど発生しないことに着目し、シリコンウエーハ表面に所定厚さの薄膜のエピタキシャル層を形成後、光散乱トモグラフ法でエピタキシャル層およびシリコンウエーハ表層の領域のボイド欠陥を測定すれば、その測定結果はシリコンウエーハの表層に存在するボイド欠陥とみなすことができることを見出し、本発明を完成させた。
特に、アニールウエーハにおいてはデバイスが形成されるウエーハ表面から例えば5μm以内、特には3μm以内の極表層を無欠陥にする必要があり、この領域の無欠陥性の評価を簡便かつ高精度に行う評価方法として、本発明は極めて有効である。
以下では、本発明の実施の形態について図を参照して具体的に説明をする。
図1は、本発明のシリコンウエーハの評価方法で使用することのできる光散乱トモグラフ法を用いた測定装置の概念図、及びレーザー光がボイド欠陥により散乱する様子を示す説明図である。
光散乱トモグラフ測定装置1は、少なくとも、被評価シリコンウエーハWを載置するためのステージ2と、被評価ウエーハに向けてレーザー光4を照射するレーザー光源8、及び被評価ウエーハW内部(表層9およびエピタキシャル層10)のボイド欠陥5により散乱した散乱光6を検出するためのディテクター7で構成されている。用いられる装置は光散乱トモグラフ法を実施できる装置であればよく、各部は特に限定されないが、例えばディテクター7にCCDを用いれば高感度で散乱光6を検出することができる。
このような光散乱トモグラフ測定装置を用いた本発明のシリコンウエーハの欠陥の評価方法について以下に述べる。
まず、チョクラルスキー法により製造されたシリコン単結晶からスライスし、研磨を施したウエーハに対し、表層の欠陥を消滅させるためのアルゴンまたは水素、あるいはこれらの混合ガス雰囲気中で、例えば1150〜1350℃の高温熱処理を施したアニールウエーハを用意し、被評価ウエーハとする。
次に、このウエーハの表面にエピタキシャル層を形成する。
ここで、例えばアニールウエーハの極表層のボイド欠陥を評価したい領域、すなわち、主表面からの深さがD(例えば2μm)であり、光散乱トモグラフ測定装置の欠陥測定範囲がD’(例えば5μm)の場合、D’−Dμm(この場合、5−2=3μm)の厚さになるようにエピタキシャル層を形成する。この形成するエピタキシャル層の厚さは、ボイド欠陥を評価したい領域に合わせて所定の厚さを適宜設定すれば良い。
被評価シリコンウエーハの表面にエピタキシャル層を形成するには、キャリアーガスとともに反応炉内にウエーハを導入し、炉内温度を高温(例えば1100〜1250℃程度)にしてCVD法により行うことが可能である。キャリアーガスとしては、例えばSiH、SiCl、Hなどを用いることができる。このエピタキシャル層の形成方法は特に限定されず、所望の厚さのエピタキシャル層を形成できれば構わない。
ただし、上記のように被評価ウエーハが熱処理を施したものである場合は、該熱処理の時の温度よりも低い温度でエピタキシャル成長を行うのが好ましい。このように、前記熱処理の温度より低い温度で行えば、被評価ウエーハのアニールウエーハにおいて、熱処理で消滅しなかった残留ボイド欠陥をエピタキシャル層の形成過程で消滅することなく、被評価ウエーハの表面に存在していたボイド欠陥を正確に評価することが可能である。
なお、上記熱処理およびエピタキシャル層形成の際に使用する装置は特別なものでなく、従来より使用されているものを用いることができる。それぞれ所定熱処理および所望の厚さのエピタキシャル層を形成することができるものであれば特に限定されない。
このように、ウエーハの主表面に評価したいシリコンウエーハの深さに応じて設定された所定の厚さを有するエピタキシャル層を形成した後に、ウエーハの表面側からレーザー光を照射して、散乱光を検出し、エピタキシャル層およびシリコンウエーハの表層に存在するボイド欠陥を測定する。
より具体的には、図1に示すように、シリコンウエーハWを光散乱トモグラフ装置1のステージ2に載置し、ウエーハWの主表面3にレーザー光4を斜めから照射する。ここで、ウエーハWの表層9やエピタキシャル層10にボイド欠陥5が存在すると、光の散乱が生じる。この散乱光6をディテクター7で検出することで、ボイド欠陥5の数、大きさ等を非破壊で測定し、評価することができる。
以上のように、被評価ウエーハの主表面に所定厚さのエピタキシャル層を形成した後に、図1に示すような測定装置を用いてエピタキシャル層およびシリコンウエーハの表層に存在するボイド欠陥を測定すれば、エピタキシャル層はほぼ無欠陥であるため、測定されるボイド欠陥をほとんどシリコンウエーハの表層に存在するものとみなすことができ、簡便に、かつ高精度に表層の所望の深さ領域に存在している欠陥を評価することが可能である。さらに、非破壊の方法であるため、本発明による評価後に、当該ウエーハを他の検査等に回すことができ、コストの低減につなげることができる。
そして、形成するエピタキシャル層の所定の厚さを、ボイド欠陥を測定する装置の深さ方向の測定範囲から、ボイド欠陥を評価する前記シリコンウエーハの主表面からの深さを差し引いた厚さとすれば、上記表層の測定する領域を正確に設定し、表層の評価したい領域に存在するボイド欠陥を確実に評価することができる。
また、このとき、上記形成するエピタキシャル層の厚さを5μm以下、例えば5μm未満とすれば、測定装置の深さ方向の測定範囲が5μmの場合、主表面から5μmより浅い領域の極表層に存在するボイド欠陥を評価することが可能である。
なお、当然、使用する測定装置の深さ方向の測定範囲等に合わせて、形成するエピタキシャル層の厚さをその都度設定すればよい。
そして、シリコンウエーハに熱処理を行った後に、主表面に前記エピタキシャル層を形成すれば、需要が高まっているアニールウエーハの表層に存在するボイド欠陥の評価を容易に行うことができる。
ただし、上記ではアニールウエーハを用いた場合について説明したが、被評価ウエーハの種類は特に限定されない。熱処理を施していないもの、また、全面N領域のものであっても良いし、例えば単結晶引上げの際に窒素をドープしたものであっても良く、いずれも本発明の評価方法を適用することが可能である。
以下、本発明を実施例及び比較例によりさらに詳細に説明するが、本発明はこれに限定されない。
(実施例1)
チョクラルスキー法により得られた直径200mmの結晶インゴットから切り出した隣接する5枚の窒素ドープウエーハを、アルゴン雰囲気下1200℃/1hの熱処理を施して窒素ドープアニールウエーハを製造し、サンプルウエーハとした。
このうちの1枚のサンプルウエーハの表面から2μmの領域における残留ボイド欠陥を評価するため、この主表面に1130℃の温度条件で3μmのエピタキシャル層を成長させた。
このウエーハを、測定範囲が5μmである光散乱トモグラフ測定装置MO−601を使用し、波長680nmのレーザー光を用いて表層5μmに存在する直径100nm以上のボイド欠陥を、サンプルウエーハの外周部10mmを除外して測定した。
なお、測定により得られたボイド欠陥を面積密度に換算する場合には、得られたボイド欠陥数を測定面積で除し、体積密度に換算する場合は、得られたボイド欠陥数を測定面積及び前記Dμmの深さで除すことにより、エピタキシャル層形成前のウエーハの極表層に存在していた残留ボイド欠陥密度を求めることができる。
実施例1で検出された欠陥数は27個であった。したがって、面積密度は27/(9×9×3.14)=0.11個/cm、またアニールウエーハとして評価した厚さは2μmであるので、体積密度は27/(9×9×3.14×0.0002)=530.8個/cmと求められる。
(実施例2)
実施例1で用意したサンプルウエーハの別の1枚の表面から3μmの領域における残留ボイド欠陥を評価するため、この主表面に1130℃の温度条件で2μmのエピタキシャル層を成長させた。
このウエーハを、実施例1と同様の方法で表層5μmに存在する直径100nm以上のボイド欠陥を測定した。
実施例2で検出された欠陥数は30個であった。したがって、面積密度は30/(9×9×3.14)=0.12個/cm、またアニールウエーハとして評価した厚さは3μmであるので、体積密度は30/(9×9×3.14×0.0003)=393.2個/cmと求められる。
(ブランク)
実施例1で用意したサンプルウエーハの別の1枚の主表面に1130℃の温度条件で6μmのエピタキシャル層を成長させた。
このウエーハを、実施例1と同様の方法で表層5μm、すなわちエピタキシャル層5μmに存在する直径100nm以上のボイド欠陥を測定した。
ブランク(エピタキシャル層のみ)で検出された欠陥数は1個であった。したがって、面積密度は1/(9×9×3.14)=0.0039個/cm、また体積密度は1/(9×9×3.14×0.0005)=7.86個/cmと求められ、エピタキシャル層中にはほとんどボイド欠陥が存在していないことを確認することができた。従って、前記実施例1、2の結果をそのまま、シリコンウエーハ表層の欠陥密度とおおよそ考えてもよいことが判るし、より正確な値を出したければ、ブランクの結果を実施例1、2のデータから差し引けば良い。
(比較例1)
実施例1で用意したサンプルウエーハの別の1枚の表面から2μmの深さにおける残留ボイド欠陥を評価するため、サンプルウエーハの主表面を2μmのポリッシュを行い、パーティクルカウンター(KLA Tencor社製、SP1)で主表面に存在する粒径65nm以上のパーティクル数を外周部3mmを除外して測定した。
比較例1で検出された欠陥数は5個であった。したがって、この深さにおける面積密度は5/(9.7×9.7×3.14)=0.017個/cmと求められる。
(比較例2)
表面から3μmの深さにおける残留ボイド欠陥を評価するため、比較例1のサンプルウエーハの主表面をさらに1μmのポリッシュを行うことにより、合計3μmのステップポリッシュを行い、比較例1と同様の方法で主表面に存在する粒径65nm以上のパーティクル数を測定した。
比較例2で検出された欠陥数は6個であった。したがって、この深さにおける面積密度は6/(9.7×9.7×3.14)=0.020個/cmと求められる。
(比較例3)
実施例1で用意したサンプルウエーハの別の1枚の主表面に1130℃の温度条件で6μmのエピタキシャル層を成長させた。
このウエーハを、比較例1と同様の方法でエピタキシャル層5μmに存在するボイド欠陥を測定した。
比較例3で検出された欠陥数は2個であった。したがって、この深さにおける面積密度は2/(9.7×9.7×3.14)=0.0068個/cmと求められる。
実施例および比較例から、本発明によるシリコンウエーハの評価方法が、従来の測定方法に対して、その厚さに含まれる全ての欠陥を評価でき、より実体に近い評価をすることができることが判る。すなわち、ステップポリッシュでは、あくまで研磨した表面に露出した欠陥のみを評価できるにとどまり、削り落とした部分の評価はできないからである。加えて本発明は上述したように、エピタキシャル層中ではほぼ無欠陥であるとみなすことができるため、被評価ウエーハに所定のエピタキシャル層を形成し、光散乱トモグラフ法による測定装置にかければ良いだけであるので、従来法のステップポリッシュを用いた方法に比べて簡便に行うことができ、そして高精度に表層に存在するボイド欠陥を評価することが可能である。しかも、非破壊で評価することができるので、当該ウエーハを別評価に回すことができ、評価ウエーハの削減につなげることができる。
(a)本発明のシリコンウエーハの評価方法に使用することのできる光散乱トモグラフ測定装置の一例を示す概念図である。(b)レーザー光がボイド欠陥により散乱する様子を示す説明図である。
符号の説明
1…光散乱トモグラフ測定装置、 2…ステージ、 3…主表面、
4…レーザー光、 5…ボイド欠陥、 6…散乱光、
7…ディテクター、 8…レーザー光源、 9…表層、
10…エピタキシャル層、 W…被評価シリコンウエーハ、
D…評価する領域、 D’…測定装置の測定範囲。

Claims (5)

  1. シリコンウエーハの表層に存在するボイド欠陥を光散乱トモグラフ法により評価する方法であって、被評価シリコンウエーハの主表面に所定の厚さのエピタキシャル層を形成してから、前記シリコンウエーハの主表面から内部にレーザー光を照射し、ボイド欠陥で散乱させ、該散乱光を検出することにより、前記シリコンウエーハの表層に存在するボイド欠陥を評価することを特徴とするシリコンウエーハの評価方法。
  2. 前記形成するエピタキシャル層の所定の厚さを、ボイド欠陥を測定する装置の深さ方向の測定範囲から、ボイド欠陥を評価する前記シリコンウエーハの主表面からの深さを差し引いた厚さとすることを特徴とする請求項1に記載のシリコンウエーハの評価方法。
  3. 前記エピタキシャル層の所定の厚さを、5μm以下とすることを特徴とする請求項1または請求項2に記載のシリコンウエーハの評価方法。
  4. 前記シリコンウエーハに熱処理を行った後に、主表面に前記エピタキシャル層を形成することを特徴とする請求項1ないし請求項3のいずれか一項に記載のシリコンウエーハの評価方法。
  5. 前記エピタキシャル層の形成を、前記熱処理の温度より低い温度で行うことを特徴とする請求項4に記載のシリコンウエーハの評価方法。

JP2005219471A 2005-07-28 2005-07-28 シリコンウエーハの評価方法 Active JP4784192B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005219471A JP4784192B2 (ja) 2005-07-28 2005-07-28 シリコンウエーハの評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005219471A JP4784192B2 (ja) 2005-07-28 2005-07-28 シリコンウエーハの評価方法

Publications (2)

Publication Number Publication Date
JP2007036055A true JP2007036055A (ja) 2007-02-08
JP4784192B2 JP4784192B2 (ja) 2011-10-05

Family

ID=37794917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005219471A Active JP4784192B2 (ja) 2005-07-28 2005-07-28 シリコンウエーハの評価方法

Country Status (1)

Country Link
JP (1) JP4784192B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205024A (ja) * 2007-02-16 2008-09-04 Sumco Corp シリコンウェーハ及びその製造方法
JP2009038104A (ja) * 2007-07-31 2009-02-19 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの結晶欠陥の検出方法
JP2010135451A (ja) * 2008-12-03 2010-06-17 Sumco Corp 貼り合わせ基板のボイド検査方法
WO2018155126A1 (ja) * 2017-02-21 2018-08-30 信越半導体株式会社 シリコン単結晶ウエハの欠陥領域判定方法
CN114018930A (zh) * 2021-10-26 2022-02-08 上海新昇半导体科技有限公司 一种硅晶体原生缺陷的检测方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205024A (ja) * 2007-02-16 2008-09-04 Sumco Corp シリコンウェーハ及びその製造方法
JP2009038104A (ja) * 2007-07-31 2009-02-19 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの結晶欠陥の検出方法
JP2010135451A (ja) * 2008-12-03 2010-06-17 Sumco Corp 貼り合わせ基板のボイド検査方法
WO2018155126A1 (ja) * 2017-02-21 2018-08-30 信越半導体株式会社 シリコン単結晶ウエハの欠陥領域判定方法
CN110121576A (zh) * 2017-02-21 2019-08-13 信越半导体株式会社 单晶硅晶片的缺陷区域判定方法
KR20190117496A (ko) * 2017-02-21 2019-10-16 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼의 결함영역 판정방법
KR102519396B1 (ko) 2017-02-21 2023-04-07 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼의 결함영역 판정방법
CN114018930A (zh) * 2021-10-26 2022-02-08 上海新昇半导体科技有限公司 一种硅晶体原生缺陷的检测方法

Also Published As

Publication number Publication date
JP4784192B2 (ja) 2011-10-05

Similar Documents

Publication Publication Date Title
US8088219B2 (en) Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it
JP4248249B2 (ja) 半導体のマイクロ欠陥の検出と分類
JP4784192B2 (ja) シリコンウエーハの評価方法
JP6048381B2 (ja) シリコン単結晶中の炭素濃度評価方法、及び、半導体デバイスの製造方法
JP2008198913A (ja) 半導体基板の検査方法及び半導体基板の検査装置
JP2006208314A (ja) シリコン単結晶ウエーハの結晶欠陥の評価方法
JP4836626B2 (ja) 半導体基板の検査方法、半導体基板の検査装置、半導体基板の評価方法、および半導体基板の評価装置
CN110121576B (zh) 单晶硅晶片的缺陷区域判定方法
JP6651134B2 (ja) 半導体単結晶基板の結晶欠陥検出方法
JP5343721B2 (ja) シリコン基板の評価方法及び半導体デバイスの製造方法
JP3955674B2 (ja) 半導体ウェーハの製造方法及び半導体装置の製造方法
JP2005257576A (ja) 結晶欠陥の評価方法
JP2013084840A (ja) 金属汚染評価方法及びエピタキシャルウェーハの製造方法
JP2007214491A (ja) 半導体基板欠陥検出方法及び半導体基板欠陥検出装置
JP2010048795A (ja) シリコン単結晶ウエーハの結晶欠陥の検出方法
JP2013197364A (ja) 金属汚染検出方法及びそれを用いたシリコンエピタキシャルウェーハの製造方法
JP2000031227A (ja) 重金属モニタ用のウエーハとこのウエーハの製造方法
JP5463884B2 (ja) 半導体単結晶基板の結晶欠陥評価方法
JP6593235B2 (ja) エピタキシャルウェーハの評価方法及び製造方法
US20190119828A1 (en) Silicon wafer
KR100783440B1 (ko) 저산소 실리콘 웨이퍼의 결함 분석 방법
JP4952871B2 (ja) シリコンウェーハの評価方法
JP5742739B2 (ja) 金属汚染評価用シリコン基板の選別方法
JP3994139B2 (ja) シリコンウエハのグローン・イン欠陥密度の評価方法
JP2007180266A (ja) 欠陥検査装置検査用の標準シリコンウェーハ、その製造方法および標準シリコンウェーハを用いた検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110627

R150 Certificate of patent or registration of utility model

Ref document number: 4784192

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250