JP2007027279A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007027279A JP2007027279A JP2005204795A JP2005204795A JP2007027279A JP 2007027279 A JP2007027279 A JP 2007027279A JP 2005204795 A JP2005204795 A JP 2005204795A JP 2005204795 A JP2005204795 A JP 2005204795A JP 2007027279 A JP2007027279 A JP 2007027279A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- manufacturing
- partition wall
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00269—Bonding of solid lids or wafers to the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0172—Seals
- B81C2203/019—Seals characterised by the material or arrangement of seals between parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】 基板上で素子が封止される構造を有する半導体装置であって、単純な構造で、封止された空間の汚染が抑制されるよう構成されている半導体装置と、当該半導体装置を製造する製造方法を提供する。
【解決手段】 基板と、前記基板上の素子と、前記素子を封止する封止構造体と、を有する半導体装置であって、前記封止構造体は、前記基板上にメッキ法により、前記素子を囲むように形成された金属材料よりなる隔壁と、該隔壁上に設置される蓋部とが、無機材料よりなる接合層を介して接合された構造を有することを特徴とする半導体装置。
【選択図】 図1
【解決手段】 基板と、前記基板上の素子と、前記素子を封止する封止構造体と、を有する半導体装置であって、前記封止構造体は、前記基板上にメッキ法により、前記素子を囲むように形成された金属材料よりなる隔壁と、該隔壁上に設置される蓋部とが、無機材料よりなる接合層を介して接合された構造を有することを特徴とする半導体装置。
【選択図】 図1
Description
本発明は、基板上の半導体素子が封止された構造を有する半導体装置、および該半導体装置の製造方法に関する。
基板上に形成される、または基板上に搭載される素子には、様々な種類のものが存在するが、当該素子の種類によっては、基板上で封止された状態で用いられることが好ましい場合がある。
例えば、マイクロ・エレクトロ・メカニカル・システム(Micro Elector Mechanical System、MEMSと呼ばれる場合がある)を用いた素子(以下文中MEMS素子)は、構造上基板上で封止されて用いられることが好ましい代表的な素子である。
このようなMEMS素子としては、例えば圧力センサ、加速度センサ、デジタル・マイクロミラー・デバイスなどの光機能素子などがある。このようなMEMS素子は、真空状態や減圧状態、または不活性ガスで置換された雰囲気で用いられることが好ましく、素子は気密封止されて用いられることが好ましい。このため、MEMS素子を封止する方法が様々に提案されていた(例えば特許文献1〜特許文献4参照)。
特開平8−316496号公報
特開2005−19966号公報
特開2000−141300号公報
特開2002−246489号公報
しかし、例えば上記の特許文献1、特許文献2(特開平8−316496号公報、特開2005−19966号公報)に記載されているように、シリコンウェハを張り合わせることにより、素子を封止する方法など、シリコンウェハの機械的な加工を含む方法では、素子を封止するためのシリコンウェハの形状が複雑になり、当該シリコンウェハの加工にコストと時間を要する問題があった。
また、上記の特許文献3、特許文献4(特開2000−141300号公報、特開2002−246489号公報)に記載されているように、はんだを用いて素子を封止する構造を形成する場合には、はんだに含まれるフラックスなどの成分が封止空間内に拡散してしまう問題がある。また、このようなはんだを用いた接合は、はんだの温度を上昇させるリフロー工程を含むため、特にフラックスなどによる封止空間の汚染などの問題が発生しやすい。
そこで、本発明では、上記の問題を解決した、新規で有用な半導体装置、および半導体装置の製造方法を提供することを目的としている。
本発明の具体的な課題は、基板上で素子が封止される構造を有する半導体装置であって、単純な構造で、封止された空間の汚染が抑制されるよう構成されている半導体装置と、当該半導体装置を製造する製造方法を提供することである。
本発明の第1の観点では、上記の課題を、基板と、前記基板上の素子と、前記素子を封止する封止構造体と、を有する半導体装置であって、前記封止構造体は、前記基板上にメッキ法により、前記素子を囲むように形成された金属材料よりなる隔壁と、該隔壁上に設置される蓋部とが、無機材料よりなる接合層を介して接合された構造を有することを特徴とする半導体装置により、解決する。
当該半導体装置は、単純な構造で、素子が封止された空間の汚染が抑制されるよう構成されている特長を有している。
また、前記接合層はシリコンまたはガラスよりなると、蓋部との接合が容易となる。
また、前記接合層と前記蓋部とは、陽極接合により接合されていると、前記封止構造により封止された空間の汚染が抑制され、好ましい。
また、前記素子は、MEMS素子よりなると、MEMS素子を汚染が抑制された空間で効果的に気密封止することが可能となり、好ましい。
また、前記素子は、光機能素子であると、光機能素子を汚染が抑制された空間で効果的に気密封止することが可能となり、好ましい。
また、前記素子に接続される配線が、前記基板を貫通するように形成されていると、省スペースで前記素子に接続される配線を設置することが可能となる。
また、前記素子に接続される配線が、前記隔壁と前記基板の間に形成されていると、前記素子に接続される配線を単純な方法で容易に形成することが可能となる。
また、前記配線と前記基板の間、および前記配線と前記隔壁の間には、絶縁層が形成されていると、当該配線を絶縁することが可能となる。
また、本発明の第2の観点では、上記の課題を、基板上の素子が、封止構造体により封止された構造を有する半導体装置の製造方法であって、前記基板上に、メッキ法により前記素子の搭載部または形成部を囲むように金属材料よりなる隔壁を形成する工程と、前記隔壁上に無機材料よりなる接合層を形成する工程と、蓋部を前記接合層と接合することで前記素子を封止する工程と、を有することを特徴とする半導体装置の製造方法により、解決する。
当該半導体装置の製造方法によれば、素子が封止された空間の汚染が抑制される半導体装置を容易に製造することが可能となる。
また、前記接合層はシリコンまたはガラスよりなると、蓋部との接合が容易となる。
また、前記接合層と前記蓋部とは、陽極接合により接合されていると、前記封止構造により封止された空間の汚染が抑制され、好ましい。
また、前記素子は、MEMS素子よりなると、MEMS素子を汚染が抑制された空間で効果的に気密封止することが可能となり、好ましい。
また、前記素子は、光機能素子であると、光機能素子を汚染が抑制された空間で効果的に気密封止することが可能となり、好ましい。
本発明によれば、基板上で素子が封止される構造を有する半導体装置であって、単純な構造で、封止された空間の汚染が抑制されるよう構成されている半導体装置と、当該半導体装置を製造する製造方法を提供することが可能となる。
次に、本発明の実施の形態に関して図面に基づき、説明する。
図1は、本発明の実施例1による半導体装置100を模式的に示した図である。
図1を参照するに、本実施例による半導体装置100は、基板101上の半導体素子150が、該基板101上に形成された封止構造体100Aにより、気密封止される構造を有している。前記封止構造体100Aの概略は、前記基板101上に、前記素子150を囲むように形成された隔壁部104と、該隔壁部104上に設置される平板状のガラスよりなる蓋部106により、前記半導体素子150を前記基板101上で気密封止する構造となっている。
前記隔壁部104は、メッキ法により形成された金属材料よりなり、前記基板101上に形成された金属材料よりなるシード層103を通電経路とした電解メッキ法により、形成される。また、前記隔壁部104と前記蓋部106の間には、該隔壁部104と該蓋部106とを接合するための、無機材料よりなる接合層105が形成されている。前記接合層105は、例えばシリコンよりなり、例えばスパッタリング法により形成される。
また、前記基板101は、例えばシリコンよりなり、当該基板101の表面(半導体素子150がある面)と、該表面の反対側の裏面には、例えばSiO2などの絶縁材料よりなる絶縁層102が形成されている。
また、前記表側の前記絶縁層102上には、前記半導体素子150に接続されるパターン配線111が形成され、該パターン配線111と前記半導体素子150とは、バンプ151により、電気的に接続されている。前記パターン配線111と前記シード層103の間には、例えばSiO2よりなる絶縁層107が形成されている。すなわち、前記パターン配線111は、前記絶縁層102によって前記基板101より、また、前記絶縁層107によって前記隔壁部104(前記シード層103)より絶縁される構造になっている。
上記の半導体装置100においては、前記隔壁部104が、メッキ法により形成された金属材料よりなり、さらに蓋部106が、例えばガラスなどの無機材料により構成されている。さらに、前記隔壁部104と前記蓋部106とが、例えばシリコンなどの無機材料により接合されて前記半導体装置101を気密封止する構造になっている。このため、前記半導体素子101が封止される空間(以降文中封止空間)が清浄に保持される特長を有している。
例えば、前記封止構造体を構成する材料が有機材料、例えば樹脂材料や樹脂材料よりなる接着剤などを含む場合、気体の透過率が高いために封止構造体の気密性が十分ではない場合がある。また、前記封止構造体を構成する材料が、はんだなどのフラックス材料などを含む場合、当該フラックス材料によって前記封止空間が汚染されてしまう場合がある。
一方、本実施例による前記封止構造体100Aは、無機材料により形成されており、気体の透過率が小さいために封止構造体の気密性が良好となり、前記半導体素子150を効果的に外部の空間から隔離して保護することが可能である。また、前記封止構造体100Aを構成する材料は、いずれもフラックスや有機物などの材料を実質的に含んでいないため、ガスや不純物の脱離が少なく、前記封止空間を清浄に保持することが可能となっている。
また、前記接合層105と前記蓋部106との接合は、陽極接合により行われることが好ましい。この場合、陽極接合されることで、前記接合層105と前記蓋部106との接合の確実性が良好となり、また、例えばはんだのリフローなどに比べて清浄に接合を行うことができる。この場合、陽極接合とは、前記接合層105と前記蓋部106との間に高電圧を印加し、所定の昇温を行って接合する方法である。また、これらの陽極接合を含む封止構造体の形成方法については図4A以降で後述する。
また、蓋部106を構成する材料はガラスに限定されず、他の無機材料、例えばシリコンにより構成されるようにしてもよい。この場合、接合層105を例えばガラス(ホウケイ酸ガラス)により形成し、蓋部と接合層を陽極接合するようにしてもよい。
また、接合層105をシリコンまたはガラスにより形成し、蓋部106を金属、またはセラミック材料により、形成してもよい。この場合、前記隔壁部104上にスパッタによりシリコンまたはガラスよりなる接合層を形成し、蓋部106となる金属またはセラミック材料の表面(接合面)に、スパッタにより、ガラスまたはシリコンからなる薄膜(接合層)を形成し、相互の接合を行う。この場合、隔壁部104上に形成される接合層がシリコンよりなる場合には蓋部側にガラスよりなる接合層が形成されるようにし、逆に隔壁部104上に形成される接合層がガラスよりなる場合には蓋部側にシリコンよりなる接合層が形成されるようにすればよい。
また、本実施例による半導体装置は、前記封止構造体100Aの形成が容易であり、そのために半導体装置の製造コストが低く抑えられている特長がある。
例えば、従来、本実施例の封止構造体100Aに相当する構造を形成する場合、シリコン(シリコンウェハ)を加工して張り合わせることにより、封止構造体を形成する方法があった。しかし、この場合、素子を封止するためのシリコンの形状が複雑になり、当該シリコンの加工にコストと時間を要する問題があった。また、同様の構造をガラスで製造する場合であっても、同様に加工が複雑になる問題を有している。
また、前記隔壁部を、例えばAu−Snリボン材料を用いて形成する場合には、該リボン材料が高価であるため、封止構造体の製造コストが高くなってしまう問題が生じていた。
一方、本実施例による封止構造体100Aでは、前記蓋部106と前記基板101の間を封止するための構造の主要部分である前記隔壁部104が、メッキ法により形成されていることが特徴である。このため、前記隔壁部104を、容易に、また低コストで形成することが可能である。また、メッキ法により形成可能な金属材料は様々あり、必要に応じて様々な金属材料を選択することが可能であり、材料費の安い金属材料を選択することも可能である。
例えば、前記パターン配線111が、Cuのメッキ法により形成されている場合、前記隔壁部104を当該パターン配線111と同じCuのメッキ法により形成すると、メッキのための設備や材料を共用することが可能となり、好ましい。また、前記隔壁部104は、Cuに限定されず、例えば、Ni、Cr、Ti、Au、Co、またはこれらの金属材料を組み合わせた合金材料、またはこれらのいずれかの金属を含む合金材料、などを用いて形成することが可能である。
また、前記シード層103は、上記の隔壁部104と同様の材料を用いて形成することが可能であるが、例えば、無電解メッキ、スパッタリング法、CVD法、などを用いて形成することができる。
また、上記の封止構造体100Aにおいては、前記隔壁部104上に設置される前記蓋部106の構造が平板状と単純であり、加工が容易である特徴がある。例えば、シリコンやガラスなどの無機材料に凹部などを形成する加工は時間とコストを要する問題があるが、本実施例による封止構造体では、メッキ法で形成される隔壁部と平板状のガラスの組み合わせにより、製造が容易である特長を有している。
さらに、本実施例による半導体装置100では、前記半導体素子150に接続される、前記パターン配線111を様々な形状で構成することが可能であり、配線のパターンの設計の自由度が大きい特長を有している。例えば、封止構造体を、シリコンまたはガラスで一体的に、すなわち、本実施例の蓋部と隔壁部を一体的に形成した場合には、陽極接合する界面が、当該封止構造体と基板との間になる。
この場合、陽極接合は段差形状を封止することが困難であるため、当該界面にパターン配線を挿入することは困難である。このため、封止された半導体素子から封止された空間の外へと延伸する配線を前記基板上に這わせて形成することが困難となる問題があった。
一方で、本実施例の場合、前記隔壁部104がメッキ法によって形成されているため、前記基板101上に形成された前記パターン配線111上に、前記隔壁部104を形成し、前記半導体素子150を封止することが可能な構造になっている。すなわち、前記パターン配線111を、前記隔壁部104(前記シード層103)と前記基板101(前記絶縁層102)の間に形成することが可能になっている。このため、前記半導体素子150が封止された空間から、該半導体素子150が封止されている空間の外側にかけて、容易に配線を形成することが可能となっている。
この場合、前記パターン配線111と前記隔壁部104(前記シード層103)の間には、絶縁のための絶縁層107が形成されていることが好ましい。また、本実施例では、前記パターン配線111と前記基板101の間にも絶縁層102が形成されてパターン配線111の絶縁を確実にしている。
また、前記封止構造100Aによって封止される前記半導体素子150は、例えば、いわゆるMEMS素子よりなる。当該MEMS素子としては、例えば圧力センサ、加速度センサ、およびデジタル・マイクロミラー・デバイスや光スイッチなどの光機能素子などがあり、上記のMEMS素子は、真空状態や減圧状態、または不活性ガスで置換された雰囲気で用いられることが好ましく、素子は気密封止されて用いられることが好ましい。
また、前記半導体素子150は、MEMS素子以外の一般的な半導体素子であってもよい。例えば、前記半導体素子150は、メカニカルな駆動部などを有さない一般的な光機能素子であってもよい。当該光機能素子としては、例えば、光電変換素子(PD、CMOSなど)、発光素子(LEDなど)がある。上記の光機能素子は、光を受光または発光するため、光をさえぎるごみや汚れの付着防止のため、封止構造体により気密封止されて保護されることが好ましい。また、前記半導体素子150が光機能素子である場合、前記蓋部106は、所定の波長の光を透過させる特性を有する、いわゆるフィルタ機能を有するようにしてもよい。
また、前記半導体素子150は、前記基板101上に直接形成された素子であってもよく、別途半導体基板を用いて形成したものを前記基板101上に設置したものであってもよい。
また、前記基板101は、シリコン基板(シリコンウェハ)に限定されるものではなく、例えば、GaAsなどよりなる化合物半導体基板、セラミック材料などよりなる基板であってもよい。
また、前記半導体素子150に接続される配線の形状は、実施例1に記載した形状に限定されず、様々なパターンで形成することが可能である。
図2は、本発明の実施例2による半導体装置200を模式的に示した図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図2を参照するに、本実施例による半導体装置200は、前記基板101に相当する基板201上に、前記封止構造体100Aに相当する封止構造体200Aが形成され、前記半導体素子150を気密封止する構造になっている。
前記封止構造体200Aは、前記シード層103、前記隔壁部104、前記接合層105、および前記蓋部106にそれぞれ相当する、シード層203、隔壁部204、接合層205、および蓋部206より構成され、実施例1の場合と同様の材料・方法により構成され、実施例1の場合と同様の効果を奏する。
本実施例による半導体装置200では、以下に説明するように、前記半導体素子150に接続される配線の構造が実施例1の場合と異なっている。前記基板201には、該基板201を貫通するビアプラグ208が形成されている。前記ビアプラグ208の一端には、前記バンプ151を介して前記半導体素子150に接続されるパターン配線209が形成され、当該ビアプラグ208の反対側の一端には、パターン配線210が形成されている。
前記基板201の表面には、前記絶縁層102に相当する絶縁層202が形成されており、前記シード層203、前記ビアプラグ208、前記パターン配線209、210などの金属材料よりなる部分は、当該絶縁層202により、前記基板101より絶縁されている。
また、前記基板201の、前記半導体素子150が実装される側の反対側の面は、例えばソルダーレジスト層212で覆われ、当該ソルダーレジスト層212には、前記パターン配線210を露出させるための開口部が形成されている。
上記の半導体装置200では、前記ビアプラグ配線208が、前記基板201を貫通するように形成され、前記基板201の裏面に、前記半導体素子150と接続するための接続部(パターン配線210)が形成されている。このため、省スペースで半導体素子に接続する配線構造を形成することが可能であり、前記半導体装置200を小型化することが可能である。
図3は、本発明の実施例3による半導体装置300を模式的に示した図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図3を参照するに、本実施例による半導体装置300は、前記基板201に相当する基板301上に、前記封止構造体100Aに相当する封止構造体300Aが形成され、前記半導体素子150を気密封止する構造になっている。
前記封止構造体300Aは、前記シード層103、前記隔壁部104、前記接合層105、および前記蓋部106にそれぞれ相当する、シード層303、隔壁部304、接合層305、および蓋部306より構成され、実施例1の場合と同様の材料・方法により構成され、実施例1の場合と同様の効果を奏する。
本実施例による半導体装置300では、以下に説明するように、実施例1に記載した配線の構造と、実施例2に記載した配線の構造が、双方共に形成されている。例えば、前記基板301上に形成された絶縁層302上には、実施例1の前記パターン配線111、前記絶縁層107にそれぞれ相当する、パターン配線311、絶縁層307が形成されている。
また、前記基板301には、実施例2の前記ビアプラグ208、パターン配線209、210にそれぞれ相当する、ビアプラグ308、パターン配線309、310が形成されている。また、前記基板301の裏面を覆う、前記ソルダーレジスト層212に相当するソルダーレジスト層312が形成されている。
このように、前記半導体素子150に接続される配線構造(パターン配線、ビアプラグなど)は、必要に応じて様々に変形・変更して形成することが可能である。
次に、実施例1に記載した半導体装置100の製造方法の一例について、図4A〜図4Nに基づき、手順を追って説明する。なお、図1で先に説明した部分には同一の参照符号を付している。
まず、図4Aに示す工程において、シリコンよりなる基板101の表面(半導体チップが搭載される側)と裏面に、例えばSiO2などの無機材料か、またはエポキシ、ポリイイミドなどの有機材料よりなる絶縁層102を形成する。次に、前記表側の前記絶縁層102上に、半導体素子が接続されるパターン配線111を、例えばメッキ法により、パターニングして形成する。
次に、図4Bに示す工程において、パターン配線111上に、例えばSiO2などの無機材料か、またはエポキシ、ポリイイミドなどの有機材料よりなる絶縁層107をパターニングして形成する。
次に、図4Cに示す工程において、例えばCuよりなるシード層103を、例えば無電解メッキ法により、形成する。また、シード層103の形成方法は、無電解メッキ法に限定されず、例えばスパッタリング法、CVD法、などを用いても良い。
次に、図4Dに示す工程において、前記シード層103を覆うように形成された、例えばドライフィルムレジスト、または塗布されたレジスト膜をパターニングし、開口部110Aを有するレジストパターン110を形成する。
次に、図4Eに示す工程において、開口部110Aに、例えば電解メッキ法により、Cuよりなる隔壁部104を形成する。この場合、隔壁部104の高さは、レジストパターン110の高さより僅かに高く形成される。
次に、図4Fに示す工程において、隔壁部104をCMP(化学機械研磨)により研磨して、レジストパターン110と隔壁部104の高さを略同じにし、且つ隔壁部104上面を平坦化する。
次に、図4Gに示す工程において、シリコンよりなる接合層105を、例えばスパッタリング法により、前記レジストパターン110上と、該レジストパターン110より露出している隔壁部104上に形成する。
次に、図4Hに示す工程において、図4Dに示した工程と同様にして、例えばドライフィルムレジスト、または塗布されたレジスト膜をパターニングし、隔壁部104上に形成された接合層105を選択的に覆うように、レジストパターン112を形成する。
次に、図4Iに示す工程において、レジストパターン112で覆われていない接合層105をエッチングして接合層105のパターニングを行う。
次に、図4Jに示す工程において、レジストパターン112を除去(剥離)し、さらにレジストパターン112を除去することで露出する余剰なシード層103をエッチングにより除去する。
次に、図4Kに示す工程において、例えばMEMS素子などよりなる半導体素子150を、前記バンプ151により、前記パターン配線111に接続されるようにして設置する。
なお、半導体素子は、基板101上に直接形成されるようにしてもよい。この場合、基板101は、シリコンや化合物半導体などの半導体基板よりなり、前記半導体素子150は、図4Aに示した工程か、またはそれ以前の工程で、基板101上に形成されるが、これ以外の工程は図4Kの工程で半導体素子150が設置された場合と同様にすればよい。
次に、図4Lに示す工程において、平板状のガラスよりなる蓋部106を、前記接合層105上に設置し、陽極接合により接合して前記半導体素子150を気密封止する構造を形成する。この場合、陽極接合は、蓋部106と接合部105との間に高電圧を印加し、蓋部106と接合部105の温度を、例えば300〜350℃程度に昇温して行う。この場合、例えば蓋部106を陰極、接合層105を陽極とする。また、蓋部106を構成するガラスは、ホウケイ酸ガラスであると、陽極接合が容易となり、好ましい。
上記の陽極接合が行われると、接合層のシリコンと、蓋部のガラス中の酸素が結合し、接合力が良好で安定した接合が行われる。また、はんだのリフローなどと異なり、封止空間を汚染するようなガス、不純物などが殆ど発生することがない。
次に、図4Mに示す工程において、蓋部106をダイシングにより切断し、さらに図4Nに示す工程において、基板101をダイシングにより切断して、半導体装置100を個片化する。
上記に示す方法により、実施例1に示した半導体装置100を製造することができる。上記の製造工程においては、封止構造体により半導体素子が封止される封止空間が汚染される影響が抑制され、当該封止空間が清浄に保持される特長を有している。
また、封止構造体が、単純な構造である平板形状の蓋部と、メッキ法により形成される隔壁部の組み合わせで構成されるため、製造が容易であり、製造コストが抑制される。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明によれば、基板上で素子が封止される構造を有する半導体装置であって、単純な構造で、封止された空間の汚染が抑制されるよう構成されている半導体装置と、当該半導体装置を製造する製造方法を提供することが可能となる。
100,200,300 半導体装置
100A,200A,300A 封止構造体
101,201,301 基板
102,202,302 絶縁層
103,203,303 シード層
104,204,304 隔壁部
105,205,305 接合層
106,206,306 蓋部
150 半導体素子
151 バンプ
208,308 ビアプラグ
111,209,210,309,310,311 パターン配線
210,310 ソルダーレジスト層
100A,200A,300A 封止構造体
101,201,301 基板
102,202,302 絶縁層
103,203,303 シード層
104,204,304 隔壁部
105,205,305 接合層
106,206,306 蓋部
150 半導体素子
151 バンプ
208,308 ビアプラグ
111,209,210,309,310,311 パターン配線
210,310 ソルダーレジスト層
Claims (13)
- 基板と、
前記基板上の素子と、
前記素子を封止する封止構造体と、を有する半導体装置であって、
前記封止構造体は、
前記基板上にメッキ法により、前記素子を囲むように形成された金属材料よりなる隔壁と、該隔壁上に設置される蓋部とが、無機材料よりなる接合層を介して接合された構造を有することを特徴とする半導体装置。 - 前記接合層はシリコンまたはガラスよりなることを特徴とする請求項1記載の半導体装置。
- 前記接合層と前記蓋部とは、陽極接合により接合されていることを特徴とする請求項2記載の半導体装置。
- 前記素子は、MEMS素子よりなることを特徴とする請求項1乃至3のうち、いずれか1項記載の半導体装置。
- 前記素子は、光機能素子であることを特徴とする請求項1乃至3のうち、いずれか1項記載の半導体装置。
- 前記素子に接続される配線が、前記基板を貫通するように形成されていることを特徴とする請求項1乃至5のうち、いずれか1項記載の半導体装置。
- 前記素子に接続される配線が、前記隔壁と前記基板の間に形成されていることを特徴とする請求項1乃至5のうち、いずれか1項記載の半導体装置。
- 前記配線と前記基板の間、および前記配線と前記隔壁の間には、絶縁層が形成されていることを特徴とする請求項7記載の半導体装置。
- 基板上の素子が、封止構造体により封止された構造を有する半導体装置の製造方法であって、
前記基板上に、メッキ法により前記素子の搭載部または形成部を囲むように金属材料よりなる隔壁を形成する工程と、
前記隔壁上に無機材料よりなる接合層を形成する工程と、
蓋部を前記接合層と接合することで前記素子を封止する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記接合層はシリコンまたはガラスよりなることを特徴とする請求項9記載の半導体装置の製造方法。
- 前記接合層と前記蓋部とは、陽極接合により接合されることを特徴とする請求項10記載の半導体装置の製造方法。
- 前記素子は、MEMS素子よりなることを特徴とする請求項9乃至11のうち、いずれか1項記載の半導体装置の製造方法。
- 前記素子は、光機能素子であることを特徴とする請求項9乃至11のうち、いずれか1項記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005204795A JP2007027279A (ja) | 2005-07-13 | 2005-07-13 | 半導体装置および半導体装置の製造方法 |
EP06253441A EP1743868A3 (en) | 2005-07-13 | 2006-06-30 | Sealed semiconductor device with an inorganic bonding layer and method for manufacturing the semiconductor device |
US11/483,911 US7633150B2 (en) | 2005-07-13 | 2006-07-10 | Semiconductor device and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005204795A JP2007027279A (ja) | 2005-07-13 | 2005-07-13 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007027279A true JP2007027279A (ja) | 2007-02-01 |
Family
ID=37242020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005204795A Pending JP2007027279A (ja) | 2005-07-13 | 2005-07-13 | 半導体装置および半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7633150B2 (ja) |
EP (1) | EP1743868A3 (ja) |
JP (1) | JP2007027279A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008252065A (ja) * | 2007-03-02 | 2008-10-16 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
JP2008252052A (ja) * | 2007-03-05 | 2008-10-16 | Shinko Electric Ind Co Ltd | 照度検出部品及び照度検出装置 |
JP2008258322A (ja) * | 2007-04-03 | 2008-10-23 | Shinko Electric Ind Co Ltd | 基板及びその製造方法 |
JP2010087926A (ja) * | 2008-09-30 | 2010-04-15 | Kyocera Kinseki Corp | 電子部品用容器体および電子部品用容器体の製造方法 |
US7728283B2 (en) | 2007-03-05 | 2010-06-01 | Shinko Electric Industries Co., Ltd. | Illuminance detecting apparatus comprising a light shielding element containing openings for each detector element |
JP2013128113A (ja) * | 2011-12-19 | 2013-06-27 | Tong Hsing Electronic Industries Ltd | 半導体の気密封止パッケージ構造及びその製造方法 |
JP2019021921A (ja) * | 2017-07-13 | 2019-02-07 | 東莞市國瓷新材料科技有限公司 | パワー半導体cob用セラミックモジュール及びその調製方法 |
JP2019504179A (ja) * | 2016-12-07 | 2019-02-14 | 東莞市國瓷新材料科技有限公司 | 銅メッキボックスダムを有するセラミック封入基板の調製方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007007503A1 (de) * | 2007-02-15 | 2008-08-21 | Robert Bosch Gmbh | Bauelementanordnung |
GB0721193D0 (en) | 2007-10-29 | 2007-12-05 | Mian Omar | Improvements relating to clothing and accessories to clothing |
US20090194861A1 (en) * | 2008-02-04 | 2009-08-06 | Mathias Bonse | Hermetically-packaged devices, and methods for hermetically packaging at least one device at the wafer level |
US8349635B1 (en) * | 2008-05-20 | 2013-01-08 | Silicon Laboratories Inc. | Encapsulated MEMS device and method to form the same |
US9254532B2 (en) | 2009-12-30 | 2016-02-09 | Intel Corporation | Methods of fabricating low melting point solder reinforced sealant and structures formed thereby |
US8486744B2 (en) * | 2010-09-28 | 2013-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple bonding in wafer level packaging |
JP5636265B2 (ja) * | 2010-11-15 | 2014-12-03 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
EP2455332B1 (en) * | 2010-11-19 | 2014-02-12 | Imec | Method for producing temporary cap on a MEMS device |
US9018715B2 (en) | 2012-11-30 | 2015-04-28 | Silicon Laboratories Inc. | Gas-diffusion barriers for MEMS encapsulation |
EP3738922A1 (en) * | 2019-05-13 | 2020-11-18 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Hermetic optical component package having organic portion and inorganic portion |
CN113207244A (zh) * | 2020-02-03 | 2021-08-03 | 奥特斯奥地利科技与***技术有限公司 | 制造部件承载件的方法及部件承载件 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06283951A (ja) * | 1993-03-26 | 1994-10-07 | Citizen Watch Co Ltd | 水晶部品の製造方法 |
JPH06343017A (ja) * | 1993-04-09 | 1994-12-13 | Citizen Watch Co Ltd | 圧電振動子およびその製造方法 |
JP2005072593A (ja) * | 2003-08-27 | 2005-03-17 | Hewlett-Packard Development Co Lp | ダイキャリア |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US113296A (en) * | 1871-04-04 | Improvement in grain-scourers and separators | ||
US12169A (en) * | 1855-01-02 | Improvement in rakes | ||
JPS63261860A (ja) * | 1987-04-20 | 1988-10-28 | Sumitomo Electric Ind Ltd | 気密封止型半導体装置 |
JPH0513608A (ja) * | 1991-07-05 | 1993-01-22 | Fujitsu Ltd | 半導体装置 |
JP3646349B2 (ja) | 1995-05-17 | 2005-05-11 | 株式会社デンソー | 半導体装置の製造方法 |
JP3584635B2 (ja) * | 1996-10-04 | 2004-11-04 | 株式会社デンソー | 半導体装置及びその製造方法 |
EP0951068A1 (en) | 1998-04-17 | 1999-10-20 | Interuniversitair Micro-Elektronica Centrum Vzw | Method of fabrication of a microstructure having an inside cavity |
KR100396551B1 (ko) | 2001-02-03 | 2003-09-03 | 삼성전자주식회사 | 웨이퍼 레벨 허메틱 실링 방법 |
TW560018B (en) * | 2001-10-30 | 2003-11-01 | Asia Pacific Microsystems Inc | A wafer level packaged structure and method for manufacturing the same |
US7138293B2 (en) * | 2002-10-04 | 2006-11-21 | Dalsa Semiconductor Inc. | Wafer level packaging technique for microdevices |
JP2005019966A (ja) | 2003-06-06 | 2005-01-20 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
TWI275168B (en) | 2003-06-06 | 2007-03-01 | Sanyo Electric Co | Semiconductor device and method for making the same |
US7180173B2 (en) * | 2003-11-20 | 2007-02-20 | Taiwan Semiconductor Manufacturing Co. Ltd. | Heat spreader ball grid array (HSBGA) design for low-k integrated circuits (IC) |
US7291513B2 (en) * | 2003-12-15 | 2007-11-06 | Dalsa Semiconductor Inc. | Hermetic wafer-level packaging for MEMS devices with low-temperature metallurgy |
US7067355B2 (en) * | 2004-05-26 | 2006-06-27 | Hewlett-Packard Development Company, L.P. | Package having bond-sealed underbump |
US20060105493A1 (en) * | 2004-11-15 | 2006-05-18 | Osram Opto Semiconductors Gmbh | Encapsulation of organic devices |
-
2005
- 2005-07-13 JP JP2005204795A patent/JP2007027279A/ja active Pending
-
2006
- 2006-06-30 EP EP06253441A patent/EP1743868A3/en not_active Withdrawn
- 2006-07-10 US US11/483,911 patent/US7633150B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06283951A (ja) * | 1993-03-26 | 1994-10-07 | Citizen Watch Co Ltd | 水晶部品の製造方法 |
JPH06343017A (ja) * | 1993-04-09 | 1994-12-13 | Citizen Watch Co Ltd | 圧電振動子およびその製造方法 |
JP2005072593A (ja) * | 2003-08-27 | 2005-03-17 | Hewlett-Packard Development Co Lp | ダイキャリア |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008252065A (ja) * | 2007-03-02 | 2008-10-16 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
JP2008252052A (ja) * | 2007-03-05 | 2008-10-16 | Shinko Electric Ind Co Ltd | 照度検出部品及び照度検出装置 |
US7728283B2 (en) | 2007-03-05 | 2010-06-01 | Shinko Electric Industries Co., Ltd. | Illuminance detecting apparatus comprising a light shielding element containing openings for each detector element |
JP2008258322A (ja) * | 2007-04-03 | 2008-10-23 | Shinko Electric Ind Co Ltd | 基板及びその製造方法 |
JP2010087926A (ja) * | 2008-09-30 | 2010-04-15 | Kyocera Kinseki Corp | 電子部品用容器体および電子部品用容器体の製造方法 |
JP2013128113A (ja) * | 2011-12-19 | 2013-06-27 | Tong Hsing Electronic Industries Ltd | 半導体の気密封止パッケージ構造及びその製造方法 |
TWI480985B (zh) * | 2011-12-19 | 2015-04-11 | Tong Hsing Electronic Ind Ltd | 一種半導體氣密封裝結構及其製造方法 |
JP2019504179A (ja) * | 2016-12-07 | 2019-02-14 | 東莞市國瓷新材料科技有限公司 | 銅メッキボックスダムを有するセラミック封入基板の調製方法 |
JP2019021921A (ja) * | 2017-07-13 | 2019-02-07 | 東莞市國瓷新材料科技有限公司 | パワー半導体cob用セラミックモジュール及びその調製方法 |
Also Published As
Publication number | Publication date |
---|---|
US7633150B2 (en) | 2009-12-15 |
US20070013082A1 (en) | 2007-01-18 |
EP1743868A3 (en) | 2008-12-17 |
EP1743868A2 (en) | 2007-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007027279A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5026038B2 (ja) | 電子部品装置 | |
EP2910522B1 (en) | Method of fabrication of ai/ge bonding in a wafer packaging environment and a product produced therefrom | |
US8017435B2 (en) | Method for packaging electronic devices and integrated circuits | |
JP2008047914A (ja) | 低アスペクト比のウエハ貫通ホールを使用したウエハレベルのパッケージング方法 | |
US8686526B2 (en) | Semiconductor device and method of manufacturing the same | |
US7829993B2 (en) | Semiconductor apparatus | |
JP4539155B2 (ja) | センサシステムの製造方法 | |
JP2006247833A (ja) | Mems素子パッケージ及びその製造方法 | |
JP2007201260A (ja) | 封止構造体及び封止構造体の製造方法及び半導体装置及び半導体装置の製造方法 | |
KR20090115191A (ko) | 기능성 소자 패키지 및 그 제조 방법 | |
JP2008166381A (ja) | 半導体装置及びその製造方法 | |
US20100311209A1 (en) | Method o encapsulating a wafer level microdevice | |
JP2007214441A (ja) | 複合センサーパッケージ | |
JP2007242813A (ja) | 半導体装置及びその製造方法 | |
KR101470946B1 (ko) | 반도체칩의 밀폐형 패키지 및 공정 방법 | |
US20170272855A1 (en) | Simple to produce electric component and method for producing an electric component | |
JP5248179B2 (ja) | 電子装置の製造方法 | |
JP2005286028A (ja) | 固体撮像素子パッケージ、半導体パッケージ、カメラモジュール、及び固体撮像素子パッケージの製造方法 | |
JP2006201158A (ja) | センサ装置 | |
JP2006186357A (ja) | センサ装置及びその製造方法 | |
JP4837328B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR100872404B1 (ko) | 웨이퍼 본딩 패키징 방법 | |
JP2006126212A (ja) | センサ装置 | |
JP2006133236A (ja) | センサシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110419 |