JP2007023338A - 金属板パターン及び回路基板の形成方法 - Google Patents
金属板パターン及び回路基板の形成方法 Download PDFInfo
- Publication number
- JP2007023338A JP2007023338A JP2005207034A JP2005207034A JP2007023338A JP 2007023338 A JP2007023338 A JP 2007023338A JP 2005207034 A JP2005207034 A JP 2005207034A JP 2005207034 A JP2005207034 A JP 2005207034A JP 2007023338 A JP2007023338 A JP 2007023338A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- masking
- resist
- metal plate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F1/00—Etching metallic material by chemical means
- C23F1/02—Local etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0508—Flood exposure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/058—Additional resists used for the same purpose but in different areas, i.e. not stacked
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- ing And Chemical Polishing (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】金属のマスキングによって多段のエッチングを施し、高アスペクト比を持つ金属パターン、或いは回路基板を形成する。
【解決手段】銅板10の両面又は片面にレジスト12を塗布し、このレジスト12をパターニングしてレジストパターン12aを形成し、このレジストパターン12aを利用してスズめっき層14を形成し、このスズめっき層14をマスキングとして銅板10を選択ハーフエッチングし、ポジ型レジスト18の塗布、露光・現像して、スズめっき層14の下部のサイドエッチング部をポジ型レジスト18bで保護し、スズめっき層14及び保護レジスト層18bをマスキングとして再度ハーフエッチングを施す。この工程を繰り返し、最終的にマスキングとして使用したレジスト18b及びスズめっき層14を除去して金属パターンを得る。
【選択図】 図1
【解決手段】銅板10の両面又は片面にレジスト12を塗布し、このレジスト12をパターニングしてレジストパターン12aを形成し、このレジストパターン12aを利用してスズめっき層14を形成し、このスズめっき層14をマスキングとして銅板10を選択ハーフエッチングし、ポジ型レジスト18の塗布、露光・現像して、スズめっき層14の下部のサイドエッチング部をポジ型レジスト18bで保護し、スズめっき層14及び保護レジスト層18bをマスキングとして再度ハーフエッチングを施す。この工程を繰り返し、最終的にマスキングとして使用したレジスト18b及びスズめっき層14を除去して金属パターンを得る。
【選択図】 図1
Description
本発明はリードフレーム、メタルマスク金属メッシュ等の金属板パターンや、或いはプリント回路基板上の配線パターンを形成する方法に関し、更に詳しくは、セミアディティブ法によるパターン形成技術を利用して金属板からリードフレーム、メタルマスク金属メッシュ等のアスペクト比が高く且つ微細な金属板パターンを形成する方法、或いはプリント回路基板を製造するにあたり、絶縁基板上に微細な配線パターンを形成する方法に関する。
プリント回路基板を製造する場合において、サブトラクティブ法は安価で簡便な方法であり、従来から最も広く使用されている。その半面、近年における半導体装置や各種の電子機器の高密度化、微細化に伴って、回路基板におけるより微細な導体パターンを得るという点では、不利な面もある。
金属パターンの形成方法においては、エッチングを被エッチング層の厚さに対して一定深さの部位まで行って一旦中止し、最初のエッチングにより生じたサイドエッチング部に耐エッチング層を被覆した後、再度エッチングを行う方法が提案されている。
上述のように、高アスペクト比を得るために金属のエッチングを複数の段階にて行う従来技術として次のようなものがある。
(1)被エッチング層にマスキングとしてドライ・フィルム・レジスト(DFR)を塗布し、DFRを露光・現像してパターニングした後、被エッチング層のエッチング(ハーフエッチング)を行い、このエッチングにより生じたサイドエッチング部を耐エッチング保護し、再度エッチングを行うことにより、高密度なパターンを形成する(例えば、特開平1−188700号公報、特開平1−290289号公報)。この場合において、サイドエッチング部の耐エッチング保護層として、ポジ型の感光性レジストを使用すること(例えば、特開平10−229153号公報)、電着レジストを使用すること(例えば、特開2004−204251号公報)が提案されている。
(1)被エッチング層にマスキングとしてドライ・フィルム・レジスト(DFR)を塗布し、DFRを露光・現像してパターニングした後、被エッチング層のエッチング(ハーフエッチング)を行い、このエッチングにより生じたサイドエッチング部を耐エッチング保護し、再度エッチングを行うことにより、高密度なパターンを形成する(例えば、特開平1−188700号公報、特開平1−290289号公報)。この場合において、サイドエッチング部の耐エッチング保護層として、ポジ型の感光性レジストを使用すること(例えば、特開平10−229153号公報)、電着レジストを使用すること(例えば、特開2004−204251号公報)が提案されている。
ただし、この従来技術によると、サイドエッチング部の耐エッチング保護層を形成する際にDFRの遮光性が不十分なためDFR下のポジ型レジストが現像工程で溶解してDFRとの間に隙間が生じ、耐エッチング保護層として機能しなくなる問題がある。また、ポジ型レジストの現像時にDFRが現像液により溶解(膨潤)剥離してしまう、あるいは、現像液の水圧でDFRが変形することによりDFRの密着力が低下し、剥離してしまいマスキングとして機能しなくなる問題がある。
(2)上記のように被エッチング層にマスキングとしてDFRをラミネートしパターニングした後に、このDFRの遮光性を高めるために、DFR上に遮光層としトナー層を形成した上で、同様の複数段階のエッチングを行なうこと(例えば、特開2005−026646号公報)が提案されている。この場合においても、同様に、ポジ型レジストの現像時にDFRが現像液により溶解(膨潤)剥離してしまう、あるいは、現像液の水圧でDFRが変形することによりDFRの密着力が低下し、剥離してしまう問題がある。
(3)また、(2)と同様に、DFRの遮光性を高めるために被エッチング層とDFRの間に薄い金属層(銀)を形成した上で、同様の複数段階のエッチングを行なうこと(例えば、特開2005−026645号公報)が提案されている。この場合においても、同様に、ポジ型レジストの現像時にDFRが現像液により溶解(膨潤)剥離してしまい、現像液の水圧で薄い金属層が変形、破損して、マスキングとして機能しなくなる問題がある。
そこで、本発明では、前記従来技術の(1)の遮光性不足並びに(1)、(2)及び(3)の多段エッチング法におけるドライ・フィルム・レジスト(DFR)の剥離等の問題を解消した、多段エッチングによる高アスペクト比を持った金属板パターン及び回路基板上の導体パターンを形成する方法を提供することを課題とする。
上記の課題を達成するために、本発明によれば、金属板の両面又は片面上にレジストを塗布し、該レジストをパターニングしてレジストパターンを形成する工程と、該レジストパターンのマスキングされていない箇所に前記金属板と異種の金属からなる金属層をパターンめっきにより形成する工程と、該レジストを除去する工程と、該金属めっき層を第1マスキングとして、前記金属板にハーフエッチングを施す工程と、前記第1マスキング上からハーフエッチングを施した面にポジ型レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部に形成されたサイドエッチング層にポジ型レジストを第2マスキングとして形成する工程と、前記第1マスキング及び第2マスキングを介して前記金属板に再度ハーフエッチングを施す工程と、前記第1マスキング及び第2マスキングを除去する工程と、からなることを特徴とする、金属板パターン形成方法が提供される。
また、本発明によると、絶縁基材の両面又は片面に形成した金属箔上にレジストを塗布し、該レジストをパターニングしてレジストパターンを形成する工程と、該レジストパターンのマスキングされていない箇所に前記金属箔と異種の金属からなる金属層をパターンめっきにより形成する工程と、該レジストを除去する工程と、該金属めっき層を第1マスキングとして、前記金属箔にハーフエッチングを施す工程と、前記第1マスキング上からハーフエッチングを施した面にポジ型レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部に形成されたサイドエッチング層にポジ型レジストを第2マスキングとして形成する工程と、前記第1マスキング及び第2マスキングを介して前記金属箔に再度ハーフエッチングを施す工程と、前記第1マスキング及び第2マスキングを除去する工程と、からなることを特徴とする、回路基板の形成方法が提供される。
上記の場合において、前記ポジ型レジストの塗布、露光、現像し、該第1マスキング下部のサイドエッチング層にポジ型レジストを形成する工程と、前記第1マスキング及び第2マスキングを介して前記金属板又は金属箔に再度ハーフエッチングを施す工程と、を繰り返し行うことを特徴とする。
また、金属板又は金属箔は使用するエッチング液により溶解可能な銅、鉄、又は鉄−ニッケル合金であり、前記金属めっき層は該エッチング液には溶解しないスズめっき層、はんだめっき層、銀めっき層、又は金めっき層であることを特徴とする。
また、金属板又は金属箔上に塗布するレジストは、ドライ・フィルム・レジストであり、前記ポジ型レジストは、液状ポジ型レジスト又は電着ポジ型レジストであることを特徴とする。
更に、上記の形成方法により作製した金属板パターンと前記金属板とは同種又は異種の金属とを電解液に浸漬する工程と、該電解液中の該金属板パターンを正極とし、該同種又は異種の金属を負極とし、両極間に電圧を印加して該金属板パターンの表面に存在する突出物を優先的に溶出させて電解研磨する工程と、からなることを特徴とする金属板パターンの形成方法が提供される。
更に、上記の形成方法により作製した回路基板と該回路基板のパターン金属と同種又は異種の金属とを電解液に浸漬する工程と、該電解液中の回路基板を正極とし、該同種又は異種の金属を負極とし、両極間に電圧を印加して該回路基板の表面に存在する突出物を優先的に溶出させて電解研磨する工程と、からなることを特徴とする回路基板の形成方法が提供される。
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
図1及び図2はセミアディティブ法による本発明の第1実施形態に係る金属板パターン、例えばリードフレームを形成する方法を各工程毎に示すものである。この第1実施形態では、金属板の片面から多段エッチングを施すことにより金属板パターンを形成するものである。
先ず第1工程では、金属基材としての銅からなる金属板10の一方の面の全面に、ラミネート状のドライ・フィルム・レジスト(DFR)12を塗布し、第2工程において、所定のマスクパターン(図示せず)にて露光し且つ現像することによりレジストのパターニングを行う。
第3工程では、パターニングされたDFR12aをマスキングとして、DFR12aの開口部に、スズめっき層14を形成する。この場合は、金属板10を一方の電極として電解めっきによりスズめっき層14を形成する。第4工程では、周知の方法によりDFR12aを剥離し、金属板10上にスズめっきのパターン14が残るようにする。
第5工程では、スズめっきのパターン14をマスキングとして金属板10に向けてエッチング液を吹き付けることにより、ハーフエッチングないし選択的なエッチングを施す。このハーフエッチングでは、スズめっきのパターンを第1マスキングとするエッチング液通過部分の下側の金属板10の周辺領域がエッチング液により溶解される。そして、金属板10の溶解領域は、金属板10の下面には達することはない。一方で、マスキング下部の側部10bもエッチングされ、いわゆるサイドエッチングが行われる。したがって、第1回目のハーフエッチングでは、金属板10の溶解する領域が所定範囲内となるように、ハーフエッチングの条件(エッチング時間等)を調整する。
これにより、図示のように、金属板10の第1マスキングパターン14に近接する上部においては、金属板10の溶解した部分が第1マスキングパターン14のエッチング液通過部分の幅(d)より金属板10の内側へ若干食い込んでいて、溶解された部分の幅(e)が第1マスキングパターン幅(d)より大きく、サイドエッチング部10bが形成される。半面、金属板10のエッチングにより溶解された溝の部分は金属板10の下面にまで達することはなく断面形状が全体として丸みを帯びていて略U字形状の溝10aとなる。
次に、第6工程では、前工程でハーフエッチングを施した部分を含む全面にポジ型液状レジスト18を塗布する。この場合に、ポジ型液状レジスト18はスズめっきパターン層14上、スズめっきパターン層14の側面上、エッチングにより溶解した金属板10の略U字形状の溝10aの底部及びサイドエッチング部10b上に渡って塗布される。
次に、第7工程では、ポジ型液状レジスト18の上面から平行な紫外線19を照射して露光する。ここで、露光に使用する紫外線19は、この金属板10上のマスキングの面に対して直交する方向に照射する平行光であることが望ましいが、ポジ型液状レジスト18内への光線の届く範囲が深い場合は、必ずしも平行光である必要はない。
この露光工程により、ポジ型液状レジスト18の光に露光された部分、即ち、ポジ型液状レジスト18のスズめっきパターン層14上の部分18a、スズめっきパターン層14の側面上の部分、略U字形状の溝10aの底部上にある領域部分18cが露光される。換言すると、スズめっきパターン層14の下側の領域であって、前工程であるハーフエッチングの際に、マスクパターンの幅(d)より金属板10の内側へ若干食い込んで溶解されたサイドエッチング部10b上の領域18bは、露光されないので残ることとなる。
なお、ポジ型レジスト18の形成方法としては、液状レジスト18を塗布することに代えて、金属の存在している部分のみにレジストを付着させるポジ型電着(Electro Deposition)によってもよい。
次に、第8工程では、可溶出部の液状レジスト18a、18cを現像して除去し、硬化されたサイドエッチング部10b上のレジスト18bのみをそのまま残す。このようにして、被エッチング層である金属板10のサイドエッチング部10bが次回のエッチングの影響を受けないように保護される。
第9工程では、スズめっきパターン層14及び前記サイドエッチング部の表面を保護されているレジスト18bの部分よりなる第2マスキングが形成した金属板10に向けてエッチング液を吹き付けることにより、第2次のハーフエッチングないし選択的なエッチングを施す。この第2回目のハーフエッチング工程では、第1マスキング及び第2マスキングで保護されていない金属板の10a部がエッチングされ、断面が略円形の溝21が形成される。この溝21の幅(f)はスズめっき層14のマスクパターン幅(d)より大きいものとなる。
次に、図2により第1実施形態の第10工程以下の工程について説明する。まず、第10工程において、前工程で第2回目のハーフエッチングを施した部分を含む全面にポジ型液状レジスト18を再度塗布する。
次に第11工程において、ポジ型液状レジスト18の上面から平行な紫外線19を照射して露光した後、現像する。ここで、前述の第7工程の場合と同様、露光に使用する紫外線19は、この金属板10上のマスキングの面に対して直交する方向に照射する平行光であることが望ましいが、ポジ型液状レジスト18内への光線の届く範囲が深い場合は、必ずしも平行光である必要はない。
次に第11工程において、ポジ型液状レジスト18の上面から平行な紫外線19を照射して露光した後、現像する。ここで、前述の第7工程の場合と同様、露光に使用する紫外線19は、この金属板10上のマスキングの面に対して直交する方向に照射する平行光であることが望ましいが、ポジ型液状レジスト18内への光線の届く範囲が深い場合は、必ずしも平行光である必要はない。
この露光工程により、ポジ型液状レジスト18の光に露光された部分、即ち、ポジ型液状レジスト18のスズめっきパターン層14上の部分18a、スズめっきパターン層14の側面上の部分、略U字形状の溝21の底部上にある領域部分18cが露光される。換言すると、第1回目のハーフエッチングの場合と同様スズめっきパターン層14の下側の領域であって、マスクパターンの幅(d)より金属板10の内側へ若干食い込んで溶解されたサイドエッチング部10b上の領域18bは、露光されないまま残ることとなる。
次に第12工程では、溶解するようになったポジ型液状レジスト18a、18cを除去し、硬化したレジスト18bのみを残した後、第13工程で、第3回目のハーフエッチングを行う。
次に第12工程では、溶解するようになったポジ型液状レジスト18a、18cを除去し、硬化したレジスト18bのみを残した後、第13工程で、第3回目のハーフエッチングを行う。
以下必要に応じて、前述の第10工程から第13工程まで工程を所要回数繰り返す(第14工程)。そして、最後の第15工程で、残存するポジ型液状レジスト18bを除去し、且つスズめっき層14もエッチング等により除去する。
これにより、最終的に、導体パターンであるリードフレームのリード20の断面形状において上面と下面との幅寸法の差が小さな、即ち高アスペクト比のリードないし金属板パターン20を得ることができる。これにより、リードフレーレのリードの微細化を達成することができる。
図3〜図5はセミアディティブ法を用いた本発明の第2実施形態に係る金属板パターン、例えばリードフレーム又は金属メッシュを形成する方法を各工程毎に示すものである。この第2実施形態では、金属板の両面から多段エッチングを施すことにより金属板パターンを形成するものである。
この第2実施形態では、金属板の両面から同時に処理する点を除き、基本的には、金属板の片面のみから処理する第1実施形態に準ずる。即ち、第1工程では、金属基材としての銅からなる金属板10の上下両面から全面に、ラミネート状のドライ・フィルム・レジスト(DFR)12を塗布し、第2工程において、所定のマスクパターンにて露光し且つ現像することによりレジストのパターニングを行う。
第3工程では、金属板10の上下両面に同様に、パターニングされたDFR12aをマスキングとして、DFR16の開口部に、スズめっき層14を形成する。第4工程では、周知の方法により、DFR12aを剥離し、金属板10上にスズめっき層14が残るようにする。第5工程では、スズめっきパターン14を第1マスキングとして金属板10の両面に向けて同時にエッチング液を吹き付けることにより、各面についてそれぞれハーフエッチングないし選択的なエッチングを施す。これにより、金属板10の両面には、エッチングにより溶解された溝の部分は断面形状が全体として丸みを帯びていて略U字形状の溝10aとなる。
次に、第6工程では、前工程でハーフエッチングを施した部分を含む金属板10の両面の全面にポジ型液状レジスト18を塗布する。次に、第7工程では、金属板10の両面のポジ型液状レジスト18の上面から平行な紫外線19を照射して露光する。
次に、第8工程では、可溶出部の液状レジスト18a、18cを除去し、硬化されたサイドエッチング部10b上のレジスト18bのみをそのまま残す。第9工程では、残存しているスズめっきパターン層14及び前記サイドエッチング部の表面を保護しているレジスト18bの部分を第2マスキングとしてエッチング液を吹き付けることにより、第2次のハーフエッチングないし選択的なエッチングを施す。
第10工程において、金属板10の両面の全面に再度ポジ型液状レジスト18を塗布する。次に第11工程において、金属板の両面からポジ型液状レジスト18に平行な紫外線19を照射して露光する。
次に第12工程では、溶解するようになったポジ型液状レジスト18a、18cを現像して除去し、第13工程で、第3回目のハーフエッチングを行う。
以下必要に応じて、前述の第10工程から第13工程まで工程を所要回数繰り返す(第14工程)。そして、最後の第15工程で、残存するポジ型液状レジスト18bを除去し、且つスズめっき層14を選択エッチングにより除去する。
これにより、最終的に、アスペクト比の高いリードないし金属パターン20を得ることができる。また、第2実施形態では、金属板10の両面から多段エッチングを施しているので、より一層アスペクト比の高い金属パターンの形成が可能となり、また、金属板の両面から多段エッチングを施すことにより、より短時間で金属パターンを形成することが可能となる。
次に、図6及び図7は本発明の第3実施形態であって、回路基板上の配線パターンを形成する方法を各工程毎に示すものである。この第3実施形態では、両面銅張樹脂板の片面から多段エッチングを施すことにより回路基板を形成するものであるが、配線パターンの形成方法自体は前述の第1実施形態に係る金属板パターンを形成する方法に準ずるものである。
先ず第1工程では、絶縁基材31の両面に銅箔32が張り付けられた両面銅張樹脂板30の一方の面の全面に、ラミネート状のドライ・フィルム・レジスト(DFR)12を塗布し、第2工程において、所定のマスクパターン(図示せず)にて露光し且つ現像することによりレジストのパターニングを行う。
第3工程では、パターニングされたDFR12aをマスキングとして、DFR12aの開口部に、スズめっき層14を形成する。この場合は、銅箔32を一方の電極として電解めっきによりスズめっき層14を形成する。第4工程では、周知の方法によりDFR12aを剥離し、銅箔32上にスズめっきパターン14が残るようにする。
第5工程では、スズめっきパターン14を第1マスキングとして銅箔32に向けてエッチング液を吹き付けることにより、ハーフエッチングないし選択的なエッチングを施す。このハーフエッチングでは、スズめっきパターン14を第1マスキングのエッチング液通過部分の下側の銅箔32の周辺領域が溶解される。そして、銅箔32の溶解領域は、銅箔32の下面には達することなく、一方でマスキング下部の側部もエッチングされ、いわゆるサイドエッチングが行われる。したがって、銅箔32の溶解する領域が所定範囲内となるように、ハーフエッチングの条件(エッチング時間等)を調整する。
これにより、図示のように、銅箔32の第1マスキングパターン14に近接する上部においては、サイドエッチング部10bが形成され、半面、溶解された溝の部分は断面形状が全体として丸みを帯びていて略U字形状の溝10aとなる。
次に、第6工程では、前工程でハーフエッチングを施した部分を含む全面にポジ型液状レジスト18を塗布する。この場合に、ポジ型液状レジスト18はスズめっきパターン層14上、スズめっきパターン層14の側面上、エッチングにより溶解した銅箔32の略U字形状の溝10aの底部及びサイドエッチング部10b上に渡って塗布される。
次に、第7工程では、ポジ型液状レジスト18の上面から平行な紫外線19を照射して露光する。
次に、第8工程では、可溶出部の液状レジスト18a、18cを現像して除去し、硬化されたサイドエッチング部10b上のレジスト18bのみをそのまま残す。第9工程では、残存しているスズめっきパターン層14及び前記サイドエッチング部の表面を保護しているレジスト18bの部分を第2マスキングとしてエッチング液を吹き付けることにより、第2次のハーフエッチングないし選択的なエッチングを施す。第10工程において、前工程で第2次のハーフエッチングを施した部分を含む全面に再度ポジ型液状レジスト18を塗布する。次に第11工程において、ポジ型液状レジスト18の上面から平行な紫外線19を照射して露光する。
次に第12工程では、溶出するようになったポジ型液状レジスト18a、18cを現像して除去し、第13工程で、第3回目のハーフエッチングを行う。
以下必要に応じて、前述の第10工程から第13工程まで工程を所要回数繰り返す(第14工程)。そして、最後の第15工程で、ポジ型液状レジスト18bを除去し、且つスズめっき層14を選択エッチングにより除去する。
これにより、最終的に、アスペクト比の高い配線パターン20を有する回路基板を形成することができる。
図8〜図10は本発明の第4実施形態に係る回路基板における導体パターンの形成方法を各工程毎に示すものである。この第4実施形態では、両面銅張樹脂板の両面から多段エッチングを施すことにより回路基板を形成するものである。回路基板を形成する点は前述の第3実施形態に準ずるものであり、かつ両面から同時に処理する点においては前述の第2実施形態に準ずるものであるので詳細な説明は省略する。
この第4実施形態によれば、最終的に、アスペクト比の高い配線パターンを有する回路基板を形成することができる。なお、この第4実施形態において、樹脂基板31の上下両面に同一の配線パターンを有する場合について説明したが、回路基板の種類により、樹脂基板31の上下各面を別個の配線パターンとし、各配線パターンを同時進行で形成することも可能である。
なお、上述の第1〜第4の各実施形態において、リードフレームを形成する場合、或いは、絶縁基板上に配線パターンを形成する場合の各々において、金属パターンの材質、厚み、ピッチ、パターン間距離、その他種々の条件下におけるエッチング液の種類、エッチング時間等の各パラメーターを調整する必要があることはいうまでもない。
また、エッチングを施す基材として、金属板が銅である場合(第1及び第2実施形態)、或いは樹脂基板上の銅が張り付けられている場合(第3及び第4実施形態)について説明したが、金属の基材として銅の他に、鉄、鉄−ニッケル合金等の場合についても適用することができる。
また、上記の金属基板を選択的にエッチングするためのマスキングとして用いる遮光層は当該基材である銅をエッチング液にて溶解する際に、当該エッチング液では溶解しない金属としてスズめっきを用いる場合について説明したが、基材である金属(例えば、銅、鉄、鉄−ニッケル合金)をエッチングにより溶解させる際にマスキングとして溶解しなければスズ以外の金属、例えば、はんだめっき、銀めっき、或いは金めっき等を使用することもできる。これらは基材金属の種類や価格等の観点から適宜選択することができる。
図11〜図13は上記第1〜第4の各実施形態において、複数回エッチングを行って形成した高アスペクト比をもった金属板パターンや配線パターンに突起が残存するのを解消して平坦化するための方法を示すものである。金属パターンの隔壁を正電極とし、この金属隔壁と同種の金属を対極として両者を電解液に浸漬する。そして、両極間に電圧を印加すると、正極である金属隔壁の凸部に電界が集中して、その箇所から優先的に溶出が生じる為、金属パターンの隔壁面を平坦にすること可能となる。このような電解研磨の進行過程を次に説明する。
まず、図11は上記各実施形態において、複数回のエッチングを施してサイドエッチング層を保護していたポジ型レジストを除去した後、スズめっきパターン14は未だ残存している状態を示すものである。複数回のエッチングにより金属パターン20の隔壁面には凸部20aが残存している。
次に、図12において、金属パターン20の隔壁面の一部分を拡大して示すものであるが、前述のように、金属パターン20の隔壁を正電極とし、この金属隔壁(例えば銅)と同種の金属(例えば銅)を陰極として電解液に浸漬し、両極間に電圧を印加して正極を溶出していく過程である。電界は金属隔壁の凸部20aに集中する結果、隔壁側面の凸部20aが優先的に電解液中に溶出する。これにより、図12(a)〜図12(c)のように電解研磨が進行する過程で金属隔壁の平坦度が漸次増すこととなる。そして、最終的にスズめっき層14を除去した状態では、図13に示すように、平坦度の高い隔壁20bをもった金属パターン20とすることができる。
なお、図11〜図13の電解研磨において、正極である金属板パターン又は配線パターンの対極として使用する金属を、金属板パターン又は配線パターンと同種の金属としたが、異なる金属を用いて負極とし、両者の電解液に浸漬して、両極間に電圧を印加して、電解研磨を行うことも可能である。この場合においても、金属板パターン又は配線パターンの隔壁の凸部に電界が集中し、凸部が優先的に電解液中に溶出されるため、金属隔壁の平坦化が進行する。
以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。
以上説明したように、本発明によれば、金属板パターン又は回路基板における配線パターンのピッチを狭くすることができる。また、金属板パターン又は配線パターンの上部の幅を確保することができ、上部付近のパターン幅と下部付近のパターン幅との差を小さくしてアスペクト比を高くすることができる。
ポジ型レジストの遮光層として適度な厚みを有する金属マスクを使用しているため、DFRを用いた従来例において、不十分な遮光性からサイドエッチング部の耐エッチング保護層を形成する際にDFR下のポジ型レジストが現像工程で溶解してDFRとの間に隙間が生じ、耐エッチング保護層として機能しなくなったり、また、ポジ型レジストの現像時にDFRが現像液により溶解(膨潤)剥離してしまう、あるいは、現像液の水圧でDFRが変形することによりDFRの密着力が低下し、剥離してしまうことによりマスキングとして機能しなくなる問題がなくなった。
10 金属(銅)板
12 ドライ・フィルム・レジスト(DFR)
14 スズめっき層
18 ポジ型液状レジスト
20 リードフレーム(金属パターン)
20a 凸部
20b 平坦度を増した隔壁面
30 両面銅張樹脂基板
31 樹脂基板
32 金属(銅)箔
12 ドライ・フィルム・レジスト(DFR)
14 スズめっき層
18 ポジ型液状レジスト
20 リードフレーム(金属パターン)
20a 凸部
20b 平坦度を増した隔壁面
30 両面銅張樹脂基板
31 樹脂基板
32 金属(銅)箔
Claims (12)
- 金属板の両面又は片面上にレジストを塗布し、該レジストをパターニングしてレジストパターンを形成する工程と、
該レジストパターンのマスキングされていない箇所に前記金属板と異種の金属からなる金属層をパターンめっきにより形成する工程と、
該レジストを除去する工程と、
該金属めっき層を第1マスキングとして、前記金属板にハーフエッチングを施す工程と、
前記第1マスキング上からハーフエッチングを施した面にポジ型レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部に形成されたサイドエッチング層にポジ型レジストを第2マスキングとして形成する工程と、
前記第1マスキング及び第2マスキングを介して前記金属板に再度ハーフエッチングを施す工程と、
前記第1マスキング及び第2マスキングを除去する工程と、
からなることを特徴とする、金属板パターン形成方法。 - 前記ポジ型レジストの塗布、露光、現像し、該第1マスキング下部のサイドエッチング層にポジ型レジストを形成する工程と、前記第1マスキング及び第2マスキングを介して前記金属板に再度ハーフエッチングを施す工程と、を繰り返し行うことを特徴とする請求項1に記載の金属板パターン形成方法。
- 金属板は使用するエッチング液により溶解可能な銅、鉄、又は鉄−ニッケル合金であり、前記金属めっき層は該エッチング液には溶解しないスズめっき層、はんだめっき層、銀めっき層、又は金めっき層であることを特徴とする請求項1又は2に記載の金属板パターン形成方法。
- 金属板上に塗布するレジストは、ドライ・フィルム・レジストであり、前記ポジ型レジストは、液状ポジ型レジスト又は電着ポジ型レジストであることを特徴とする請求項1〜3のいずれか1項に記載の金属板パターン形成方法。
- 絶縁基材の両面又は片面に形成した金属箔上にレジストを塗布し、該レジストをパターニングしてレジストパターンを形成する工程と、
該レジストパターンのマスキングされていない箇所に前記金属箔と異種の金属からなる金属層をパターンめっきにより形成する工程と、
該レジストを除去する工程と、
該金属めっき層を第1マスキングとして、前記金属箔にハーフエッチングを施す工程と、
前記第1マスキング上からハーフエッチングを施した面にポジ型レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部に形成されたサイドエッチング層にポジ型レジストを第2マスキングとして形成する工程と、
前記第1マスキング及び第2マスキングを介して前記金属箔に再度ハーフエッチングを施す工程と、
前記第1マスキング及び第2マスキングを除去する工程と、
からなることを特徴とする、回路基板の形成方法。 - 前記ポジ型レジストの塗布、露光、現像し、該第1マスキング下部のポジ型レジストを保護する工程と、前記第1マスキング及び第2マスキングを介して前記金属箔に再度ハーフエッチングを施す工程と、を繰り返し行うことを特徴とする請求項5に記載の回路基板の形成方法。
- 金属箔は使用するエッチング液により溶解可能な銅、鉄、又は鉄−ニッケル合金であり、前記金属めっき層は該エッチング液には溶解しないスズめっき層、はんだめっき層、銀めっき層、又は金めっき層であることを特徴とする請求項5又は6に記載の回路基板の形成方法。
- 金属箔上に塗布するレジストは、ドライ・フィルム・レジストであり、前記ポジ型レジストは、液状ポジ型レジスト又は電着ポジ型レジストであることを特徴とする請求項5〜7のいずれか1項に記載の回路基板の形成方法。
- 請求項1〜3のいずれか1項に記載した形成方法により作製した金属板パターンと前記金属板とは異なる金属とを電解液に浸漬する工程と、該電解液中の該金属板パターンを正極とし、該金属板とは異なる金属を負極とし、両極間に電圧を印加して該金属板パターンの表面に存在する突出物を優先的に溶出させて電解研磨する工程と、からなることを特徴とする金属板パターンの形成方法。
- 請求項1〜3のいずれか1項に記載した形成方法により作製した金属板パターンと前記金属板と同種の金属とを電解液に浸漬する工程と、該電解液中の該金属板パターンを正極とし、該金属板と同種の金属を負極とし、両極間に電圧を印加して該金属板パターンの表面に存在する突出物を優先的に溶出させて電解研磨する工程と、からなることを特徴とする金属板パターンの形成方法。
- 請求項5〜7のいずれか1項に記載した形成方法により作製した回路基板と金属とを電解液に浸漬する工程と、該電解液中の回路基板を正極とし、該金属を負極とし、両極間に電圧を印加して該回路基板の表面に存在する突出物を優先的に溶出させて電解研磨する工程と、からなることを特徴とする回路基板の形成方法。
- 請求項5〜7のいずれか1項に記載した形成方法により作製した回路基板と該回路基板を形成する前記金属箔と同種の金属を電解液に浸漬する工程と、該電解液中の回路基板を正極とし、該同種の金属を負極とし、両極間に電圧を印加して該回路基板の表面に存在する突出物を優先的に溶出させて電解研磨する工程と、からなることを特徴とする回路基板の形成方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005207034A JP2007023338A (ja) | 2005-07-15 | 2005-07-15 | 金属板パターン及び回路基板の形成方法 |
US11/486,820 US20070017090A1 (en) | 2005-07-15 | 2006-07-13 | Method of forming metal plate pattern and circuit board |
TW095125683A TW200727752A (en) | 2005-07-15 | 2006-07-13 | Method of forming metal plate pattern and circuit board |
CN200610125710.2A CN1942057A (zh) | 2005-07-15 | 2006-07-14 | 形成金属板图形以及电路板的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005207034A JP2007023338A (ja) | 2005-07-15 | 2005-07-15 | 金属板パターン及び回路基板の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007023338A true JP2007023338A (ja) | 2007-02-01 |
Family
ID=37677731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005207034A Pending JP2007023338A (ja) | 2005-07-15 | 2005-07-15 | 金属板パターン及び回路基板の形成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20070017090A1 (ja) |
JP (1) | JP2007023338A (ja) |
CN (1) | CN1942057A (ja) |
TW (1) | TW200727752A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010036051A2 (en) * | 2008-09-25 | 2010-04-01 | Lg Innotek Co., Ltd. | Structure and manufacture method for multi-row lead frame and semiconductor package |
JP2010521587A (ja) * | 2007-03-13 | 2010-06-24 | テッセラ,インコーポレイテッド | 微細ピッチのマイクロ接点及びその成形方法 |
KR101036354B1 (ko) * | 2008-09-25 | 2011-05-23 | 엘지이노텍 주식회사 | 다열 리드프레임 및 반도체 칩 패키지 및 그 제조방법 |
KR101041004B1 (ko) | 2008-10-22 | 2011-06-16 | 엘지이노텍 주식회사 | 다열형 리드리스 프레임 및 반도체 패키지의 제조방법 |
KR101139971B1 (ko) * | 2008-10-14 | 2012-04-30 | 엘지이노텍 주식회사 | 능동소자 매립형 리드 프레임 및 반도체 패키지 및 그의 제조방법 |
US8531039B2 (en) | 2003-12-30 | 2013-09-10 | Tessera, Inc. | Micro pin grid array with pin motion isolation |
US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
US8604348B2 (en) | 2003-10-06 | 2013-12-10 | Tessera, Inc. | Method of making a connection component with posts and pads |
US8723318B2 (en) | 2010-07-08 | 2014-05-13 | Tessera, Inc. | Microelectronic packages with dual or multiple-etched flip-chip connectors |
US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
US8884448B2 (en) | 2007-09-28 | 2014-11-11 | Tessera, Inc. | Flip chip interconnection with double post |
JP2015050230A (ja) * | 2013-08-30 | 2015-03-16 | 京セラ株式会社 | 光学素子および光学素子アレイ |
US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US10535626B2 (en) | 2015-07-10 | 2020-01-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
CN114686884A (zh) * | 2020-12-29 | 2022-07-01 | 苏州运宏电子有限公司 | 一种精密防侧蚀的蚀刻区域控制方法 |
US11973056B2 (en) | 2016-10-27 | 2024-04-30 | Adeia Semiconductor Technologies Llc | Methods for low temperature bonding using nanoparticles |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7462936B2 (en) * | 2003-10-06 | 2008-12-09 | Tessera, Inc. | Formation of circuitry with modification of feature height |
US8207604B2 (en) * | 2003-12-30 | 2012-06-26 | Tessera, Inc. | Microelectronic package comprising offset conductive posts on compliant layer |
CN102315580B (zh) * | 2010-06-30 | 2013-09-18 | 欣兴电子股份有限公司 | 制作连接器的方法 |
CN102014576B (zh) * | 2010-11-24 | 2012-05-23 | 深南电路有限公司 | 局部镀金板的制作工艺 |
CN103108490B (zh) * | 2011-11-11 | 2015-10-07 | 深南电路有限公司 | 一种超厚铜线路板的线路加工方法 |
CN104378923A (zh) * | 2014-11-14 | 2015-02-25 | 江门崇达电路技术有限公司 | 一种印刷线路板的蚀刻方法 |
CN105142355A (zh) * | 2015-07-27 | 2015-12-09 | 广州杰赛科技股份有限公司 | 一种电路板的制作方法 |
CN113194621A (zh) * | 2021-05-13 | 2021-07-30 | 湖南好易佳电路板有限公司 | 一种电路板精细线宽/间隙多次光刻-蚀刻的加工方法 |
CN116121752B (zh) * | 2022-12-26 | 2023-10-13 | 东莞赛诺高德蚀刻科技有限公司 | 一种侧壁保护的金属散热片蚀刻方法及金属散热片 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60248899A (ja) * | 1984-05-22 | 1985-12-09 | Kyoei Mach Tool:Kk | バリ取り方法 |
JPS61252685A (ja) * | 1985-05-02 | 1986-11-10 | キヤノン株式会社 | エツチング方法 |
JPS63153889A (ja) * | 1986-12-17 | 1988-06-27 | 日立プラント建設株式会社 | プリント基板のパタ−ン形成方法 |
JPH0499185A (ja) * | 1990-08-06 | 1992-03-31 | Nippon Micron Kk | フォトエッチングの方法 |
JP2003246196A (ja) * | 2002-02-25 | 2003-09-02 | Seiko Epson Corp | 装飾品の製造方法、装飾品及び時計 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4663005A (en) * | 1985-11-15 | 1987-05-05 | Edson Gwynne I | Electropolishing process |
US6475703B2 (en) * | 1998-12-01 | 2002-11-05 | Visteon Global Technologies, Inc. | Method for constructing multilayer circuit boards having air bridges |
US6299741B1 (en) * | 1999-11-29 | 2001-10-09 | Applied Materials, Inc. | Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus |
US20020119079A1 (en) * | 1999-12-10 | 2002-08-29 | Norbert Breuer | Chemical microreactor and microreactor made by process |
US6344125B1 (en) * | 2000-04-06 | 2002-02-05 | International Business Machines Corporation | Pattern-sensitive electrolytic metal plating |
TW583731B (en) * | 2001-08-23 | 2004-04-11 | Mykrolis Corp | Process, system, and liquid composition for selectively removing a metal film |
EP1295647A1 (en) * | 2001-09-24 | 2003-03-26 | The Technology Partnership Public Limited Company | Nozzles in perforate membranes and their manufacture |
US20050124091A1 (en) * | 2003-06-09 | 2005-06-09 | Shinko Electric Industries Co., Ltd. | Process for making circuit board or lead frame |
-
2005
- 2005-07-15 JP JP2005207034A patent/JP2007023338A/ja active Pending
-
2006
- 2006-07-13 TW TW095125683A patent/TW200727752A/zh unknown
- 2006-07-13 US US11/486,820 patent/US20070017090A1/en not_active Abandoned
- 2006-07-14 CN CN200610125710.2A patent/CN1942057A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60248899A (ja) * | 1984-05-22 | 1985-12-09 | Kyoei Mach Tool:Kk | バリ取り方法 |
JPS61252685A (ja) * | 1985-05-02 | 1986-11-10 | キヤノン株式会社 | エツチング方法 |
JPS63153889A (ja) * | 1986-12-17 | 1988-06-27 | 日立プラント建設株式会社 | プリント基板のパタ−ン形成方法 |
JPH0499185A (ja) * | 1990-08-06 | 1992-03-31 | Nippon Micron Kk | フォトエッチングの方法 |
JP2003246196A (ja) * | 2002-02-25 | 2003-09-02 | Seiko Epson Corp | 装飾品の製造方法、装飾品及び時計 |
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8604348B2 (en) | 2003-10-06 | 2013-12-10 | Tessera, Inc. | Method of making a connection component with posts and pads |
US8641913B2 (en) | 2003-10-06 | 2014-02-04 | Tessera, Inc. | Fine pitch microcontacts and method for forming thereof |
US8531039B2 (en) | 2003-12-30 | 2013-09-10 | Tessera, Inc. | Micro pin grid array with pin motion isolation |
JP2010521587A (ja) * | 2007-03-13 | 2010-06-24 | テッセラ,インコーポレイテッド | 微細ピッチのマイクロ接点及びその成形方法 |
US8884448B2 (en) | 2007-09-28 | 2014-11-11 | Tessera, Inc. | Flip chip interconnection with double post |
US8659131B2 (en) | 2008-09-25 | 2014-02-25 | Lg Innotek Co., Ltd. | Structure for multi-row lead frame and semiconductor package capable of minimizing an under-cut |
WO2010036051A3 (en) * | 2008-09-25 | 2010-07-22 | Lg Innotek Co., Ltd. | Structure and manufacture method for multi-row lead frame and semiconductor package |
KR101036354B1 (ko) * | 2008-09-25 | 2011-05-23 | 엘지이노텍 주식회사 | 다열 리드프레임 및 반도체 칩 패키지 및 그 제조방법 |
WO2010036051A2 (en) * | 2008-09-25 | 2010-04-01 | Lg Innotek Co., Ltd. | Structure and manufacture method for multi-row lead frame and semiconductor package |
KR101139971B1 (ko) * | 2008-10-14 | 2012-04-30 | 엘지이노텍 주식회사 | 능동소자 매립형 리드 프레임 및 반도체 패키지 및 그의 제조방법 |
KR101041004B1 (ko) | 2008-10-22 | 2011-06-16 | 엘지이노텍 주식회사 | 다열형 리드리스 프레임 및 반도체 패키지의 제조방법 |
US8723318B2 (en) | 2010-07-08 | 2014-05-13 | Tessera, Inc. | Microelectronic packages with dual or multiple-etched flip-chip connectors |
US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
US9030001B2 (en) | 2010-07-27 | 2015-05-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
US9397063B2 (en) | 2010-07-27 | 2016-07-19 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
US9496236B2 (en) | 2010-12-10 | 2016-11-15 | Tessera, Inc. | Interconnect structure |
JP2015050230A (ja) * | 2013-08-30 | 2015-03-16 | 京セラ株式会社 | 光学素子および光学素子アレイ |
US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US9818713B2 (en) | 2015-07-10 | 2017-11-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US10535626B2 (en) | 2015-07-10 | 2020-01-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US10892246B2 (en) | 2015-07-10 | 2021-01-12 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US11710718B2 (en) | 2015-07-10 | 2023-07-25 | Adeia Semiconductor Technologies Llc | Structures and methods for low temperature bonding using nanoparticles |
US11973056B2 (en) | 2016-10-27 | 2024-04-30 | Adeia Semiconductor Technologies Llc | Methods for low temperature bonding using nanoparticles |
US12027487B2 (en) | 2016-10-27 | 2024-07-02 | Adeia Semiconductor Technologies Llc | Structures for low temperature bonding using nanoparticles |
CN114686884A (zh) * | 2020-12-29 | 2022-07-01 | 苏州运宏电子有限公司 | 一种精密防侧蚀的蚀刻区域控制方法 |
CN114686884B (zh) * | 2020-12-29 | 2023-07-07 | 苏州运宏电子有限公司 | 一种精密防侧蚀的蚀刻区域控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1942057A (zh) | 2007-04-04 |
TW200727752A (en) | 2007-07-16 |
US20070017090A1 (en) | 2007-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007023338A (ja) | 金属板パターン及び回路基板の形成方法 | |
JP2007051336A (ja) | 金属板パターン及び回路基板の形成方法 | |
US6815126B2 (en) | Printed wiring board with conformally plated circuit traces | |
US7408261B2 (en) | BGA package board and method for manufacturing the same | |
CN108617104B (zh) | 印刷电路板的局部图形铜厚加厚的制作方法 | |
US20070207607A1 (en) | Ball grid array substrate having window and method of fabricating same | |
US7005241B2 (en) | Process for making circuit board or lead frame | |
KR100427794B1 (ko) | 다층 배선 기판의 제조 방법 | |
US20050124091A1 (en) | Process for making circuit board or lead frame | |
KR102465114B1 (ko) | 시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물 | |
JP2005026645A (ja) | 回路基板及びその製造方法 | |
KR100652099B1 (ko) | 에칭 방법 및 그것을 이용한 회로 장치의 제조 방법 | |
KR100731604B1 (ko) | 스티프니스 특성이 강화된 인쇄회로기판 제조방법 | |
JP6366034B2 (ja) | 半導体装置用リードフレーム及びその製造方法 | |
JP4599132B2 (ja) | プリント基板の製造方法およびプリント基板 | |
JP2006060054A (ja) | 金属板パターン及び回路基板の形成方法 | |
JP2016035992A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP4705972B2 (ja) | プリント配線板及びその製造方法 | |
JPH07142841A (ja) | プリント配線板の製造方法 | |
JP2005026646A (ja) | 回路基板及びその製造方法 | |
JP2004218033A (ja) | エッチング製品及びエッチング方法 | |
JP2005336552A (ja) | 金属エッチング製品の製造方法及び金属エッチング製品 | |
JP2003258411A (ja) | プリント配線板の製造方法 | |
JP3178677B2 (ja) | 多層配線基板の製造方法 | |
KR20030073919A (ko) | 단일 에칭 세미 애디티브 방식을 이용한 다층인쇄회로기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101026 |