JPS5929469A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置、特に整流用ダイオ−ドに関する。

近年、電子計算機およびそれに連らなる各種端末機器、
あるいは各種システム機器へのＩＣ。

ＬＳＩの導入が急激に進行しつつある。これらの機器の
電源としては低電圧直流安定化屯源が必要である。商用
交流電源から低電圧の直流安定化電源を得るためには種
々の方法があるが、小型化。

高効率の特徴を持つスイッチングレギュレータ方式が優
れている。

上述のような電源に用いられる整流用ダイオードとして
は低損失性、安定性および高速性が要求されるが、従来
公知のダイオードではこれらの点で不満足であった。す
なわち、周知のショットキバリヤダイオードでは逆方向
漏れ電流が大きく熱的に不安定であるという欠点があっ
た。

また、ｐｉｎ型の接合型ダイオードでは、低損失性が十
分でないという欠点があった。更に、ｐｉｎ型ダイオー
ドにおいて、低損失性を高めるために、ｐ型層あるい一
〇型層を極端に薄くする等の改善も提案されているが、
ショットキ・くリヤダイオードと同様に製造が必ずしも
容易でなく、耐圧歩留、均−性が必ずしも高くないとい
う新たな問題を生じていた。

本発明の目的は従来の整流ダイオードの欠点を解決し、
製造が容易でしかも低損失性、安定性。

高速性に優れた半導体装置を提供することにある。

本発明の！１ヶ徴とするところは、半導体基体と、半導
体基体にそれぞれオーミック接続された一対の主電極と
を有し、一対の主電極間を連絡する半導体領域が次のよ
うに構成され−Ｃいる点にある。

すなわち、一対のｔｆｉ極間にｐｎ接合を有する少なく
とも１個の主７Ｅ流通路と、主電流通路を実質的にとυ
囲むように一対の主電極間にｐｎ接合が形成され、一対
の主電極間にこのｐｎ接合が逆バイアス式れる極性の電
圧が印加されたときに生じる空乏層により上述の主電流
３ｍ路をピンチオフする機能を有する領域とである。主
電流通路は、一対の生電極間にエミッタ領域となるｐ型
層、ベース領域となるｎｍ層、エミッタ領域となるわ＋
型層から成るｐｎｎゝ構造（又はエミッタ領域となるｎ
型層、ベース領域となるｐ型層、エミッタ領域となるｐ
１型層から成るｎｐｐ“構造）を含み、ベース領域の不
純物濃度がｐ０接合に近い部分で低く、遠い部分で高く
なるように分布するような、Ａ責Ｎ構造である。

本発明の他の特徴は、ｐｎ接合の一側にあってエミッタ
として機能する領域が、低不純物濃度を有する薄い第１
の部分と、第１の部分に比較して高不純物濃度を有する
厚い第２の部分とから成っている点にある。

本発明の更に他の１特徴は、ｐｎ接合の一側にあってベ
ースとして機能する領域が、ｐｎ接合から遠ざかるに従
って順次不純物濃度が高くなるように成っている点にあ
る。

以下、本発明を実施例として示した図面により詳細に説
明する。

第１図及び第２図において、一対の主表面１０１および
１０２を有する半導体基体１００は、一対の主表面間に
、他方の主表面１０２に隣接する１１”ｆｆ１層５１、
層５１に隣接しそれより低濃度のｎ“型エミツタ層５、
層５に隣接しそれよシ低濃度の０型ベ一ス層４、層４及
び−力の主表面１０１に隣接し層４との間にｐｎ接合Ｊ
ｌを形成するｐ型層３の連続した積層構造を肩する。■
型代−ス層４は、層５に隣接する第１の層部分４１と、
部分４１と層３との間に位置し部分４１よシ低ｍ、度の
第２の層部分４２とから構成されている。ｐ型Ｉ音３は
低濃度で薄い第１の部分３１と、第１の部分３１よｐも
高濃度で厚い第２の部分３２とから成シ、これら部分は
ストライプ状をなし、長手方向を揃えて文具に配列され
ている。第１図および第２図の断面は、このストライプ
状の長手方向と直角方向での断面となっている。これに
よってｐｎ接合Ｊｔ＆よ、部分３１と部分４２とで形成
される第１の部分ＪＩＬと、部分３２と部分４２とで形
成される第２の部分Ｊ１□とで形成されることになる。

図でＩは各層を他方の主表面に投影した時に接合Ｊｓｓ
と重なシ合う第１の積層構造部、１１は同じく接合Ｊ１
２と重なυ合う第２の積層構造部である。

一方の主表面１０１のｐｎ接合露出部には接合保強のた
めに５１０２膜１０が形成されている。

また、ｐ型層３の露出部にはｐ型層３にオーミック接触
する１ノード猷極１が、他力の主表面１０２には　ｎ＋
　＋　ｍ層５１を介してｎ＋型型置−５オーミック接触
するカソード電極２がそれぞれ形成されている。

第２の積層構造部■における、第２図中Ｘで示される方
向での半導体基体の不純物濃度分布が第３図に実線で示
されている。同じく、第１の積層構造部Ｉにおける、第
２図中ｙで示される方向での分布が第３図に第２の積層
構造部■と相違する個所のみ点線で示されている。

この実施例のダイオードの半導体基体サイズは一辺が約
４咽の正方形状である。このダイオードは周知の半導体
製造技術を用いて作製し得る。その−例を概略説明すれ
ば次の通りである。

ｉ　ス、１１　”型の単結晶シリコンウェハの一面に１
１型層及び＋１−型層を順次エピタキシャル成長したシ
リコン基体を準備し、）んをその一方の主表面から選択
的に、他の主表面からは全面に拡散して、チップ端部で
一方の主表面１０１に露出する＋１＋＋型層およびｎ　
＋　＋型層５１を形成する。次に、一方の主表面から酸
化Ｊ漠をマスクとしてほう素を選択的に拡散して第２の
部分３２を形成する。更に一方の主表面からほう素イオ
ン打込み、熱処理を施して第１の部分３１を形成する。

次に、シリコン基体の主表面の所定部に例えばｈｔｓｒ
、まだはＣｒ−Ｎ　ｌ　−Ａ　ｇの積層ｊ摸を蒸着して
アノード成極１およびカソード電極２を形成する。なお
、５１０２膜１０は上述した拡散工程で、あるいは別途
ＣＶＤ法等により堆積される。

上述したダイオードの作用、効果について説明する。通
常のｐｎダイオードと同様に、１ノード電極１とカソー
ド電極２との間に７ノード電極１側が正となる電圧が印
加される（順バイアス）と、一対の主螺極間に主筒５流
が流れ、アノード電極１側がカソード電極２に対し負と
なる電圧が印加される（逆バイアス）と主電流が阻止さ
れる。主電流通路は主として第１の部分３１を含むｐｎ
−ｎｎ’″ｎ４＋ダイオード領域（第１の４７を層＋Ｍ
造部Ｉ）である。

また、逆バイアス時には、第１の部分３１と第２の層部
分４２の間のｐｎ接合Ｊｌ＋にも空乏層が形成されると
共に、第２の部分３２と第１の層部分４１との間のｐｎ
接合Ｊ１２からも空乏層が伸びて主紙流通路をピンチオ
ンする。

このため、主電流通路のｐ　＋１接合Ｊｕ付近の電界が
弱くなり、阻止状態において主電流通路のｐｎ接合Ｊｌ
ｌの負担が軽くなる。このように、順バイγδ時には低
濃度で薄い第１の部分３１がエミッタとして作用するの
で低損失、高速化に有利であり、逆バイアス時には厚い
第２の部分３２によって形成される空乏層が主電流通路
をピンチオフするだめ高耐圧化１％性安定化の上で有利
である。即ち、主電流通路をピンチオフする空乏層が薄
い第１の部分３１でなく厚い第２の部分３２によって形
成されるので、主電流通路の第１の部分３１０設言１を
低損失、高速化という高耐圧化とは逆行する観点のみか
ら行える利点がある。まだ、第１の部分３１にピンホー
ル等の欠陥があったとしても、逆耐圧が低下しないとい
う効果もある。

したがって製造歩留りも高くなる。

ベース層４ではｐｎ接合Ｊｌｌの近傍で不純物濃度が低
くなっているので、第２の部分３２によって形成される
空乏層の横方向の伸びが犬きく、上述の主電流通路のピ
ンチオフが有効に起る。また、ｐｎ接合Ｊ１１から遠い
部分には第２の層部分４２より高濃度の第１の層部分４
１が形成されているため、逆バイアス時に空乏層の縦方
向の伸びが第１の層部分４１内で止まり、ｎ“７ｊ！！
層５に達しない。したがって、ダイオードの順方向４通
状態から逆阻止状態へのスイッチング時においては、空
乏層が形成された後もベースに注入キャリヤにより満さ
れた中性領域が残り、逆電流がピークに達した後その領
域のキャリヤが消滅する゛まで漸減的に逆電流が流れる
ので、逆回復がソフトになる。

ここで逆回復がソフトというのは、逆電流ｉＲがピーク
に達した後に減少する割合ｄｉＲ／ｄｉがゆるやかであ
ることを意味し、これが急峻であると、ダイオードが用
いられる回路のインダクタンスＬにより大きな電圧Ｌｄ
ｉＲ／ｄｔ　が発生してノイズとなるので、ソフトな回
復が要求されるのである。

第４図に第１．２図に示すダイオードの第１の部分３１
の幅Ｗ　ａ　ｈに対する順心圧を、第５図にＷｓｈに対
する耐圧をそれぞれ示す。ただし、電流密濃は約６０Ａ
／ｃｒｎ”、第１の部分３１の厚さＬＰが約２μＩｎ、
第２の部分３２の厚さが約５μＩｎ、第１の部分３１の
底部と第１の層部分４１の間の第２層部分４２の厚さが
約６μｍ１第１の層部分４１の厚さが約１２μｍ１第１
の層部分４１の不純物濃度が約３　Ｘ　１０１Ｓｃｍ−
１第１の部分３１の一方の主表面１０１での表面不純物
濃度が約５　Ｘ　１０１Ｂｃｔｎ−３の場合である。図
中のム、○印はそれぞれ、第２の層部分４２の不純物濃
度が、約３　Ｘ　ｌ　０１３ｃｙｎ−３、およびｌ？Ｊ
Ｉ　Ｘ　１０”　ｃｍ−”の場合を示す。

第４図および第５図によれば、例えば第１の部分３１０
幅を約１０μｍから２μｎ１程度まで狭くすることによ
り、第１の部分３１の表面不純物濃度が５　Ｘ　１０”
　ｔｌｎ−”程度と低く、かつ厚さが２μｍｎ程度と薄
くなっていても、順方向電圧降下が約０．０２　Ｖ高く
なるのみで、耐圧を約７０Ｖ高くできることがわかる。

次に、本実施例ダイオードにおいて第１の部分３工の不
純物濃度が特性に及ばず影響について説明する。

第６図、第７図は８ｇ　１の部分３１のノーｌさＬｐを
１μｍ（図でＬＰＩ　）ないし２μｍ（図でＬｐ２）と
した場合の、順方向電圧降下、逆回復時間ｔｔｒをそれ
ぞれ示す。＋１１１１電流密度が約６０Ａ／Ｃｍ２、逆
回復時の順電流減少率が約３ＯＮ／μ８の場合である。

これらの図によれば、第１の部分３１の厚さを１〜２μ
ｍと薄くし、その表面不純物濃度を低くすＺ〕ことによ
り、順方向電圧降下を小さく、かつ逆回復を速くできる
ことを示している。例えば第１の部分３１の厚でを１〜
２μｍ１表面不純物濃度をＩ　Ｘ　１０”　ｏｎ−３程
度以下とすれば、順方向電圧降下が０．７　Ｖ程度、逆
回復時間ｔ　ｒｒが５０〜（ｉＱｎｓ程度と小さくなり
、低損失の高速ダイオードが得られる。第１の部分３１
の不純物濃度を低くして行くと、順バイアス状態で第１
の部分３１から１１型ベ一ス層４に注入される正孔が少
なくなり、蓄積キャリヤ量が少なくなるので逆回復が速
ぐなる。また、第１の部分３１の不純物濃度が低くなる
と、ｐｎ接合Ｊｌ＋での拡散電位が低くなるので、順方
向電圧降下も低くなる。

第８図は第１の＋ＳＩ分３１の厚さＬｐを約２μｍとし
たときの逆回復電流の減少率ｄｉＲ／ｄｔを示す。第２
の層部分４２の不純・画濃度は約３×１０　”　ｃｔｎ
−３である。図中Ａは、第１のｔｕｆｔ分４１分子１物
濃度が約３　Ｘ　１０　”　ｃｍ−３の場合であり、Ｂ
はそれが約３　Ｘ　１０”ｃｍ−”　、即ち第２の層部
分４２の不純物濃度と同じであシ、ｎ型ベース層４の縦
方向不純物濃度が一様な場合を示す。図に示されるよう
に第１の部分３１の不純物濃度が低くなるとｄｉＲ／ｄ
ｔが小さくなって逆回復がソフトになることがわかる。

また、ｎ型ベース層４の不ａ４物１度に分布を持たせて
ｎ１型層５に近い部分のｒ”１ａｆＫを高くするとｄｉ
Ｒ／ｄｔが図のＢからＡのように更に小さくなることが
わかる。

一方、第５図にも示されるようＫｎｎ型ベース層４ｐｎ
接合Ｊ＋に近い部分の不純物濃度が低い程高耐圧が得ら
れる。このように、ｎ型ペース４の不純物濃度分布をｐ
ｎ接合Ｊｌに近い部分で低く、遠い部分で高くすること
により、ソフトな逆回復と高耐圧を同時に得ることがで
きる。

以上１本発明を一実施例につき説明したが、本発明のダ
イオード構造はこれに限ることなく、例えば他の一例を
あげると、第９図にその主要ＫＲ面図を示すように第２
の部分３２の深さが第２の層部分４２よりも深い構造を
誤ることもできる。まだ、ｎ型ベース層４の不純物濃度
分布も２段分布に限ることはなく、例えばｐｎ接合から
離れるに従って連続的に縮度が高くなるような分布にし
ても良い。更に、第１図及び第９図に示した装置におい
て導電型を逆にしてもよい。

更にまた、第１図に示した装置において、第１の部分３
１がストライプ状以外の形状例えば、円形、角形１曲線
状で第２の部分３２がそれを包囲するようにしてもよい
。

以上説明したように、本発明によれば、耐圧が高く、低
損失、高速であり、かつ逆回復特性のソフトな整流ダイ
オードを得ることができる。

【図面の簡単な説明】

第１図及び第２図は本発明の一実施例の構成を説明する
ための概略図、第３図は第２図の装置の不純物濃度分布
図、第４図ないし第８図は本発明の一実施例の特性を説
明するだめの各種特性図、第９図は本発明の他の実施例
の概略断面図である。 １・・・アノード電極、２・・・カソード電極、３（３
１゜３２）・・・ｐ型層、４　（４１，４２）・・・ｎ
型ベース躬１０ も　？　配 狛　３　い ／ 為４　（２） ＶＪｃｈ（μｍ７ｙｌ） 篤　Ｓ　口 ０　２　４　　（、８１０／２ Ｗｃｈ（ガＭ） 的　　こ　　　図ハ も′１　図 〜δｐ（ＣＭ−り 躬Ｕ

Claims (1)

1. 【特許請求の範囲】 １、一対の主表面を有する半導体基体と、半導体基体の
   両生表面に形成された一対の主電極とを有し、半導体基
   体の一対の主表面間に１個のｐｎ接合を具備するものに
   おいて、半導体基体は上記一対の主表面間に、一方の主
   電極に低抵抗に接続される一方導咀型の第１の半導体層
   と、第１の半導体層に隣接し第１の半導体１脅よりも不
   純物濃度が低くかつ第１の半導体層から距離が離れるに
   従って濃度が低くなるように不純物が分布する一方導［
   型の第２の半導体層と、第２の半導体層に隣接して他方
   の生電極に至り第２の半導体層との間にｐｎ接合を形成
   し第２の半導体層よりも不純物濃度の高い他導電型の第
   ３の半導体層とを有する第１の積層構造部と、第１の積
   層構造部の上記第１および第２の半導体層を第１の積層
   構造部と共有し、上記第２の半導体層に隣接して他方の
   主電極に至り第２の半導体層との間にｐｎ接合を形成し
   上記第３の半導体層よシも厚くかつ高不純物濃度を有す
   る他方導電型の第４の半導体層とを有する第２の積層（
   ・１り造部とが第１の積層構造部を第２の積層構造部が
   実質的に包囲するように配置された構造を有することを
   特徴とする半導体装置。 ２、特許請求の範囲第１項におもて、上記第２の半導体
   層が上記第１の半導体層に隣接しそれより低不純物濃度
   を有する第１の層部分と、第１の層部分と上記ｐｎ接合
   間に位置し第１の層部分より低不純物濃度を有する第２
   の層部分とから成ることを特徴とする半導体装置。