JP2006349890A - 電気光学装置、及びその製造方法、並びに電子機器 - Google Patents
電気光学装置、及びその製造方法、並びに電子機器 Download PDFInfo
- Publication number
- JP2006349890A JP2006349890A JP2005174677A JP2005174677A JP2006349890A JP 2006349890 A JP2006349890 A JP 2006349890A JP 2005174677 A JP2005174677 A JP 2005174677A JP 2005174677 A JP2005174677 A JP 2005174677A JP 2006349890 A JP2006349890 A JP 2006349890A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- potential
- potential signal
- electro
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】 例えば、液晶装置等の電気光学装置の検査を迅速、且つ正確に行う。
【解決手段】 差動増幅回路15を構成するTFTは、単結晶シリコン層を有しているため、例えば高温ポリシリコン層をチャネル層として備えるTFTに比べて、第1電位信号及び第2電位信号を高速で処理し、高電位信号及び低電位信号を迅速に出力できる。加えて、TFTを構成する半導体層として高温ポリシリコンを用いた場合には、キャリアの高い移動度を得るためにチャネル層の面積を広げる必要があるが、単結晶シリコン層を用いることによりチャネル層の面積を広げることなくTFTのチャネル層におけるキャリアの移動度を高速化できる。これにより、液晶パネル100のサイズを増大させることなく、画素回路の検査を高速且つ正確に実行できる。
【選択図】 図3
【解決手段】 差動増幅回路15を構成するTFTは、単結晶シリコン層を有しているため、例えば高温ポリシリコン層をチャネル層として備えるTFTに比べて、第1電位信号及び第2電位信号を高速で処理し、高電位信号及び低電位信号を迅速に出力できる。加えて、TFTを構成する半導体層として高温ポリシリコンを用いた場合には、キャリアの高い移動度を得るためにチャネル層の面積を広げる必要があるが、単結晶シリコン層を用いることによりチャネル層の面積を広げることなくTFTのチャネル層におけるキャリアの移動度を高速化できる。これにより、液晶パネル100のサイズを増大させることなく、画素回路の検査を高速且つ正確に実行できる。
【選択図】 図3
Description
本発明は、例えば、例えば画素回路の不具合を正確、且つ迅速に検出できる液晶装置等の電気光学装置、及びこのような電気光学装置を製造するための電気光学装置の製造方法、並びに電子機器の技術分野に関する。
この種の電気光学装置は、液晶装置等の電気光学装置は、薄膜トランジスタ(Thin Film Transistor;以下「TFT」と称す。)等が形成されたTFTアレイ基板等の電気光学装置用基板を検査する工程と、TFTアレイ基板及び液晶等の電気光学素子を駆動するための対向電極が形成された対向基板間に液晶を封入する工程とを経て形成される。完成品である液晶装置が正常に作動するか否かの検査は、完成された液晶装置によって表示された画像が正しく表示されるか否かによって行われる。このような電気光学装置において、TFTアレイ基板に形成されたTFTの不具合がTFTアレイ基板を検査する工程で検出されなかった場合には、完成品である液晶装置に対して行う検査によって不具合が検出されることになる。
完成品である液晶装置で不具合が検出された場合の対応策として、液晶装置から液晶を抜き取った後、TFTアレイ基板を交換する或いは不具合箇所を修理する等の措置が考えられるが、電気光学装置を製造する際の歩留まりの低下及びコストの増大を考慮すると実質的にこれらの措置を採用することは難しい。加えて、TFTアレイ基板を形成した後の工程が無駄な工程となってしまい、液晶装置等の電気光学装置を製造する際の歩留まりの低下及びコストの増大を招く問題点がある。
このような問題点を解決する手段の一つとして、例えば特許文献1は、画素アレイ内においてコンパレータに電気的に接続された2本の信号線及び走査線の全ての交差に対応して画素が配置されており、電気光学装置用基板を形成した段階で2つの画素に供給された電位情報を比較することによって画素に不良が生じているか否かを検査する技術を開示している。
この種の電気光学装置のうち石英基板等の透明基板の画像表示領域に設けられたTFT等が有する半導体層は、高温ポリシリコン層で形成されている場合が多い。また、高画質化の要望により画素のピッチが狭くなってきており、これに伴い各画素に電気的に接続されたデータ線のピッチも狭くなってきているのが実情である。このような実情の下、特許文献1に開示された技術を踏まえて、画像表示領域に形成されたTFTと同様に高温ポリシリコン層を有するTFTを備えた検査回路を周辺領域に設けることによって、画素の不具合を検出する手法が検討されている。
しかしながら、画素の不具合を反映した信号を迅速に処理するためは、高温ポリシリコン層を、例えばチャネル層として含むTFTでは、検査の高速化に対する要望に応える程度に信号を高速で処理できない問題点もある。この点について、特許文献1には、コンパレータの回路構成及びこの回路の構成する素子について具体的な説明がなされていない。加えて、画素のピッチに合わせた狭い領域に高温ポリシリコン層を含む複数のTFTを形成した場合には、複数のTFT間で素子特性にバラツキが生じてしまい、各TFTを協調させながら動作させることが困難になり、結果的に高速且つ正確に画素の不具合を検出することが困難になる問題点もある。
また、このような問題点を解決するために、高温ポリシリコン層を備えた複数のTFTを画素のピッチより広い領域、即ちバラツキが少ない所望の素子特性が得られるように画素のピッチに制約されない広い領域に形成した場合には、電気光学装置のサイズの増大を招いてしまい、装置の小型化に対する要望に十分対応できない。加えて、単結晶シリコン層を含むTFT等の半導体素子を画像表示領域に形成するためには、これら素子をシリコン基板上に形成することになり、TFTアレイ基板における単結晶シリコン層を含むTFTが形成された領域を介して光を透過させることができなくなる。より具体的には、例えば光反射型の液晶装置等の電気光学装置に限定されてしまい、石英基板等の透明基板及びこの透明基板に直接TFTが形成されたTFTアレイ基板を用いて光透過型の液晶装置を形成することが困難となり、電気光学装置の表示方式が制約される問題点も生じる。
よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、液晶装置等の電気光学装置のサイズを増大させることなく、画素の検査を高速且つ正確に実行でき、これに伴って懸念される表示形式の制約も生じない電気光学装置、及びその製造方法、並びにこのような電気光学装置を具備してなる電子機器を提供することを課題とする。
本発明に係る電気光学装置は上記課題を解決するために、基板と、前記基板の画像表示領域内で互いに交差するように配設された複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線の交差に応じて前記画像表示領域に配設された複数の画素回路と、前記基板上における前記画像表示領域の周辺に位置する周辺領域に形成されており、前記信号線を介して前記画素回路から供給された第1電位信号が基準信号である第2電位信号より低い場合には前記信号線を介して前記第1電位信号の電位より低い電位を有する低電位信号を出力し、前記第1電位信号の電位が前記第2電位信号より高い場合には前記信号線を介して前記第1電位信号の電位より高い電位を有する高電位信号を出力する増幅手段とを備え、前記増幅手段は、単結晶シリコン層を有すると共に互いに電気的に接続された複数のトランジスタで構成されている。
本発明に係る電気光学装置では、増幅手段は、高電位信号又は低電位信号を出力し、これら信号に基づいて、例えば判定回路が画素の不具合を検出する。より具体的には、例えば画素回路から出力される第1電位信号が第2電位信号より僅かに高い電位を有している場合には、第2電位信号の電位に対する第1電位信号の電位の高いことが信号線に印加されるノイズによって不明瞭とならないように、増幅手段は第1電位信号に比べて電位が高められた高電位信号を信号線を介して出力する。
第1電位信号が第2電位信号より僅かに低い電位を有している場合には、第2電位信号の電位に対する第1電位信号の電位の低いことが信号線に印加されるノイズによって不明瞭とならないように、増幅手段は第1電位信号の電位を低くした後、電位が低く抑えられた低電位信号を信号線を介して出力する。ここで、「第1電位信号」は、画素回路の良否を反映した信号であり、より具体的には、例えば検査に先立ち予め画素回路に検査信号が供給されており、画素回路の良否に応じて検査信号の電位から変動した電位を有する信号が第1電位信号として出力される。「画素回路の良否」とは、画素回路が不具合を有しているか否かを意味し、第1電位信号及び第2電位信号の電位の高低関係は、画素回路に生じた不具合に応じて異なる。
尚、「画素回路」とは、電気光学装置を構成する前に電気光学装置用基板に形成された各種素子を含む回路であり、電気光学装置が完成した際には画素部の一部に含まれる。したがって、画素回路は最終的に電気光学装置が完成した際の画素部の配置に合わせて基板上に形成されている。
第2電位信号は、第1電位信号の電位を高くする或いは低くする際の基準となる基準電位を有する。したがって、増幅手段は、第2電位信号を基準にして高電位信号或いは低い電位信号を出力する。
このような高電位信号或いは低い電位信号を出力する増幅手段は、単結晶シリコン層を有すると共に互いに電気的に接続された複数のトランジスタ素子を備えているため、第1電位信号及び第2電位信号に基づいて出力される高電位信号及び低電位信号を、例えば高温ポリシリコン層をチャネル層として備えるTFTに比べて高速で出力できる。
加えて、高温ポリシリコンを用いた場合には、キャリアの高い移動度を得るためにチャネル層の面積を広げる必要があるが、単結晶シリコンを用いることにより所望の移動度を得つつトランジスタ素子が形成される面積を低減できる。これにより、電気光学装置のサイズを増大させることなく、画素回路の検査を高速且つ正確に実行できる。
また、本発明に係る電気光学装置では、画像表示領域の周辺に位置する周辺領域に単結晶シリコン層を含む複数のトランジスタ素子が形成されているため、基板を介して画像表示領域で光を透過させることが可能である。したがって、本発明に係る電気光学装置によれば、画素回路の検査の高速化を可能にしつつ、反射型液晶装置だけでなく透過型の液晶装置等の電気光学装置にも応用でき、表示方式に制約を受けない汎用性の高い電気光学装置を提供できる。
このように、本発明に係る電気光学装置によれば、例えばTFTアレイ基板を製造した段階で画素回路に生じた不具合を正確且つ迅速に、漏れなく検出することが可能であり、これに伴い液晶装置等の電気光学装置の歩留まりを高めることができ、製造コストを低減することが可能である。
本発明に係る電気光学装置の一の態様では、前記単結晶シリコン層は、前記周辺領域に設けられた単結晶シリコン膜の一部であってもよい。
この態様では、単結晶シリコン膜は、周辺領域に形成されていればよく、例えば単結晶シリコン層を含むTFT等のトランジスタ素子を形成するための汎用の製造プロセスを用いて複数のトランジスタ素子を簡便に形成できる。より具体的には、単結晶シリコン膜は、透明基板上に貼り付けられた単結晶シリコン基板でもよいし、透明基板上に成膜されたものでもよく、単結晶シリコン膜の形成方法は限定されない。
単結晶シリコン膜は、画像表示領域を透過する光を最終的に遮らないように形成されていればよく、例えば、周辺領域にのみ形成してもよいし、画像表示領域及び周辺領域に形成された後、画像表示領域に延びる部分をポリシリコン層になるように処理してもよい。
ここで、「単結晶シリコン膜の一部」とは、単結晶シリコン膜を利用して形成された複数のトランジスタ素子のチャネル領域に光が照射されないように、複数のトランジスタ素子の一部として単結晶シリコン膜を部分的に利用することを意味する。特に、単結晶シリコン膜は光を透過させないことから、複数のトランジスタ素子が含む単結晶シリコン層に光が照射されることを低減でき、複数のトランジスタ素子に流れる光リーク電流を低減できる。これにより、複数のトランジスタ素子を誤動作させることなく、高速且つ正確に動作させることが可能である。
本発明に係る電気光学装置の他の態様では、前記単結晶シリコン層は前記基板に単結晶シリコンを貼り合わせることで形成されていてもよい。
この態様において、簡便に単結晶シリコン層を備える増幅手段を形成できる。
本発明に係る電気光学装置の他の態様では、前記画素回路は、高温ポリシリコン層を含むと共に前記走査線及び前記信号線に電気的に接続されたスイッチング素子を含んでおり、
前記第1電位信号は、前記走査線を介して前記スイッチング素子に供給されたスイッチング信号に応じて前記スイッチング素子がオン状態に切り換えられた状態で前記信号線を介して前記画素回路から前記増幅手段に供給されてもよい。
前記第1電位信号は、前記走査線を介して前記スイッチング素子に供給されたスイッチング信号に応じて前記スイッチング素子がオン状態に切り換えられた状態で前記信号線を介して前記画素回路から前記増幅手段に供給されてもよい。
この態様によれば、画像表示領域では透明基板を介して高温ポリシリコン層に光が照射され、光リーク電流が生じる場合がある。しかしながら、高温ポロシリコン層は、単結晶シリコン層に比べて光リーク電流が小さいため、例えば高温ポリシリコン層をチャネル層として備えるTFT等のスイッチング素子に光が照射されたとしても、スイッチング素子は誤作動することなく実使用上問題ない。
この態様によれば、光が透過する画像表示領域に形成されるスイッチング素子と、光を透過させる必要がない周辺領域に形成された複数のトランジスタ素子とに含まれる半導体層を使い分けることにより、画素回路の検査を高速且つ正確に実行できると共に、所要の素子特性を得つつ、単結晶シリコン層に流れる光リーク電流によるトランジスタ素子の誤動作を低減できる。
本発明に係る電気光学装置の他の態様では、前記増幅手段は、前記複数のトランジスタ素子で構成されていると共に前記信号線毎に設けられた複数の差動増幅回路と、前記周辺領域に設けられており、前記信号線の途中に電気的に接続されたトランスミッションゲートと、前記トランスミッションゲートのオンオフを切り換える切り換え手段と、前記第2電位信号を前記複数の差動増幅回路の夫々に供給する信号供給線とを更に備えており、前記第1電位信号は、前記トランスミッションゲートが前記切り換え手段によってオン状態に切り換えられた状態で前記信号線を介して前記差動増幅回路に供給されてもよい。
この態様によれば、例えば画素回路の良否を検査する際に、トランスミッションゲートをオン状態に切り換えることによって、第1電位信号を増幅手段に供給できるように信号線を介して画素回路及び増幅手段間を導通させることが可能である。また、第2電位信号は、信号線とは別に設けられた信号供給線を介して差動増幅回路に供給されるため、ノイズの影響によって第2電位信号の電位が変動することを低減できる。
この態様によれば、差動増幅回路は信号線毎に設けられているため、信号線のピッチに合わせて差動増幅回路を設けることができる。より具体的には、例えば、画素回路がマトリクス状に配設されている場合に、走査線が延びる行方向に沿って複数の画素回路の列毎に差動増幅回路を形成できる。これにより、差動増幅回路を構成する複数のトランジスタ素子が単結晶シリコン層を含む利点を生かしつつ、素子特性を低下させることなく、信号線のピッチに合わせた狭い領域に差動増幅回路を形成できる。
本発明に係る電気光学装置の他の態様では、前記トランスミッションゲートは、前記切り換え手段から供給される一系列の信号によってオンオフが切り換えられるように前記複数の信号線に共通に電気的に接続された単一のトランスミッションゲートであり、前記第1電位信号は、前記一系列の信号に応じて前記単一のトランスミッションゲートがオン状態に切り換えられた状態で前記複数の差動増幅回路に供給されてもよい。
この態様によれば、単一のトランスミッションゲートは、切り換え手段によってオンオフが切り換えられ、例えば、マトリクス状に配設された画素回路の各行毎に第1電位信号を増幅手段に一括で供給できる。
本発明に係る電気光学装置の他の態様では、前記信号線は、前記差動増幅回路に電気的に接続された本線と、前記走査線と互いに交差するように前記画像表示領域に延びており、前記本線から分岐した複数の分岐線とを有しており、前記トランスミッションゲートは、前記切り換え手段から供給される複数系列の信号によって個別にオンオフが切り換えられるように前記複数の分岐線毎に電気的に接続された複数のトランスミッションゲートであり、前記第1電位信号は、前記切り換え手段から異なるタイミングで供給された複数系列の信号に応じて、前記複数のトランスミッションゲートの夫々がオン状態に切り換えられた状態で前記分岐線を介して前記複数の差動増幅回路に供給されてもよい。
この態様によれば、画素信号を供給するデータ線と、複数の分岐線の夫々とを共用できるため、複数の画素回路で一つの差動増幅回路を共用できる。複数の画素回路で差動増幅回路を共用することにより、信号線のピッチに合わせた狭い領域に差動増幅回路を形成する場合に比べて、差動増幅回路を共用する複数の画素回路が形成された幅広の領域に合わせた広い領域に差動増幅回路を形成できる。したがって、周辺領域のうち差動増幅回路が形成された領域を除く領域を広くとることができ、その領域に各種回路を形成し、電気光学装置のサイズを増大させることなく、より多くの回路を形成できる。
本発明に係る電気光学装置の他の態様では、前記増幅手段は、前記複数のトランジスタ素子で構成されていると共に前記複数の信号線のうち2本の信号線の組毎に設けられた複数の差動増幅回路を含んでおり、前記第1電位信号及び前記第2電位信号の夫々は、前記2本の信号線の夫々を介して前記差動増幅回路に供給されてもよい。
この態様では、差動増幅回路は、2本の信号線の組を介して高電位信号及び低電位信号を出力する。2本の信号線の夫々には、例えば画素回路が電気的に接続されており、これらが祖回路から出力された第1電位信号及び第2電位信号に基づいて高電位信号および低電位信号が出力される。
この態様によれば、走査線が延びる方向に沿って2つの画素回路毎に差動増幅回路をでき、走査線が延びる方向に沿って画素回路毎に差動増幅回路を形成する場合に比べて広い領域に差動増幅回路を形成できる。
この態様においては、前記周辺領域に設けられており、前記2本の信号線の途中に電気的に接続されたトランスミッションゲートと、前記トランスミッションゲートのオンオフを切り換える切り換え手段とを更に備えており、前記第1電位信号及び前記第2電位信号は、前記トランスミッションゲートが前記切り換え手段によってオン状態に切り換えられた状態で前記2本の信号線の夫々を介して前記差動増幅回路に供給されてもよい。
この態様によれば、トランスミッションゲートのオンオフを切り換えることによって、2本の信号線を介して一括で第1電位信及び第2電位信号が差動増幅回路に供給できる。
この態様においては、前記2本の信号線の夫々は、前記差動増幅回路に電気的に接続された本線と、前記走査線と互いに交差するように前記画像表示領域に延びており、前記本線から分岐した複数の分岐線とを有しており、前記トランスミッションゲートは、前記切り換え手段から供給される複数系列の信号によって個別にオンオフが切り換えられるように前記複数の分岐線毎に電気的に接続された複数のトランスミッションゲートであり、前記第1電位信号及び前記第2電位信号は、前記切り換え手段から異なるタイミングで供給された複数系列の信号に応じて、前記複数のトランスミッションゲートの夫々がオン状態に切り換えられた状態で前記分岐線を介して前記複数の差動増幅回路に供給されてもよい。
この態様によれば、画素回路に電気的に接続されたデータ線の夫々と、複数の分岐線とを共用でき、これに伴い、複数の画素回路で一つの差動増幅回路を共用できる。したがって、広い領域に差動増幅回路を形成でき、周辺領域のうち差動増幅回路を形成されていない領域に各種回路を形成できる。
本発明に係る電気光学装置の他の態様では、前記信号線は、前記画素回路に画像信号を供給するデータ線と共用されており、前記高電位信号及び前記低電位信号は、前記データ線に前記画像信号をサンプリングするサンプリング回路がオン状態に切り換えられた状態で前記画素回路毎に出力されてもよい。
この態様では、サンプリング回路は、電気光学装置を完成させた際に画像信号を画素回路に供給するために予め設けられている回路であり、データ線を信号線として共用することにより既存のサンプリング回路を介して高電位信号及び低電位信号を出力できる。加えて、サンプリング回路のオンオフを順次切り換えることにより、一の走査線に電気的に接続された複数の画素回路の夫々の良否を個別に判定できる。より具体的には、例えばサンプリング回路に含まれる一のサンプリングスイッチをオン状態にすることにより、このサンプリングスイッチを介して画素回路毎に高電位信号及び低電位信号を出力できる。したがって、順次サンプリングスイッチを切り換えることによって一の走査線に電気的に接続された画素回路の良否を個別に検査することが可能である。
本発明に係る電気光学装置の他の態様では、前記周辺領域に設けられており、前記画素回路を駆動する駆動回路を更に備えており、前記駆動回路は、単結晶シリコン層を含む駆動素子を備えていてもよい。
この態様によれば、高温ポリシリコン層を用いる場合に比べて駆動回路の動作特性、より具体的にはTFT等の駆動素子のチャネル領域におけるキャリアの移動度等を高めることができる。したがって、増幅手段だけでなく駆動回路の処理能力も高めることができる。このような駆動回路は、例えば周辺領域に形成された単結晶シリコン膜を用いて形成すればよい。
本発明に係る電気光学装置の製造方法は上記課題を解決するために、基板の画像表示領域内で互いに交差するように配設された複数の走査線及び複数の信号線の交差に応じて前記画像表示領域に複数の画素回路を形成する第1工程と、前記信号線を介して前記画素回路から供給された第1電位信号が第2電位信号より低い場合には前記信号線を介して前記第1電位信号の電位より低い電位を有する低電位信号を出力し、前記第1電位信号の電位が前記第2電位信号より高い場合には前記信号線を介して前記第1電位信号の電位より高い電位を有する高電位信号を出力する増幅手段を、前記基板上における前記画像表示領域の周辺に位置する周辺領域に形成する第2工程とを備え、前記第2工程は、単結晶シリコン層を含むと共に互いに電気的に接続された複数のトランジスタを形成する第3工程を含む。
本発明に係る電気光学装置の製造方法によれば、本発明の電気光学装置と同様に例えばTFTアレイ基板を製造した段階で画素回路に生じた不具合を正確且つ迅速に、漏れなく検出することが可能であり、これに伴い液晶装置等の電気光学装置の歩留まりを高めることができ、製造コストを低減することが可能である。
本発明に係る電気光学装置の他の態様では、前記第3工程は、前記画像表示領域及び前記周辺領域に単結晶シリコン基板を貼り付ける工程と、前記単結晶シリコン基板の基板面のうち前記周辺領域に重なる領域にマスク層を形成する工程と、前記単結晶シリコン基板のうち前記画像表示領域に重なる部分を他結晶化させることによって多結晶層を形成する工程と、前記多結晶層をアニールすることによって所要の導電型を有する半導体層を形成する工程とを含んでいてもよい。
この態様では、例えば単結晶シリコン基板のうち画像表示領域に重なる部分を用いて高温ポリシリコン層を含むTFTを形成できると共に、周辺領域に単結晶シリコン層を含むTFT等の複数のトランジスタ素子を形成できる。
本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置を備えている。
本発明の電子機器は上述した本発明の電気光学装置を具備してなるので、歩留まりの高い高品質の、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置(Field Emission Display及びConduction Electron-Emitter Display)、DLP(Digital Light Processing)等を実現することも可能である。加えて、このような電子機器は、上述した電気光学装置を含んでいるため、歩留まりが向上されている。
本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。
以下、図面を参照しながら本実施形態に係る電気光学装置、及びその製造方法、並びに電子機器を説明する。尚、本実施形態では、本発明に係る電気光学装置の一例としTFTアレイ基板を備えた液晶パネルを例に挙げる。
先ず、図1及び図2を参照しながら本実施形態の液晶装置100の構成を説明する。図1は、TFTアレイ基板10をその上に形成された各構成要素と共に対向基板20の側から見た液晶パネル100の概略的な平面図であり、図2は、図1のH−H´断面図である。尚、本実施形態の液晶パネル100は、駆動回路内蔵型のTFTアクティブマトリクス駆動方式を採用している。
図1及び図2において、液晶パネル100は、石英基板等の透明基板であるTFTアレイ基板10と、TFTアレイ基板10に対向配置された対向基板20とを備えている。TFTアレイ基板10及び対向基板20間には液晶層50が封入されており、TFTアレイ基板10及び対向基板20は、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52を介して相互に接着されている。
シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。
画像表示領域10aの周辺に位置する周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、X−ドライバ回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。Y−ドライバ回路104は、この一辺に隣接する2辺のいずれかに沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。尚、Y−ドライバ回路104を、X−ドライバ回路101及び外部回路接続端子102が設けられたTFTアレイ基板10の一辺に隣接する2辺に沿って設けるようにしてもよい。この場合、TFTアレイ基板10の残る一辺に沿って設けられた複数の配線によって、二つのY−ドライバ回路104は互いに接続されるようにする。
ここで、X−ドライバ回路101及びY−ドライバ回路104に含まれるTFT等の駆動素子は、単結晶シリコン層を含んでいてもよい。このような単結晶シリコン層を含むTFTは、後述する差動増幅回路15に含まれるTFTと同様の工程で形成され、高温ポリシリコン層を用いる場合に比べて駆動回路の動作特性、より具体的にはTFT等に含まれるチャネル領域におけるキャリアの移動度等を高めることができる。したがって、後述する差動増幅回路15の処理能力だけでなく、X−ドライバ回路101及びY−ドライバ回路104等の駆動回路の処理能力を高めることが可能である。
対向基板20の4つのコーナー部には、両基板間の上下導通端子として機能する上下導通材106が配置されている。他方、TFTアレイ基板10にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これら上下導通端子及び上下導通材106により、TFTアレイ基板10及び対向基板20間で電気的な導通をとることができる。
図2において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が形成された後の画素電極9a上に、配向膜が形成されている。他方、対向基板20上には、対向電極21の他、格子状又はストライプ状の遮光膜23、更には最上層部分に配向膜が形成されている。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
次に、図3乃至図9を参照しながら、TFTアレイ基板10の構成及び検査時における処理手順を説明する。図3は、TFTアレイ基板10の主要な回路構成を示したブロック図である。
図3において、TFTアレイ基板10は、検査回路4、X−ドライバ101、Y−ドライバ104及びサンプリング回路110を備えている。
検査回路4は、本発明の「増幅手段」の一例を構成する複数の差動増幅回路15、第1駆動信号供給回路21、第2駆動信号供給回路22、イコライズ回路23、第1電圧印加用配線24、本発明の「信号供給線」の一例である第2電圧印加用配線27、プリチャージ回路25、本発明の「切り換え手段」の一例である接続回路26、TFT11、12a、12b、13p、及び13n、トランスミッションゲート6、複数の信号線Soi及びSei(i=1、2、・・・、m;mは2以上の整数)を備えている。
各信号線Soiは、画像表示領域10aから差動増幅回路15まで延在されており、各差動増幅回路15の接続点Soに電気的に接続されている。信号線Soiは、後に図8を参照しながら詳細に説明する画像表示領域10aに設けられた複数の走査線Gj(j=1、2、・・・、n;nは2以上の整数)に交差するように画像表示領域10aの画像表示領域内に延在している。画像表示領域10aに設けられた画素部70は、信号線Soi及び複数の走査線Gjの交差に合わせて配置されており、信号線Soiに電気的に接続されている。後に説明するように、画素部70の検査時に各画素部70が備える画素回路から出力された第1電位信号が信号線Soiを介して各差動増幅回路15に出力される。
信号線Seiは、差動増幅回路15の接続点Seに電気的に接続されているとともに、TFT12aを介して第2電圧印加用配線27に電気的に接続されている。
第2電圧印加用配線27は、外部から供給された第2電位信号をTFT12aを介して差動増幅回路15の接続点Seに供給する。
接続回路26は、テスト回路接続ゲート端子を介してテスト回路と電気的に接続されたテスト信号供給線45と、プルダウン回路35とを備えている。テスト信号供給線45は、TFTアレイ基板10を検査する際に、テスト回路から供給された一系列のテスト信号をトランスミッションゲート6に供給する。プルダウン回路35は、テスト信号供給線45を介してトランスミッションゲート6に供給されるテスト信号が変動しないようにテスト信号供給線45の電位を安定化させる。
ここで、図7に示すように、プルダウン回路35は、電源VDDに電気的に接続されたゲート、アースされたソース、及びテスト信号供給線45に電気的に接続されたドレインを備えたTFT135を備えており、テスト信号が供給される際にテスト信号供給線45の電位が変動することを低減する。尚、プルダウン回路32、32、33及び34もプルダウン回路35と同様の回路構成を有している。
再び図3において、トランスミッションゲート6は、本発明の「単一のトランスミッションゲート」の一例であり、信号線Soiの途中に電気的に接続されている。トランスミッションゲート6は、画素部70からみて差動増幅回路15に近い側に設けられており、信号線Soiの途中に電気的に接続された複数のTFT14を備えている。複数のTFT14は、TFTアレイ基板10を検査する際にテスト信号供給線45を介してテスト回路から供給されるテスト信号に応じて一括でオン状態に切り換えられる。これにより、信号線Soiを介して差動増幅回路15に供給される第1電位信号の供給路を確保でき、後述する画素部70に設けられたTFT71がオン状態に切り換えられていれば、各画素部70から各差動増幅回路15に信号線Soiを介して第1電位信号及を一括で供給できる。
ここで、第1電位信号は、予め画素部70に供給されていた検査信号が画素部70から読み出された信号であり、画素部70に生じた不具合に応じて検査信号の電位と異なる電位で出力される。第1電位信号と同時に第2電圧印加用配線27を介して差動増幅回路15に供給される第2電位信号の電位は第1電位信号に対する中間電位である。中間電位とは、差動増幅回路15が第1電位信号の電位の高低を判定する際に比較対象となる基準電位である。
イコライズ回路23は、イコライズ信号供給線43及びプルダウン回路33を備えており、TFT11のオンオフを切り換えるためのプリチャージ信号がイコライズ信号供給線43を介してTFT11のゲートに供給される。プルダウン回路33は、イコライズ信号供給線43の電位が変動することを低減する。
プリチャージ回路25は、TFT12a及び12bのゲートに電気的に接続されたプリチャージ信号供給線44と、プリチャージ信号供給線44に電気的に接続されたプルダウン回路34とを備えている。プリチャージ信号供給線44は、TFT12a及び12bのオンオフを切り換えるためにプリチャージ端子を介して外部から供給されたプリチャージ信号をTFT12a及び12bのゲートに供給する。プルダウン回路34は、プリチャージ信号供給線44の電位の変動を低減する。
第1電圧印加用配線24は、TFT12bのソースに電気的に接続されており、TFT12bにプリチャージ電圧を印加する。プリチャージ電圧は、予め中間電位に設定されており、TFT12bに供給される。尚、プリチャージ電圧は、信号線Soi介して第1電位信号が差動増幅回路15に供給される前にTFT12bに供給される。
TFT11、12a及び12bは、プリチャージ信号によってオン状態に切り換えられ、第1電位信号及び第2電位信号が信号線Soi及び信号線Seiの夫々に供給される前に信号線Soi及び信号線Seiの電位差を等しくするように信号線Soi及び信号線Seiの電位を設定する。より具体的には、TFTF11のソース及びドレインと、TFT12aのドレイン及びTFT12bのソースの夫々が信号線Soi及び信号線Seiに電気的に接続されており、プリチャージ信号がTFT11、12a及び12bのゲートに供給された後、プリチャージ電圧がTFT12a及び12bの夫々のソース及びドレイン間に供給される。これにより、信号線Soi及び信号線Seiの電位差を小さくするように、TFT11のソース及びドレイン間、TFT12a及び12bの夫々のソース及びドレイン間に電流が流れ、信号線Soi及び信号線Seiの夫々の電位が中間電位に等しくなる。したがって、差動増幅回路15が第1電位信号及び第2電位信号を比較する前提として、これら信号を差動増幅回路15に供給する信号線Soi及び信号線Seiの電位を揃えることができる。
第1電位信号及び第2電位信号が、電位が揃った信号線Soi及び信号線Seiの夫々を介して差動増幅回路15に供給された場合、画素部70から出力された第1電位信号及び第2電位信号の電位の高低関係が維持されたまま第1電位信号及び第2電位信号が差動増幅回路15に供給される。したがって、第1電位信号の電位及び第2電位信号の電位の高低関係が信号線Soi及び信号線Sei間の電位差に起因して変動することを低減でき、第1電位信号及び第2電位信号の電位の高低関係が逆転することを低減できる。
第1駆動信号供給回路21は、第1駆動信号供給線41及びプルアップ回路31を備えている。第1駆動信号供給線41は、差動増幅回路15に電気的に接続されたTFT13pのゲートに電気的に接続されており、外部から供給された第1駆動信号SApEをTFT13pのゲートに供給する。第1駆動信号は、センスアンプを駆動するためのセンスアンプ駆動信号であり、後述するように差動増幅回路15は、接続点So及びSeの夫々に入力される信号のうち高い電位を有する信号の電位をより高くし、低い信号の電位をより低くするセンスアンプとして機能する。TFT13pはpチャネル型のTFTであり、TFT13pは第1駆動信号SApEがゲートに供給されるとオン状態に切り換わり、電源VDDを差動増幅回路15の接続端子Spに供給する。
ここで、図6に示すように、プルアップ回路31はゲートが接地されたpチャネル型のTFT131を備えている。TFT131は、第1駆動信号供給線41に電源VDDを供給する。
第2駆動信号供給回路22は、第2駆動信号供給線42及びプルダウン回路32を備えている。第2駆動信号供給線42は、差動増幅回路15に電気的に接続されたTFT13nのゲートに電気的に接続されており、外部から供給された第2駆動信号SAnEをTFT13nのゲートに供給する。TFT13nはnチャネル型のTFTであり、第2駆動信号SAnEがゲートに供給されるとオン状態に切り換わり、電源VDDを差動増幅回路15に供給する。プルダウン回路32は、第2駆動信号供給線42の電位を維持する。
差動増幅回路15は、画像表示領域10aの周辺に位置する周辺領域に形成されていると共に信号線Soi毎に設けられている。トランスミッションゲート6がオン状態になった際に、第1電位信号が信号線Soiから差動増幅回路15の接続点Soの夫々に供給される。差動増幅回路15は、第1電位信号及び第2電位信号を比較することによって信号線Soi及びSeiの夫々を介して不図示のテスト回路に高電位信号及び低電位信号を出力する。加えて、差動増幅回路15毎に信号線Soiが電気的に接続されているため、画像表示領域10a内で各信号線Soiに電気的に接続された画素部70の不具合の有無を画素部70毎、即ち画素部70を構成する画素回路毎に検出できる。
ここで、図4を参照しながら差動増幅回路15の詳細な構成を説明する。図4は、差動増幅回路15の電気的な構成を示す回路図である。
図4において、差動増幅回路15は、pチャネル型のTFT51及び52と、nチャネル型のTFT53及び54とを備えた交差結合型の差動増幅回路である。より具体的には、TFT51及び52が電気的に直列に接続された直列回路と、TFT53及び54が電気的に直列に接続された直列回路とが電気的に並列に接続されている。TFT51のゲートが、TFT52及び54の接続点Soに電気的に接続されている。TFT52のゲートは、TFT51及び53の接続点Seに電気的に接続されている。TFT53のゲートは、TFT52及び54の接続点Soに電気的に接続されている。TFT54のゲートは、TFT51及び53の接続点Seに電気的に接続されている。接続点Soは、第1信号線Soiに電気的に接続されており、接続点Seは、第2信号線Seiに電気的に接続されている。TFT51及び52の接続点Spは、TFT13pのドレインに電気的に接続されている。TFT53及び54の接続点Snは、TFT13nのドレインに電気的に接続されている。
ここで、差動増幅回路15を構成するTFT51、52、53及び54は、後述するように単結晶シリコン層を有しているため、例えば高温ポリシリコン層をチャネル層として備えるTFTに比べて、第1電位信号及び第2電位信号を高速で処理し、高電位信号及び低電位信号を迅速に出力できる。加えて、TFT51、52、53及び54に含まれるチャネル層等の半導体層として高温ポリシリコンを用いた場合には、キャリアの高い移動度を得るためにチャネル層の面積を広げる必要があるが、単結晶シリコン層を用いることによりチャネル層の面積を広げることなくTFT51、52、53及び54のチャネル層におけるキャリアの移動度を高速化できる。これにより、液晶装置100のサイズを増大させることなく、画素回路の検査を高速且つ正確に実行できる。
また、液晶パネル100では、画像表示領域10aには光を透過させない単結晶シリコン層を含むTFTが形成されていないため、TFTアレイ基板10の画像表示領域10aを介して光を透過させることが可能である。したがって、液晶パネル100によれば、画素回路の検査の高速化を可能にしつつ、反射型液晶装置だけでなく透過型の液晶装置等の電気光学装置にも応用でき、表示方式に制約を受けない汎用性の高い電気光学装置を提供できる。
TFT51、52、53及び54が単結晶シリコン層を含んでいることによって、これらTFTは、第1電位信号及び第2電位信号が供給されるに伴い、互いに適切なタイミングで協調しながら動作することができる。より具体的には、TFT51、52、53及び54が、信号線のピッチに合わせて周辺領域の狭い領域に形成された高温ポリシリコン層を含む場合、高温ポリシリコン層を流れるキャリアの移動度が素子間でばらつき、差動増幅回路15は第1電位信号及び第2電位信号を適切なタイミングで処理することが難しくなり、高電位信号及び低電位信号を適切なタイミングで出力できない場合がある。
このような場合、差動増幅回路15を構成するTFTが単結晶シリコン層を含んでいることにより、狭い領域にTFTを形成した場合でも高温ポリシリコン層を含むトランジスタ素子を形成する場合に比べてチャネル層における移動度のバラツキを素子間で低減でき、TFT51、52、53及び54を互いに協調するように動作させることが可能である。これにより、第1電位信号及び第2電位信号を適切なタイミングで処理し、画素回路の不具合の有無を判定可能なように高電位信号及び低電位信号を迅速に出力できる。
差動増幅回路15は、第1電位信号が第2電位信号より僅かに高い電位を有している場合には、第1電位信号に比べて電位が高められた高電位信号を信号線Soiを介して判定手段の一例であるテスト回路に出力する。このように電位が高められた高電位信号によれば、第1電位信号の電位が第2電位信号の電位より高いことを明確にできる。差動増幅回路15は、第1電位信号が第2電位信号より僅かに低い電位を有している場合には、第1電位信号に比べて電位がより低くされた低電位信号を信号線Soiを介して出力する。このような低電位信号によれば、第1電位信号の電位が第2電位信号の電位より低いことを明確にできる。
信号線Seiを介して差動増幅回路15に供給される第2電位信号は、第1電位信号の電位を高くする或いは低くする際の基準となる基準電位である。第1電位信号は、信号線Soiに電気的に接続された画素部70に不具合が生じているか否か、即ち画素部70の良否を反映した信号であり、第2電位信号と第1電位信号との電位差は、これら信号線の配線容量によって変動する電位の大きさに比べて僅かな大きさである。差動増幅回路15は、第1電位信号の電位及び第2電位信号の高低関係が明確に判定できるように高電位信号又は低電位信号を出力する。
加えて、第1電位信号は画素部70から信号線Soiを介して差動増幅回路15に供給され、第2電位信号は第2電圧供給線27及び信号線Seiを介して差動増幅回路15に供給される。したがって、第2電圧供給線27から一定の電位の信号、即ち中間電位の信号を供給すれば、画素部の検査時には常時第2電位信号は一定の中間電位に維持されていることになり、ノイズに影響されることなく第1電位信号及び第2電位信号の電位を正確に比較できる。これにより、画素部70に不具合が生じているか否かを正確に判定できるように高電位信号及び低電位信号が出力される。
図3に図示しないテスト回路は、信号線Soiに電気的に接続された画素部70に不具合が生じているか否かを電圧論理に基づいて判定する。このテスト回路は、画素部に予め供給されていた第1電位信号のもとになる検査信号の電位の第2電位信号の電位に対する高低関係と、中間電位及び高電位信号の電位又は低電位信号の電位の高低関係の情報とを比較することによって画素部70に不具合が発生しているか否かを判定する。より具体的には、第1電位信号の元になる検査信号の電位が中間電位より高い場合に、差動増幅回路15から高電位信号が出力されれば信号線Soiに電気的に接続された画素部70、即ち第1電位信号のもとになる検査信号が供給された画素部70に不具合が発生していないとテスト回路は判定する。同様に第1電位信号のもとになる検査信号の電位が第2電位信号の電位より低い場合に、差動増幅回路15から低電位信号が出力されれば信号線に電気的に接続された画素部70、即ち第1電位信号のもとになる検査信号が供給された画素部に不具合が発生していないとテスト回路は判定する。
第1電位信号の基になる検査信号の電位が第2電位信号の電位より高い場合に差動増幅回路15から低電位信号が出力されれば、信号線Soiに電気的に接続された画素部70、即ち第1電位信号の基になる検査信号が供給された画素部70に何らかの不具合が発生しているとテスト回路は判定する。第1電位信号の基になる検査信号の電位が第2電位信号の電位より低い場合に差動増幅回路15から高電位信号が出力されれば信号線Soiに電気的に接続された画素部70、即ち第1電位信号のもとになる検査信号が供給された画素部70に何らかの不具合が発生しているとテスト回路は判定する。
ここで、図3及び4を参照しながら差動増幅回路15が高電位信号又は低電位信号を出力する手順を説明する。ここでは、中間電位を有する第2電位信号の電位に比べて高い電位を有する第1電位信号が差動増幅回路15に供給された場合を例に挙げて説明する。
図3および図4において、第2駆動信号供給回路22からTFT13nに第2駆動信号SAnEが供給されると、TFT13nがオン状態に切り換えられ、TFT13nを介して接続点Snの電位がグランド電位に近づく。TFT53のソースの電位は中間電位に設定されているため、TFT53のソース・ドレイン間に電流が流れ、接続点Seの電位が低下する。このとき、pチャネル型のTFT52のゲートは接続点Seに電気的に接続されているため、接続点Seの電位が低下していることによってTFT52がオン状態に切り換えられる。第1駆動信号供給回路21からTFT13pに第1駆動信号SApEが供給されると、TFT13pがオン状態に切り換えられ、TFT13pを介して接続点Spに電源VDDが供給される。これにより、電源VDDがTFT13p及び52を介して接続点Soに供給され、接続点Soの電位が高められる。
このようにして差動増幅回路15は、第1電位信号の電位を高め、且つ第2電位信号の電位を低くする。差動増幅回路15によれば、第1電位信号が中間電位より高い場合に、第1電位信号をより高い電位を有する高電位信号としてテスト回路等の判定手段に出力できる。したがって、テスト回路等の判定手段は、中間電位より低い電位を有する参照信号と高電位信号との電位の高低関係を明確に判断でき、電圧論理に基づいて画素部70の良否を判定できる。第1電位信号の電位が第2電位信号の電位より低い場合には、上述したTFT52及び53と同様にTFT51及び54が動作し、第1電位信号に基づいて低電位信号が出力される。この場合には、中間電位に設定されて第2電位信号は電位が高められた参照信号として出力され、これと共に第1電位信号は参照信号の電位より低い電位を有する低電位信号として出力される。尚、参照信号とは、差動増幅回路15から第2電位信号に基づいて出力された信号である。
再び図3において、TFTアレイ基板10の構成を説明する。Y−ドライバ回路104は、画素部70の検査時においてスイッチング信号を走査線毎に順次供給する。ここで、スイッチング信号とは、画像を表示する際に画素部70に供給される画像表示用の走査信号とは異なる信号であり、予め画素部70に供給された検査信号を画素部70から出力させるために画素部70が備えるスイッチング素子をオン状態に切り換えるための信号である。
X−ドライバ回路101は、サンプリング回路110を構成するサンプリングスイッチ111にサンプリング信号を供給し、これらサンプリングスイッチ111をオン状態に切り換える。ここで、「サンプリング信号」とは、画像を表示する際にX−ドライバ回路101からサンプリング回路110に供給される信号とは異なり、各行の画素部70から出力された第1電位信号に基づいて差動増幅回路15から一括で出力された高電位信号又は低電位信号を画素部70毎に外部のテスト回路に個別に出力するための信号である。
サンプリング回路110は、画素部70を検査する際に各行毎に読み出される第1電位信号を画素部70に対応させて個別に出力させ、画像信号供給線112を介して外部のテスト回路に高電位信号又は低電位信号を出力する。サンプリング回路110によれば、画素部70の行毎に出力される高電位信号又は低電位信号をこの行を構成する画素部70毎にテスト回路に出力でき、テスト回路は不具合の発生の有無を画素部毎に判定できる。したがって、画像表示領域内にマトリクス状に配置された画素部70の良否を正確に画素部毎に検出できる。加えて、サンプリング回路110及びX−ドライバ回路101等の既存の回路を用いて検査精度を高めることが可能であるため、別途新たに設ける回路を低減しつつTFTアレイ基板10の製造コストを低減でき、且つ歩留まりを向上させることが可能である。
次に、図5及び図8を参照しながら、画素部の回路構成及び配置を説明する。図5は画素部の回路図であり、図8は、画像表示領域における画素部、走査線及び信号線の配置を模式的に示した配置図である。
図5において、画素部70は、本発明の「スイッチング素子」の一例であるTFT73、液晶素子72、及び蓄積容量73を備えており、TFT73及び蓄積容量73が本発明の「画素回路」の一例を構成する。尚、液晶パネル100を構成した後には、液晶素子を画素回路の一部に含んでいてもよい。
TFT71は、高温ポロシリコン層を含む素子であり、ソースが信号線Soiに電気的に接続されており、ゲートが走査線Gjに電気的に接続されている。TFT71は、検査時に供給されるスイッチング信号によってオンオフが切り換えられ、画素部70は第1電位信号を信号線Soiに出力する。液晶素子72は、TFTアレイ基板10及びTFTアレイ基板10に対応するように配置される対向基板間に注入される液晶と、この液晶を挟持する一対の電極を有している。蓄積容量73は、画像表示が行われる際に画素部70に供給された画像信号を一時的に保持し、複数の画素部70のアクティブマトリクス駆動を可能にする。
画像表示領域10aではTFTアレイ基板10を介して高温ポリシリコン層に光が照射され、TFT71に光リーク電流が流れる場合がある。しかしながら、高温ポリシリコン層は、単結晶シリコン層に比べて光リーク電流が小さいため、例えば高温ポリシリコン層をチャネル層として備えるTFT等のスイッチング素子に光が照射されたとしても、スイッチング素子は実使用上問題なく正常に作動する。
このように、光が透過する画像表示領域10aに形成されるTFT71を構成する半導体層と、光を透過させる必要がない周辺領域に形成されたTFT51、52、53及び54を構成する半導体層を作り分けることにより、画素回路の検査を高速且つ正確に実行できると共に、所要の素子特性を得つつ、移動度が高いTFT51、52、53及び54に流れる光リーク電流を低減できる。
図8において、複数の走査線Gj及び複数の信号線Soiが、画像表示領域10aで互いに交差するように配設されており、複数の画素部70は、信号線Soiが走査線Gjと交差する交差領域Pjiに夫々配置されると共に、交差領域Pjiにおいて信号線Soiに電気的に接続されている。
尚、図8では、画素部70の配置を示すために便宜上走査線Gj及び信号線Soiの交点に画素部70を配置しているが、画素部70は、交差領域Pji内に配置されていればよく、画像表示領域10aでマトリクス状に分布するように走査線Gj及び信号線Soiで規定された基板上の画素領域に配置されている。
次に、図3、図5及び図8を参照しながら、画素部70から差動増幅回路15に第1電位信号及び第2電位信号を供給する手順を説明する。
図3、図5及び図8において、先ず走査線G1に電気的に接続された複数の画素部70が備えるスイッチング素子71の夫々に走査線G1を介してスイッチング信号が供給される。この段階で、走査線G1に電気的に接続された画素部70から第1電位信号が差動増幅回路15に供給される。このとき、第1電位信号を差動増幅回路15に供給できるようにトランスミッションゲート6はオン状態に切り換えられており、走査線G1に電気的に接続された画素部70の夫々から信号線Soiを介して第1電位信号が差動増幅回路15に供給される。このとき、第2電位信号も信号線Seiを介して差動増幅回路15に供給される。続いて、複数の走査線Gnの2行目の走査線G2を介して走査線G2に電気的に接続された画素部70にスイッチング信号が供給され、これら画素部70から第1電位信号が差動増幅回路15に供給される。スイッチング信号は、Y−ドライバ回路104から各走査線Gjに出力されるが、画像を表示する際に走査線Gjから画素部70に供給される走査信号とは異なる信号である。このようにして、最終行の走査線Gnに電気的に接続された画素部70まで順次スイッチング信号が供給され、各画素部70から第1電位信号及び第2電位信号の夫々が差動増幅回路15に供給される。
次に、図3を参照しながら差動増幅回路15から出力された高電位信号又は低電位信号を個別に判定手段に出力する手順を説明する。
図3において、信号線Soiの一端は差動増幅回路15まで延在されており、他端はX−ドライバ回路101まで延在されている。信号線Soiが画像表示領域10a内で複数の走査線Gjと交差するように配設されており、信号線Soiの途中にはサンプリング回路110を構成するTFT111が電気的に接続されている。画像表示領域10aで画像を表示する際には、信号線Soiは各画素部70に画像信号を供給するデータ線として機能する。即ち、信号線Soiは、画像表示領域10aに画像信号を供給するためのデータ線と共用されると共に、検査時にはサンプリング回路110を介して差動増幅回路15から出力された高電位信号又は低電位信号をテスト回路に出力する。本実施形態では、信号線Soiがそのままデータ線として機能するように信号線Soiが各部と電気的に接続されている。これにより、信号線Soiから高電位信号又は低電位信号をテスト回路に出力する際に、高電位信号又は低電位信号と比較される参照信号が信号線Sei及び第2電圧供給線27介してテスト回路に出力される。
データ線と共用された信号緯Soiによれば、データ線とは別に信号線を設ける必要がない。したがって、画像表示領域10aにおける開口領域のサイズを狭めることなく、画素部70の良否を判定するために高電位信号又は低電位信号を出力するための回路を構成することが可能である。よって、画質を高めるために画素部の密度を高めるに伴いデータ線のピッチが狭められた場合でも、画素部の画質を低下させることなく画素部の良否を検査するための検査回路4を基板上の狭い領域に形成できる。
TFTアレイ基板10によれば、画素部70毎に信号線Soiが電気的に接続されているため、複数の画素部の良否を個別に判定でき、不具合が生じている画素部を特定できる。尚、画像を表示する際には、例えばトランスミッションゲート6をオフ状態に切り換えておけば、画像信号を供給するためにデータ線として信号線Soiを使用でき、画像表示領域10aで支障なく画像を表示できる。
このように、本実施形態の液晶パネル100によれば、TFTアレイ基板10を製造した段階で画素部に生じている不具合を正確に且つ迅速に漏れなく検出することが可能であり、これに伴い例えば液晶装置等の電気光学装置の製造効率を高めながら歩留まりを高めることができる。
次に、図9を参照しながら、信号線Soi及び信号線Seiを介して高電位信号及び低電位信号を出力する際の各種信号のタイミングを説明する。図9は、信号線Soi及び信号線Seiを介して各種信号を出力するタイミングを示したタイミングチャートである。尚、図9では、画素部に予め供給される検査信号の電位が中間電位より高い場合を例に挙げている。
図9において、タイミングt1までに画素部70には検査信号が供給されている。プリチャージ回路25及びイコライズ回路23の夫々は、プリチャージ信号供給線44及びイコライズ信号供給線43の夫々を介してタイミングt1にプリチャージ信号PCGをTFT11、12a及び12bのゲートに供給する。このとき、TFT11、12a及び12bはオン状態となり、第1電圧印加用配線24を介してプリチャージ電圧が信号線Soiに供給され、第2信号供給線27及びTFT12aを介して中間電位が信号線Seiに印加される。これにより、信号線Soi及び信号線Seiの電位が中間電位に設定される。
トランスミッションゲート6がオン状態に切り換えられた後、走査線G1は、タイミングt3においてスイッチング信号を画素部70に供給し、交差領域P1iにおいて第1電位信号が信号線Soiを介して差動増幅回路15に供給される。尚、走査線G1は、走査線G1に電気的に接続された画素部70の全てにスイッチング信号を供給し、走査線G1に電気的に接続された画素部70が備えるTFT71がオン状態に切り換えられる。第1電位信号は、走査線G1に電気的に接続された複数の画素部70の夫々からこれら画素部に対応する差動増幅回路15に供給される。
ここで、画素部70に不具合が生じていない場合には、予め画素部に供給された検査信号の電位と同様に、中間電位より高い電位を有する第1電位信号が信号線Soiを介して差動増幅回路15に供給される。このとき、第1電位信号は、中間電位よりわずかに高い電位を有している。第2電位信号を差動増幅回路15に供給するための信号線Seiの電位は、予め設定された中間電位であり、第1電位信号の電位より僅かに低い。このように、画素部70に不具合が生じていない場合には、画素部70に予め供給された検査信号の電位及び中間電位間の電位の高低関係が、第1電位信号の電位及び第2電位信号の電位の高低関係にそのまま維持されている。
タイミングt4に第2駆動信号供給回路22からTFT13nに駆動信号SAnEが供給されると、差動増幅回路15は信号線Seiの電位を低下させる。これにより、第1電位信号が供給された接続点Soの電位より低い電位を有する接続点Seの電位は、第2電位信号を供給された時点より低い電位に下げられる。
タイミングt5において、第1駆動信号供給回路21からTFT13pに第1駆動信号SApEが供給されると、差動増幅回路15は第1電位信号が供給された接続点Soの電位を第2電位信号が供給された時点の電位より高める。
タイミングt4及びt5の夫々において、差動増幅回路15に供給された信号のうち低い電位を有する第2電位信号が供給された接続点Seの電位はより低く下げられ、高い電位を有する第1電位信号が供給された接続点Soの電位はより高く上げられる。これにより、接続点So及びSeの夫々の電位の高低関係が明確になる。差動増幅回路15は、接続点Soの電位を有する高電位信号を信号線Soiを介してテスト回路等の判定手段に出力する。これと同時に差動増幅回路15は、接続点Seの電位を有する参照信号を信号線Seiを介してテスト回路等の判定手段に出力する。
テスト回路は、高電位信号及び参照信号を比較する。高電位信号は第1電位信号より電位が高められており、且つ参照信号は中間電位より電位が下げられているので、テスト回路は、第2電位信号及びこの第2電位信号よりわずかに高い電位を有する第1電位信号を比較する場合に比べて、高電位信号の電位が参照信号の電位より高いことを明確に判定できる。ここで、検査信号の電位及び中間電位の高低関係と、高電位信号の電位及び参照信号の電位の高低関係は一致しているため、テスト回路は検査対象である画素部に不具合が生じていないと判定する。
次に、走査線G2に電気的に接続された画素部の良否を判定するために、タイミングt6からt7間において、信号線Soi及びSeiにプリチャージ電圧が供給され、これら信号線が再び中間電位に設定される。
タイミングt8において、走査線G2がスイッチング信号を出力し、走査線G2に電気的に接続された画素部70にスイッチング信号が供給される。スイッチング信号が供給された画素部70は、走査線G1に電気的に接続された画素部70と同様に第1電位信号を信号緯Soiを介して差動増幅回路15に出力する。ことき、信号線Seiは第2電位信号を差動増幅回路15に供給する。これにより、走査線G1と同様にして信号線Soiに電気的に接続された画素部70のうち走査線G2に電気的に接続された画素部70に対応した高電位信号又は低電位信号、及び参照信号が差動増幅回路から各信号線を介してテスト回路に出力され、走査線G2に電気的に接続された画素部70の良否を判定できる。このようにして、順次走査線G3、G4、・・・、Gnの夫々に電気的に接続された画素部の良否を順次判定することが可能である。加えて、すでに述べたように、各差動増幅回路15から出力される高電位信号又は低電位信号をサンプリング回路110を介して差動増幅回路15毎にテスト回路に出力できることから、画素部毎に良否を判定することが可能であり、画像表示領域10aに配置された複数の画素部の一つ一つについて不具合が生じていないことを確認できる。
次に、図9を参照しながら画素部に不具合が生じている場合を説明する。画素部70には、予め中間電位より高い電位を有する検査信号が供給されている。走査線G1からスイッチング信号が画素部に供給されたタイミングt3において、画素部70は中間電位より僅かに低い電位を有する第1電位信号を差動増幅回路15に供給する。尚、中間電位より低い電位を有する第1電位信号が供給された接続点Soの電位を図中点線で示したL0とする。ここで、第1電位信号が中間電位より低い電位を有しているのは、例えば電流リークが生じているTFT、或いは電流リークが生じている蓄積容量を画素部が含んでいる場合に相当する。
タイミングt4において、第2駆動信号供給回路22からTFT13nに第2駆動信号SAnEが供給されると、差動増幅回路15は、中間電位より低い電位を有する第1電位信号が供給された接続点Soの電位を更に低い電位に低下させる(図中点線L1で示す)。より具体的には、差動増幅回路15の接続点Soに供給された第1電位信号の電位は、差動増幅回路15の接続点Seに供給された第2電位信号の電位より僅かに低いため、差動増幅回路15は第1電位信号及び第2電位信号の電位を比較し、信号線Soiの電位をより低い電位に下げる。差動増幅回路15は、接続点Soの電位と等しい電位を有する低電位信号を出力する。
タイミングt5において、第1駆動信号供給回路21からTFT13pに第1駆動信号SApEが供給されると、差動増幅回路15は第2電位信号の電位を高める。接続点Seの電位は差動増幅回路15によって電位が下げられた接続点Soの電位より高い電位であるため、差動増幅回路15は、接続点Seの電位を中間電位より高い電位に高める。差動増幅回路15は、中間電位より電位が高められた接続点Seの電位と等しい電位を有する参照信号を出力する。
この結果、テスト回路は、信号線Soi及び信号線Seiの夫々に供給された第1電位信号及び第2電位信号の高低関係が維持されたままの低電位信号及び参照信号を検出する。テスト回路は、第1電位信号より電位が下げられた低電位信号を検出することによって第1電位信号の電位が中間電位より低いことを明確に検出できる。尚、低電位信号及び中間電位の高低関係は中間電位の電位に対する検査信号の電位の高低関係とは逆であり、このような場合にはテスト回路は画素部に不具合が生じていると判定する。
このように、本実施形態の液晶パネル100によれば、予め画素部に供給された検査信号の電位及び中間電位の高低関係と、テスト回路で電位が比較される高電位信号又は低電位信号の電位、及び参照信号の電位の高低関係が一致するか否かを判定することによって、画素部に不具合が生じているか否かを判定できる。加えて、差動増幅回路15を構成するTFT51、52、53及び54が単結晶シリコン層を含んでいるため、高温ポリシリコン層を用いてこれらTFTを構成する場合に比べて、TFTの素子特性のバラツキを低減しつつ、第1電位信号及び第2電位信号を高速で処理できる。これにより、画素部の検査を迅速に実施することが可能である。
(電気光学装置の製造方法)
次に、図10乃至図14を参照しながら液晶パネル100の製造方法を説明する。尚、図10乃至図14は、液晶パネル100の製造工程のうち主要な工程を示した工程図であり、TFTアレイ基板10側の画像表示領域及び周辺領域における各層の断面に対応させて示している。
次に、図10乃至図14を参照しながら液晶パネル100の製造方法を説明する。尚、図10乃至図14は、液晶パネル100の製造工程のうち主要な工程を示した工程図であり、TFTアレイ基板10側の画像表示領域及び周辺領域における各層の断面に対応させて示している。
図10の工程(1)に示すように、まず石英基板1100を用意する。ここで、好ましくはN2(窒素)等の不活性ガス雰囲気且つ約850〜1300℃、より好ましくは1000℃の高温でアニール処理し、後に実施される高温プロセスにおけるTFTアレイ基板10に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前に石英基板1100を同じ温度かそれ以上の温度で熱処理しておく。
このように処理された石英基板11000の全面に、Ti、Cr、W、Ta、Mo及びPb等の金属や金属シリサイド等の金属合金膜を、スパッタにより、100〜500nm程度の層厚、ここでは約200nmの層厚の遮光膜11を形成する。
次に、工程(2)に示すように、フォトリソグラフィにより第1遮光膜110aのパターンに対応するレジスト膜500を形成する。
次に、工程(3)に示すように、レジスト膜500を介して遮光層1100に対しエッチングを行うことにより、遮光層1100aを形成し、レジスト膜500を除去する。
次に、工程(4)に示すように、第1遮光膜1100aの上に、例えば、常圧又は減圧CVD法等によりTEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地膜120000を形成する。この下地膜120000の層厚は、例えば、約400〜1200nmとする。ここでは、1100nm程度とする。
次に、工程(5)に示すように、下地膜1200の表面を、グローバルに研磨して平坦化する。研磨による平坦化の手法としては、例えばCMP(化学的機械研磨)法を用いることができる。これにより、下地膜1200の膜厚を約600nmとした。
次に、工程(6)に示すように、基板11000と単結晶シリコン基板210aとを貼り合わせる。
貼り合わせに用いる単結晶シリコン基板210aは、例えば厚さ600μmであり、その表面があらかじめ50〜800nm、ここでは200nm程度酸化されて、酸化膜210bが形成されている。これは貼り合わせ後に形成される単結晶シリコン層210と酸化膜層210bの界面を熱酸化で形成し、電気特性の良い界面を確保するためである。さらに、単結晶シリコン基板210aには、水素イオン(H+)が例えば加速電圧100keV、ドーズ量10×1016cm-2にて注入されており、その注入深さは、基板表面から約300nmとなっている。図では、単結晶シリコン基板210aのうち、点線より下側の領域に水素イオンが注入された状態となっている。
この貼り合わせでは、基板1100上の下地膜1200と単結晶シリコン基板210aの酸化膜210bが接するように貼り合わされる。貼り合わせ工程としては、例えば300℃で2時間の熱処理によって2枚の基板を直接貼り合わせる方法を採用できる。
次に、工程(7)に示すように、貼り合わせた単結晶シリコン基板210aの貼り合わせ面側の酸化膜210bと単結晶シリコン膜210を残したまま、単結晶シリコン基板210aを、基板110から剥離するための熱処理を行う。この基板の剥離現象は、単結晶シリコン基板中に導入された水素イオンによって、単結晶シリコン基板の表面近傍のある層でシリコンの結合が分断されるために生じるものである。例えば、貼り合わせた2枚の基板を毎分20℃の昇温速度にて600℃まで加熱することにより行うことができる。この熱処理によって、貼り合わせた単結晶シリコン基板210aが基板1100と分離し、基板1100表面には、約200nm程度の膜厚の珪素酸化膜210bと70nm程度の膜厚の単結晶シリコン膜210とが形成される。なお、基板1100上に貼り合わされる単結晶シリコン膜210は、前に述べた単結晶シリコン基板210aに対して行われる水素イオン注入の加速電圧を変えることによって50nm〜3000nmまで任意の膜厚で形成することが可能である。この後、単結晶シリコン膜210表面をタッチポリッシングし、平滑化する。単結晶シリコン膜の厚みは50〜200nmが好ましく、本実施形態においては55nmとした。
本実施形態では、水素イオンを注入した単結晶シリコン基板を貼り合わせ後に熱処理によって分離するSmart Cut法を用いて、基板上に単結晶シリコン膜を形成するUni bond法を用いるため、基板全面に渡って膜厚均一性の高い単結晶シリコン膜を得ることができる。
この他に、単結晶シリコン膜を得るための手法としては、水素イオンを注入しない単結晶シリコン基板を基板に貼り合わせ、熱処理して貼り合わせた後、PACE(Plasma Assisted Chemical Etching)法によって単結晶シリコン層の膜厚を0.05〜0.8μm程度までエッチングして形成しても良い。このPACE処理によって単結晶シリコン膜は、例えば膜厚100nmに対しその膜厚均一性は10%以内のものが得られる。
また、単結晶シリコン膜を得るための他の手法としては、多孔質シリコン上に形成したエピタキシャルシリコン層を多孔質シリコン層の選択エッチングによって貼り合わせ基板上に転写するELTRAN(Epitaxial LayerTransfer)法を用いることもでき、成膜方法には依存しない。
次に、単結晶シリコン膜210上に窒化珪素膜を200nmの厚みにて成膜した後、工程(8)に示すように、周辺領域のみに窒化珪素膜からなるマスク211が残るように、画像表示領域中に形成された窒化珪素膜をエッチングにより除去する。ここで、マスクとしては、窒化珪素膜といった無機膜以外に有機膜を用いることもできるが、マスクとして有機膜を用いる場合では、マスクを除去する際、後述するシリコンの注入によってレジストが固化し剥離できない可能性があるのに対して、窒化珪素膜といった無機膜では、前記のような問題がないため、無機膜を用いることが好ましい。
次に、工程(8)に示すように、マスク211を介して、珪素イオン(Si+)を、40keVの加速電圧で、3×1015cm-2の量で注入する。これにより、画像表示領域においては、珪素同士の結合がきれた状態の膜210cが形成される。一方、周辺領域においては珪素イオンが注入されていない単結晶シリコン膜210のままとなる。
次に、工程(9)に示すように、マスク211を熱燐酸により剥離する。この後、窒素雰囲気中にて、600〜700℃の温度下、ここでは640℃の温度下で6時間加熱し、非単結晶シリコン膜の固相成長を行う。この工程により、画像表示領域においては、非単結晶シリコン膜210cがポリシリコン化されてポリシリコン膜210dが形成される。一方、周辺領域においては、単結晶シリコン膜210eが形成された構成となる。ここで、ポリシリコン化及び固相成長の手段としては、レーザーアニールを用いても良い。
次に、図11の工程(10)に示すように、フォトリソグラフィ工程、エッチング工程等により、画像表示領域においては、所定パターンの半導体層1a、及び半導体層1aから延設された容量用電極1fを形成する。周辺領域においては半導体層401及び402を形成する。
本実施形態においては、珪素イオン注入後にシリコン膜をパターニングしているが、シリコン膜をパターニングしてから、周辺領域をマスクした状態で珪素イオンを注入することもできる。
次に、工程(11)に示すように、画像表示領域における画素スイッチング用TFT30を構成する半導体層1a、容量用電極1f、周辺領域におけるn型TFTを構成する半導体層401及びp型TFTを構成する半導体層402を、約850〜1300℃の温度、好ましくは約1000℃の温度で30分程度熱酸化することにより、約30nmの比較的薄い厚さの熱酸化シリコン膜を形成する。即ち、最終的に半導体層401が、差動増幅回路15に含まれるn型TFTの一部となり、半導体層402が差動増増幅回路15に含まれるp型TFTの一部となる。更に、30〜50nmの厚みにて減圧CVD法等により高温酸化シリコン膜(HTO)膜を形成し、熱酸化シリコン膜とHTO膜の二層からなるゲート絶縁膜2を形成する。この結果、半導体層1a、401、402及び第1蓄積容量電極1fの厚さは、約40nmの厚さ、ゲート絶縁膜2の厚さは、約60〜80nmの厚さとなる。
次に、工程(12)に示すように、半導体層1aを延設してなる第1蓄積容量電極1fを低抵抗化するため、基板1100の表面の走査線3a(ゲート電極)に対応する部分にレジスト膜501を形成し、これをマスクとしてその上からPなどのV族元素のドーパント、ここではPイオンを70keVの加速電圧、3×14/cm2のドーズ量にてドープする。
次に、工程(13)に示すように、レジスト膜501を除去し、下地膜1200に、遮光膜11aに至るコンタクトホール13を反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。この際、反応性イオンエッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール13等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール1300等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
次に、工程(14)に示すように、減圧CVD法等によりポリシリコン膜3を350nm程度の厚さで堆積した後、リン(P)を熱拡散し、ポリシリコン膜3を導電化する。又は、Pイオンをポリシリコン膜3の成膜と同時に導入したドープトシリコン膜を用いてもよい。これにより、ポリシリコン膜3の導電性を高めることができる。
次に、工程(15)に示すように、レジスト膜を用いたフォトリソグラフィ工程、エッチング工程等により、所定パターンの走査線3aと共に容量線3bを形成する。
次に、図12において、工程(16)に示すように、周辺領域のPチャネルTFTとなる半導体層402を除く基板全面にレジスト膜502を形成する。その後、このレジスト膜502及びゲート電極404をマスクとして、半導体層402にBなどのIII族元素のドーパント、ここではBF2イオンを90keVの加速電圧、2×1015cm-2のドーズ量にてドープする。これにより、周辺領域におけるPチャネルTFTに対応するソース領域402b及びドレイン領域402cが形成される。ドープ後、レジスト膜502は除去される。
次に、工程(17)に示すように、周辺領域のPチャネルTFTとなる半導体層402を覆うようにレジスト膜503を形成する。その後、レジスト膜503及び走査線(ゲート電極)3a、容量線3bをマスクとして、半導体層401及び半導体層1aに、PなどのV族元素のドーパント、ここでは、Pイオンを70keVの加速電圧、6×1012cm-2のドーズ量にてドープする。これにより画像表示領域のTFTの半導体層1aにおいては、低濃度ソース領域1b及び低濃度ドレイン領域1cが形成される。また、周辺領域においては、NチャネルTFTに対応するソース領域401b及びドレイン領域401cが形成される。ドープ後、レジスト膜503は除去される。
続いて、工程(18)に示すように、ゲート電極3aよりも幅が広い形状を有し、更に周辺領域におけるPチャネルTFTの半導体層402を覆う形状を有するレジスト膜504を形成する。その後、レジスト膜504及びゲート電極403をマスクとして、半導体層1a及び半導体層401に、PなどのV族元素のドーパント、ここではPイオンを70keVの加速電圧、4×1015/cm-2のドーズ量にてドープする。これにより、画像表示領域のTFTにおいては、高濃度ソース領域1d及び高濃度ドレイン領域1eが形成される。また、周辺領域のNチャネル型TFTにおいては、更に低抵抗化されたソース領域401b及びドレイン領域401cが得られる。ドープ後、レジスト膜504は除去される。
次に、工程(19)に示すように、画素スイッチング用TFT30における走査線3aと共に容量線3b及び走査線3aを覆うように、例えば、常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第1層間絶縁膜4を形成する。第1層間絶縁膜4の層厚は、約500〜1500nmが好ましく、更に800nmがより好ましい。
この後、半導体層にドープされた不純物イオンを活性化するために約850℃のアニール処理を20分程度行う。
次に、工程(20)に示すように、画像表示領域においては、データ線6aに対するコンタクトホール5を、周辺領域においては、ソース電極405a、406a及びドレイン電極405b、406bのそれぞれに対応するコンタクトホール420a、421a、420b、421bを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより第1層間絶縁膜4aをエッチングして形成する。
次に、図13において工程(21)に示すように、第1層間絶縁膜4aの上に、スパッタ処理等により、遮光性のAl等の低抵抗金属や金属シリサイド等を金属膜60として、約100〜700nmの厚さ、好ましくは約350nmに堆積する。
次に金属膜60を、フォトリソグラフィ工程、エッチング工程等によりパターニングし、工程(22)に示すように、データ線6a、ソース電極405a、406a、ドレイン電極405b、406bを形成する。
次に、工程(23)に示すように、データ線6a、ソース電極405a、406a、ドレイン電極405b、406bを含む第1層間絶縁膜4a上に、例えば、常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第2層間絶縁膜7を形成する。第2層間絶縁膜7の層厚は、約500〜1500nmが好ましく、更に800nmがより好ましい。
次に、図14の工程(24)に示すように、画素スイッチング用TFT30において、画素電極9aと高濃度ドレイン領域1eとを電気的に接続するためのコンタクトホール8を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
次に、工程(25)に示すように、第2層間絶縁膜7の上に、スパッタ処理等により、ITO膜等の透明導電性薄膜9を、約50〜200nmの厚さに堆積し、更に工程(26)に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極9aを形成する。
続いて、画素電極9aの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜16が形成される。
他方、対向基板20については、ガラス基板120等が先ず用意される。このガラス基板120上に、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て、マトリクス状の遮光膜23を形成する。尚、この遮光膜23は、Cr、Ni、Alなどの金属材料の他、カーボンやTiをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
その後、ガラス基板120の全面にスパッタ処理等により、ITO等の透明導電性薄膜を、約50〜200nmの厚さに堆積することにより、対向電極21を形成する。更に、対向電極21の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜22が形成される。
最後に、上述のように各層が形成されたTFTアレイ基板10と対向基板20とは、配向膜16及び22が対面するようにシール材により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層50が形成される。
このようにして形成されたTFTアレイ基板10及び対向基板20を貼り合わせることによって、液晶パネル100が形成される。また、電気光学装置の製造方法としては、TFTアレイ基板10を形成した後、TFTアレイ基板10及び対向基板20を貼り合わせる工程を含む。尚、TFTアレイ基板10及び対向基板20間に液晶層50などの電気光学物質を封入する場合に、その封入工程は、対向基板20とTFTアレイ基板10との貼り合わせ前であってもよいし、貼り合わせ後であってもよい。
本実施形態の液晶パネルの製造方法によれば、単結晶シリコン基板のうち画像表示領域に重なる部分を用いて高温ポリシリコン層を含むTFTを形成できると共に、周辺領域に単結晶シリコン層を含むTFT等の複数のトランジスタ素子を形成できる。差動増幅回路15は、このような単結晶シリコン層を備えたTFTを備えてなるため、素子特性のバラツキが高温ポリシリコン層を用いた場合より小さく、第1電位信号及び第2電位信号を高速、且つ適切なタイミングで処理できる。
次に、図15乃至図17を参照しながら液晶パネルの変形例を説明する。図15乃至図17は、各変形例における液晶パネルの主要な回路構成を示すブロック図である。尚、以下の各例では、画素部を検査する際のタイミングチャートは図9に示したタイミングチャートと同様であるため詳細な説明を省略する。
(変形例1)
図15において、本例の液晶装置410は、走査線Gjが延びる方向に沿って複数の画素部70で差動増幅回路15を共用できる点に特徴を有する。
図15において、本例の液晶装置410は、走査線Gjが延びる方向に沿って複数の画素部70で差動増幅回路15を共用できる点に特徴を有する。
図15において、差動増幅回路15毎に電気的に接続された信号線Soiのうち画像表示領域10aに延びる部分が複数の分岐線Soip(p=1、2、3、4)に分岐しており、これら分岐線毎に電気的に接続された画素部から第1電位信号を差動増幅回路15に供給できるように、分岐線毎に電気的に接続された複数のトランスミッションゲート16a、16b、16c及び16dを有している。
TFTアレイ基板410が供える検査回路404は、複数の差動増幅回路15、4つのトランスミッションゲート16a、16b、16c及び16d、複数の信号線Soi(i=1、2、・・・、m;mは2以上の整数)、及び複数の分岐線Soip(i=1、2、・・・、m;mは2以上の整数、p=1、2、3、4)、複数の信号線Sei(i=1、2、・・・、m;mは2以上の整数)、本発明の「切り換え手段」の一例を構成するテスト信号供給回路330、及び接続回路126を備えている。
分岐線Soipは、画像表示領域10a側から差動増幅回路15に延在する途中で合流し、夫々一本の信号線Soiとして接続点Soに電気的に接続されている。各分岐線Soipは、画像表示領域で画素部70に電気的に接続されている。信号線Seiは接続点Seに電気的に接続されている。
テスト信号供給回路330は、テスト回路接続ゲート端子回路140と、テストゲートデコーダ回路341、TFT15a、15b、15c及び15dを備えている。
テスト回路接続ゲート端子回路140は、TFT15a、15b、15c及び15dをオン状態に切り換える信号をTFT15a、15b、15c及び15dのゲートに供給する。TFT15a、15b、15c及び15dのソース及びドレインは、接続回路126a、126b、126c及び126dの夫々から延びる配線46a、46b、46c及び46dと、テストゲートデコーダ回路341とに電気的に接続されている。テストゲートデコーダ回路341は、画素部の検査時において、トランスミッションゲート16a、16b、16c及び16dを切り換える4系列の信号を互いに異なるタイミングで4つのトランスミッションゲート16a、16b、16c及び16dの夫々に供給する。トランスミッションゲート16a、16b、16c及び16dは、4系列の信号に応じて異なるタイミングでオン状態に夫々切り換えられることによって、各分岐線Soipの夫々から、第1電位信号が異なるタイミングで差動増幅回路15に供給される。差動増幅回路15は、順次各画素部70から供給される第1電位信号及び第2電圧印加用配線27から供給された第2電位信号に基づいて、高電位信号又は低電位信号を出力する。
本例の液晶パネル410では、トランスミッションゲート16a、16b、16c及び16dを順次切り換えることによって、走査線が延びる方向に沿って隣り合うように配設された複数の画素部70の夫々から供給される第1電位信号を、これら画素部で共用される差動増幅回路15で処理できる。したがって、画質を高めるために複数の画素回路が狭いピッチで配置されている場合でも、信号線のピッチに比べて広いスペースに差動増幅回路を設けることが可能であり、差動増幅回路が複数のトランジスタ等の半導体素子を有している場合には、これら半導体素子を簡便、且つ高品質で形成できる。逆に言えば、周辺領域のうち差動増幅回路が形成された領域を除く領域を広くとることができ、その領域に各種回路を形成し、電気光学装置のサイズを増大させることなく、より多くの回路を形成できる。これにより、液晶パネル410を高機能化することも可能である。
(変形例2)
図16において、本例の液晶パネルで210´は、差動増幅回路15毎に2本の信号線Sei及びSoiが電気的に接続されており、第1電位信号は2本の信号線の夫々から供給されている点に特徴を有する。
図16において、本例の液晶パネルで210´は、差動増幅回路15毎に2本の信号線Sei及びSoiが電気的に接続されており、第1電位信号は2本の信号線の夫々から供給されている点に特徴を有する。
2本の信号線Sei及びSoiの夫々には、画像表示領域10a内に延在されており、各信号線に画素回路が電気的に接続されている。本例の液晶パネルでは、信号線Sei及びSoiの夫々に画素回路が電位的に接続されているため、走査線が延びる方向に沿って隣接する2つの画素で一つの差動増幅回路を共用できる。
信号線Sei及びSoiの途中には、トランスミッションゲート16a及び16bが夫々電気的に接続されている。トランスミッションゲート16a及び16bのオンオフが順次切り替えられることによって各画素回路から順次信号線Sei及びSoiを介して第1電位信号が差動増幅回路15に供給される。第2電位信号は、第2電圧印加配線27を介して供給され、これら第1電位信号及び第2電位信号を比較することによって差動増幅回路15は、高電位信号及び低電位信号を出力する。
このように本例の液晶パネルによれば、走査線が延びる方向に沿って2つの画素回路で一つの差動増幅回路15を共用できるため、データ線のピッチが狭くなった場合でも、広い領域に差動増幅回路15を形成できる。加えて、上述した変形例1と同様に空いたスペースに他の回路を形成できるため、液晶パネルの性能を高めることできると共に高機能化できる。
(変形例3)
図17において、本例の液晶パネル310は、2本の信号線Sei及びSoi毎に差動増幅回路15を設けられている点で上述の変形例2と共通するが、各信号線Sei及びSoiが複数の分岐線Seip及びSoip(本例では、p=1、2とする。)を有しており、各分岐線Seip及びSoipの途中にトランスミッションゲート16a、16b、16c及び16dが夫々電気的に接続されている点に特徴を有する。
図17において、本例の液晶パネル310は、2本の信号線Sei及びSoi毎に差動増幅回路15を設けられている点で上述の変形例2と共通するが、各信号線Sei及びSoiが複数の分岐線Seip及びSoip(本例では、p=1、2とする。)を有しており、各分岐線Seip及びSoipの途中にトランスミッションゲート16a、16b、16c及び16dが夫々電気的に接続されている点に特徴を有する。
本例の液晶パネル310では、各分岐線Seip及びSoipの夫々に画素回路と電気的に接続されており、トランスミッションゲート16a、16b、16c及び16dのオンオフを順次切り換えることによって、各信号線Sei及びSoiを介して分岐線に応じた複数の画素回路から第1電位信号が差動増幅回路15に供給される。尚、本例では、各信号線Sei及びSoiの夫々は2本ずつ分岐線を有しているが、一の信号線から分岐する分岐線は3本以上であってもよい。
本例の液晶パネル310によれば、例えば走査線が延びる方向に沿って4つの画素回路で一つの差動増幅回路15を共用できるため、周辺領域において差動増幅回路15を形成すべき領域を広くとることが可能である。また、上述した各変形例と同様に、空いたスペースに他の回路を形成することも可能である。
(電子機器)
次に、図18及び図19を参照しながら、上述した液晶装置を応用した電子機器を説明する。図18は、本実施形態の電子機器の一例であるパーソナルコンピュータの構成を示す斜視図である。図18において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に述べた液晶装置1005の背面にバックライトを付加することにより構成されている。
次に、図18及び図19を参照しながら、上述した液晶装置を応用した電子機器を説明する。図18は、本実施形態の電子機器の一例であるパーソナルコンピュータの構成を示す斜視図である。図18において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に述べた液晶装置1005の背面にバックライトを付加することにより構成されている。
さらに、上述した液晶装置を携帯電話に適用した例について説明する。図19は、この携帯電話の構成を示す斜視図である。図19において、携帯電話1300は、複数の操作ボタン1302とともに、反射型の液晶装置1005を備えるものである。この反射型の液晶装置1005にあっては、必要に応じてその前面にフロントライトが設けられる。
尚、図18及び図19を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法、並びにこのような電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
10・・・TFTアレイ基板、15・・・差動増幅回路、100・・・液晶パネル、101・・・X−ドライバ、104・・・Y−ドライバ
Claims (15)
- 基板と、
前記基板の画像表示領域内で互いに交差するように配設された複数の走査線及び複数の信号線と、
前記複数の走査線及び前記複数の信号線の交差に応じて前記画像表示領域に配設された複数の画素回路と、
前記基板上における前記画像表示領域の周辺に位置する周辺領域に形成されており、前記信号線を介して前記画素回路から供給された第1電位信号が基準信号である第2電位信号より低い場合には前記信号線を介して前記第1電位信号の電位より低い電位を有する低電位信号を出力し、前記第1電位信号の電位が前記第2電位信号より高い場合には前記信号線を介して前記第1電位信号の電位より高い電位を有する高電位信号を出力する増幅手段とを備え、
前記増幅手段は、単結晶シリコン層を有すると共に互いに電気的に接続された複数のトランジスタで構成されること
を特徴とする電気光学装置。 - 前記単結晶シリコン層は、前記周辺領域に設けられた単結晶シリコン膜の一部であること
を特徴とする請求項1に記載の電気光学装置。 - 前記単結晶シリコン層は前記基板に単結晶シリコンを貼り合わせることで形成されていること
を特徴とする請求項1又は2に記載の電気光学装置。 - 前記画素回路は、高温ポリシリコン層を含むと共に前記走査線及び前記信号線に電気的に接続されたスイッチング素子を含んでおり、
前記第1電位信号は、前記走査線を介して前記スイッチング素子に供給されたスイッチング信号に応じて前記スイッチング素子がオン状態に切り換えられた状態で前記信号線を介して前記画素回路から前記増幅手段に供給されること
を特徴とする請求項1から3の何れか一項に記載の電気光学装置。 - 前記増幅手段は、前記複数のトランジスタ素子で構成されていると共に前記信号線毎に設けられた複数の差動増幅回路と、前記周辺領域に設けられており、前記信号線の途中に電気的に接続されたトランスミッションゲートと、前記トランスミッションゲートのオンオフを切り換える切り換え手段と、前記第2電位信号を前記複数の差動増幅回路の夫々に供給する信号供給線とを更に備えており、
前記第1電位信号は、前記トランスミッションゲートが前記切り換え手段によってオン状態に切り換えられた状態で前記信号線を介して前記差動増幅回路に供給されること
を特徴とする請求項1から4の何れか一項に記載の電気光学装置。 - 前記トランスミッションゲートは、前記切り換え手段から供給される一系列の信号によってオンオフが切り換えられるように前記複数の信号線に共通に電気的に接続された単一のトランスミッションゲートであり、
前記第1電位信号は、前記一系列の信号に応じて前記単一のトランスミッションゲートがオン状態に切り換えられた状態で前記複数の差動増幅回路に供給されること
を特徴とする請求項5に記載の電気光学装置。 - 前記信号線は、前記差動増幅回路に電気的に接続された本線と、前記走査線と互いに交差するように前記画像表示領域に延びており、前記本線から分岐した複数の分岐線とを有しており、
前記トランスミッションゲートは、前記切り換え手段から供給される複数系列の信号によって個別にオンオフが切り換えられるように前記複数の分岐線毎に電気的に接続された複数のトランスミッションゲートであり、
前記第1電位信号は、前記切り換え手段から異なるタイミングで供給された複数系列の信号に応じて、前記複数のトランスミッションゲートの夫々がオン状態に切り換えられた状態で前記分岐線を介して前記複数の差動増幅回路に供給されること
を特徴とする請求項5に記載の電気光学装置。 - 前記増幅手段は、前記複数のトランジスタ素子で構成されていると共に前記複数の信号線のうち2本の信号線の組毎に設けられた複数の差動増幅回路を含んでおり、
前記第1電位信号及び前記第2電位信号の夫々は、前記2本の信号線の夫々を介して前記差動増幅回路に供給されること
を特徴とする請求項1から4の何れか一項に記載の電気光学装置。 - 前記周辺領域に設けられており、前記2本の信号線の途中に電気的に接続されたトランスミッションゲートと、
前記トランスミッションゲートのオンオフを切り換える切り換え手段とを更に備えており、
前記第1電位信号及び前記第2電位信号は、前記トランスミッションゲートが前記切り換え手段によってオン状態に切り換えられた状態で前記2本の信号線の夫々を介して前記差動増幅回路に供給されること
を特徴とする請求項8に記載の電気光学装置。 - 前記2本の信号線の夫々は、前記差動増幅回路に電気的に接続された本線と、前記走査線と互いに交差するように前記画像表示領域に延びており、前記本線から分岐した複数の分岐線とを有しており、
前記トランスミッションゲートは、前記切り換え手段から供給される複数系列の信号によって個別にオンオフが切り換えられるように前記複数の分岐線毎に電気的に接続された複数のトランスミッションゲートであり、
前記第1電位信号及び前記第2電位信号は、前記切り換え手段から異なるタイミングで供給された複数系列の信号に応じて、前記複数のトランスミッションゲートの夫々がオン状態に切り換えられた状態で前記分岐線を介して前記複数の差動増幅回路に供給されること
を特徴とする請求項9に記載の電気光学装置。 - 前記信号線は、前記画素回路に画像信号を供給するデータ線と共用されており、
前記高電位信号及び前記低電位信号は、前記データ線に前記画像信号をサンプリングするサンプリング回路がオン状態に切り換えられた状態で前記画素回路毎に出力されること
を特徴とする請求項1から10の何れか一項に記載の電気光学装置。 - 前記周辺領域に設けられており、前記画素回路を駆動する駆動回路を更に備えており、
前記駆動回路は、単結晶シリコン層を含む駆動素子を備えていること
を特徴とする請求項1から11の何れか一項に記載の電気光学装置。 - 基板の画像表示領域内で互いに交差するように配設された複数の走査線及び複数の信号線の交差に応じて前記画像表示領域に複数の画素回路を形成する第1工程と、
前記信号線を介して前記画素回路から供給された第1電位信号が第2電位信号より低い場合には前記信号線を介して前記第1電位信号の電位より低い電位を有する低電位信号を出力し、前記第1電位信号の電位が前記第2電位信号より高い場合には前記信号線を介して前記第1電位信号の電位より高い電位を有する高電位信号を出力する増幅手段を、前記基板上における前記画像表示領域の周辺に位置する周辺領域に形成する第2工程とを備え、
前記第2工程は、単結晶シリコン層を含むと共に互いに電気的に接続された複数のトランジスタを形成する第3工程を含むこと
を特徴とする電気光学装置の製造方法。 - 前記第3工程は、前記画像表示領域及び前記周辺領域に単結晶シリコン基板を貼り付ける工程と、前記単結晶シリコン基板の基板面のうち前記周辺領域に重なる領域にマスク層を形成する工程と、前記単結晶シリコン基板のうち前記画像表示領域に重なる部分を他結晶化させることによって多結晶層を形成する工程と、前記多結晶層をアニールすることによって所要の導電型を有する半導体層を形成する工程とを含むこと
を特徴とする請求項13に記載の電気光学装置の製造方法。 - 請求項1から12の何れか一項に記載の電気光学装置を具備してなること
を特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005174677A JP2006349890A (ja) | 2005-06-15 | 2005-06-15 | 電気光学装置、及びその製造方法、並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005174677A JP2006349890A (ja) | 2005-06-15 | 2005-06-15 | 電気光学装置、及びその製造方法、並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006349890A true JP2006349890A (ja) | 2006-12-28 |
Family
ID=37645845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005174677A Withdrawn JP2006349890A (ja) | 2005-06-15 | 2005-06-15 | 電気光学装置、及びその製造方法、並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006349890A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008170941A (ja) * | 2007-01-15 | 2008-07-24 | Samsung Sdi Co Ltd | 基板検査装置及び方法 |
JP2009157367A (ja) * | 2007-12-03 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | 表示装置およびその作製方法 |
JP2014215496A (ja) * | 2013-04-26 | 2014-11-17 | 株式会社Jvcケンウッド | 液晶表示装置及び液晶表示装置の検査方法 |
JP2017126075A (ja) * | 2017-02-22 | 2017-07-20 | 株式会社Jvcケンウッド | 液晶表示装置及び液晶表示装置の検査方法 |
JP2020020967A (ja) * | 2018-08-01 | 2020-02-06 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JP2020173447A (ja) * | 2020-05-26 | 2020-10-22 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
-
2005
- 2005-06-15 JP JP2005174677A patent/JP2006349890A/ja not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008170941A (ja) * | 2007-01-15 | 2008-07-24 | Samsung Sdi Co Ltd | 基板検査装置及び方法 |
JP2009157367A (ja) * | 2007-12-03 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | 表示装置およびその作製方法 |
US8802462B2 (en) | 2007-12-03 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
JP2014215496A (ja) * | 2013-04-26 | 2014-11-17 | 株式会社Jvcケンウッド | 液晶表示装置及び液晶表示装置の検査方法 |
JP2017126075A (ja) * | 2017-02-22 | 2017-07-20 | 株式会社Jvcケンウッド | 液晶表示装置及び液晶表示装置の検査方法 |
JP2020020967A (ja) * | 2018-08-01 | 2020-02-06 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JP2020173447A (ja) * | 2020-05-26 | 2020-10-22 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JP7111127B2 (ja) | 2020-05-26 | 2022-08-02 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6433767B1 (en) | Electrooptical apparatus, method of producing the same and electronic apparatus | |
US7233155B2 (en) | Electrooptic device, electronic apparatus, and method for making the electrooptic device | |
US6433841B1 (en) | Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same | |
US6850292B1 (en) | Electric-optic device, method of fabricating the same, and electronic apparatus | |
JP3767590B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
KR200336100Y1 (ko) | 전기 광학 장치 및 전자 기기 | |
JP4542492B2 (ja) | 電気光学装置及びその製造方法、電子機器、並びに半導体装置 | |
JP5663904B2 (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
KR100697998B1 (ko) | 반도체 장치 및 그 제조 방법, 전기 광학 장치 및 그 제조 방법, 그리고 전자기기 | |
JP2006349890A (ja) | 電気光学装置、及びその製造方法、並びに電子機器 | |
JP2001235765A (ja) | 液晶表示装置 | |
JP2000275680A (ja) | 反射型液晶表示装置及びそれを用いた表示パネル | |
JP3731368B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP2003243657A (ja) | 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法 | |
JP2003243658A (ja) | 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法 | |
JP2006048086A (ja) | 電気光学装置及び電子機器 | |
JP4013401B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP3642326B2 (ja) | 液晶パネル、電子機器、及びtftアレイ基板 | |
JP2001075123A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
JP2004327539A (ja) | 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器 | |
JP4251045B2 (ja) | 薄膜トランジスタの製造方法及び電気光学装置の製造方法 | |
JP3769949B2 (ja) | 半導体装置の製造方法および液晶表示装置用アクティブマトリクス基板の製造方法 | |
JP4522666B2 (ja) | Tftアレイ基板、液晶パネル及び液晶プロジェクタ | |
JP2010066393A (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
JP2001075504A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |