JP2004327539A - 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器 - Google Patents
半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2004327539A JP2004327539A JP2003117160A JP2003117160A JP2004327539A JP 2004327539 A JP2004327539 A JP 2004327539A JP 2003117160 A JP2003117160 A JP 2003117160A JP 2003117160 A JP2003117160 A JP 2003117160A JP 2004327539 A JP2004327539 A JP 2004327539A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- region
- light
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】基板上における画像表示領域に、画素スイッチング用のTFTの導電性遮光膜を形成すると同時に、画像表示領域の周辺領域に、周辺回路を構成するTFT(30及び31)のチャネル領域となる領域を前記基板の面上で側方から少なくとも部分的に囲む所定パターンの導電性遮光膜(204a)を形成する工程と、導電性遮光膜上に下地絶縁膜(206a)を介してアモルファスシリコン膜を形成する工程と、アモルファスシリコン膜にエネルギービームを照射することによって結晶化してポリシリコン膜を形成する工程と、該形成されたポリシリコン膜を、前記チャネル領域をなす半導体層(1a)として夫々有するTFTを形成する工程とを備える。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、例えば、駆動回路内蔵型の液晶装置など、同一基板上に駆動回路或いは周辺回路が作り込まれた電気光学装置等を構成するのに好適に用いられる、ポリシリコン型の薄膜トランジスタ(以下適宜、“TFT”と称する)を備えた半導体装置を製造する方法の技術分野に属する。本発明は更に、このような製造方法により製造される半導体装置、並びに該半導体装置を備えてなる例えば液晶装置等の電気光学装置、及び例えば液晶プロジェクタ等の電子機器の技術分野に属する。
【0002】
【背景技術】
この種の周辺回路内蔵型の液晶装置等の電気光学装置では、その素子基板上の画像表示領域に、画素スイッチング用のTFTが作り込まれる。他方、同一素子基板上の周辺領域には、走査線駆動回路やデータ線駆動回路等の駆動回路或いは周辺回路を構成するTFTが作り込まれる。そして、係る駆動回路によって、走査線駆動やデータ線駆動が行われることで、各画素では画素スイッチング用のTFTによるスイッチング駆動が行われ、全体として、アクティブマトリクス駆動による画像表示動作が行われる。
【0003】
ここで、より高品位の画像表示を行うためには、各TFTとしては、アモルファスシリコン膜を半導体層として用いたアモルファスシリコン型のTFTよりも、トランジスタ特性に優れたポリシリコン型のTFTが作り込まれる場合も多い。ポリシリコン膜を形成する方法としては、固相成長法やエネルギービームを照射する方法等が知られている。この中で、ポリシリコン膜の作成時に基板にダメージを与えることなく効率的に結晶成長を促進させる手段として、エネルギービームを照射する方法が有効である。エネルギービームを照射する方法としては、電子ビームアニール法、フラッシュビームアニール法、ランプアニール法、RTA(Rapid Thermal Anneal)法、レーザアニール法等がある。近年、特にレーザアニールによって結晶化を促進させる方法が汎用化してきている(特許文献1参照)。
【0004】
【特許文献】
特許文献1 特開平04−286318号公報
【0005】
【発明が解決しようとする課題】
しかしながら、前述の如くレーザアニールを利用した結晶化による結晶粒の改善だけでは、ポリシリコン型のTFTに係るトランジスタ特性を向上させるには限界がある。特に、データ線駆動回路等を含む周辺回路を構成するTFTについては、画素スイッチング用のTFTの場合と異なり、そのスイッチング特性或いはオフ電流特性のみならず、オン電流特性についても或いは駆動能力や駆動周波数特性についても要求が厳しい。このため、従来のレーザアニールを用いてポリシリコン膜を成膜する技術では、より高いトランジスタ特性を有するTFTを形成するのが困難であるという技術的問題点がある。
【0006】
他方で、プロジェクタ用途など強力な光源光を扱う電気光学装置における、特に画素スイッチング用のTFTの場合には、何らの遮光も施さないのでは、そのチャネル領域への光源光の入射によって、光リーク電流が発生する。即ち、動作時における光源光の入射によって、トランジスタ特性が著しく低下しかねないという問題点もある。
【0007】
本発明は上記課題に鑑みなされたものであり、例えば周辺回路内蔵型であると共に画像表示領域にもポリシリコン型のTFTを備えてなる半導体装置を製造する際に、これらの周辺回路を構成するTFTや、画像表示領域に作り込まれるTFTに係るトランジスタ特性を効率的に向上させ得る半導体装置の製造方法を提供すること、更にこのような製造方法によって製造されるトランジスタ特性に優れたTFTを備えてなる半導体装置、並びに該半導体装置を具備してなる電気光学装置及び電子機器を提供することを課題とする。
【0008】
【課題を解決するための手段】
本発明の第1の半導体装置の製造方法は上記課題を解決するために、基板上における画像表示領域及びその周辺に位置する周辺領域に、材料膜を形成する工程と、形成された該材料膜をパターニングすることによって、前記画像表示領域に、画素スイッチング用の第1薄膜トランジスタの下側に位置することになる所定パターンの第1材料膜を形成すると同時に、前記周辺領域に、周辺回路を構成する第2薄膜トランジスタのチャネル領域となる領域を前記基板の面上で側方から少なくとも部分的に囲む所定パターンの第2材料膜を形成する工程と、前記第1及び第2材料膜上に下地絶縁膜を介して又は直接に、アモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜にエネルギービームを照射することによって結晶化してポリシリコン膜を形成する工程と、形成された該ポリシリコン膜を、前記チャネル領域をなす半導体層として夫々有する前記第1及び第2薄膜トランジスタを形成する工程とを備える。
【0009】
本発明の第1の半導体装置の製造方法によれば、先ず、基板上における画像表示領域及び周辺領域の両者に、例えば導電膜、絶縁膜、半導体膜、遮光膜等の材料膜を形成する。そして、画像表示領域には、このような材料膜をパターニングすることによって、所定パターンの第1材料膜を形成する。これと同時に、周辺領域には、所定パターンの第2材料膜を形成する。ここで特に、第2材料膜は、周辺回路を構成する第2薄膜トランジスタのチャネル領域となる領域を、基板の面上で側方から少なくとも部分的に囲むように形成される。その後、第1及び第2材料膜上にアモルファスシリコン膜を形成し、これにレーザ等のエネルギービームを照射することによって結晶化してポリシリコン膜を形成する。レーザ照射を用いたレーザアニールの際、周辺領域では、第2薄膜トランジスタのチャネル領域となる領域は、側方から第2材料膜によって囲まれている。ここで、平坦面上の領域と比べて、側方に設けられた低い壁や土手によって一方位或いは方位から囲まれた領域の方が、レーザアニールによるアモルファスシリコンの結晶成長が良好に進む現象は、本願発明者らによって確認されている。従って、本発明の如く囲みの内側に位置する面上で結晶化される、第2薄膜トランジスタにおけるチャネル領域をなす半導体層部分は、優れた結晶性を有するポリシリコン膜として成長することになる。このため、その後、この領域に形成された結晶性に優れたポリシリコン膜から、チャネル領域をなす半導体層を形成することで、第2薄膜トランジスタのトランジスタ特性を効率良く向上させることができる。
【0010】
以上の結果、周辺回路を構成する第2薄膜トランジスタに係るトランジスタ特性を効率的に向上させ得る。しかも、画像表示領域においても、第2薄膜トランジスタと同時に同一工程によって、第1薄膜トランジスタを形成可能である。加えて、第1薄膜トランジスタの下側に形成された所定パターンの第1材料膜を利用して、遮光機能、配線機能、バックゲート機能等の各種機能を画像表示領域内における各画素で実現可能となる。
【0011】
本発明の第1の半導体装置の製造方法の一態様では、前記第1及び第2材料膜を形成する工程は、前記第2薄膜トランジスタのチャネル領域となる領域を、前記基板の面上で二方、三方又は四方から囲むように前記第2材料膜を形成する。
【0012】
この態様によれば、周辺領域において、第2薄膜トランジスタのチャネル領域となる領域は、レーザアニール時には、所定パターンの第2材料膜によって、基板の面上で二方、三方又は四方から囲まれている。従って、この領域では、レーザアニールによるアモルファスシリコンの結晶成長が良好に進み、最終的には、トランジスタ特性に優れた第2薄膜トランジスタを構築可能となる。
【0013】
或いは、本発明の第1の半導体装置の製造方法の他の態様では、前記第1及び第2材料膜を形成する工程は、前記第2薄膜トランジスタのチャネル領域となる領域を、前記基板の面上で囲むのに代えて、前記第2薄膜トランジスタのチャネル領域となる領域に対して前記基板の面上で一方から隣接する領域に前記第2材料膜を形成する。
【0014】
この態様によれば、レーザアニール時には、周辺領域において第2薄膜トランジスタのチャネル領域となる領域に対して一方から隣接する領域に、所定パターンの第2材料膜が形成されている。従って、このチャネル領域となる領域では、レーザアニールによるアモルファスシリコンの結晶成長が良好に進み、最終的には、トランジスタ特性に優れた第2薄膜トランジスタを構築可能となる。尚、前述の態様の如く、複数方位から囲まれた領域の方が、結晶性が、より一層良くなる傾向はあるものの、平坦な領域における結晶化の場合と比較すれば、本態様によれば、第2材料膜に隣接する領域では、第2材料膜からの距離や第2材料膜の高さ等に応じて、相応に結晶性を向上させることが可能となる。
【0015】
本発明の第1の半導体装置の製造方法の他の態様では、前記第1及び第2材料膜を形成する工程は、前記基板の面上で、前記第2薄膜トランジスタのチャネル領域となる領域並びにソース及びドレインとなる領域とに沿って延びるように前記第2材料膜を形成する。
【0016】
この態様によれば、レーザアニール時には、第2材料膜が、第2薄膜トランジスタのチャネル領域となる領域並びにソース及びドレインとなる領域とに沿って延びるように形成されている。従って、当該レーザアニールによって、第2薄膜トランジスタを構成する半導体層は、チャネル領域からソース及びドレインに至るまで、結晶性が良好となる。よって、第2薄膜トランジスタのトランジスタ特性を顕著に向上させることが可能となる。
【0017】
本発明の第1の半導体装置の製造方法の他の態様では、前記第1及び第2材料膜は、導電膜からなり、前記第1及び第2薄膜トランジスタのうち少なくとも一方のバックゲートを構成する。
【0018】
この態様によれば、第1及び第2材料膜は、導電膜からなり、第1薄膜トランジスタや第2薄膜トランジスタの下側には、導電膜が形成されている積層構造が基板上に得られる。そして、このような導電膜から、バックゲートが形成されることで、第1薄膜トランジスタ及び第2薄膜トランジスタのうち少なくとも一方は、バックゲート型TFTとして構築されることになる。
【0019】
本発明の第1の半導体装置の製造方法の他の態様では、前記材料膜を形成する工程は、前記材料膜として、遮光膜を形成し、前記第1及び第2材料膜を形成する工程は、前記画像表示領域に、前記第1材料膜として、画素スイッチング用の第1薄膜トランジスタの少なくともチャネル領域となる領域を前記基板上で下側から覆う所定パターンの第1遮光膜を形成する。
【0020】
この態様によれば、第1及び第2材料膜は、例えばクロム、チタン、モリブデン、タングステン、アルミニウム等の遮光膜からなり、第1薄膜トランジスタや第2薄膜トランジスタの下側には、遮光膜が形成されている積層構造が基板上に得られる。そして、このような遮光膜によって、チャネル領域を基板の下側から覆うことで、製造された第1薄膜トランジスタは、例えば、バックライトからの外部照射光や、基板の裏面反射光等の戻り光に対する遮光性能に優れることになり、光リーク電流が顕著に低減されることになる。この結果、特にオフ電流特性など第1薄膜トランジスタにおけるトランジスタ特性を効率良く向上させることが可能となる。
【0021】
この態様では、前記第1及び第2遮光膜を形成する工程は、前記第1薄膜トランジスタのチャネル領域に加えてソース及びドレインとなる領域を、前記基板の面上で完全に覆うように前記第1遮光膜を形成してもよい。
【0022】
このように製造すれば、画像表示領域において、第1遮光膜は、第1薄膜トランジスタのチャネル領域に加えてソース及びドレインとなる領域を、完全に覆うので、第1薄膜トランジスタにおける、外部照射光や戻り光等に対する遮光性能に、より一層優れることになる。
【0023】
或いはこの態様では、前記第1及び第2遮光膜を形成する工程は、前記遮光膜をパターニングすることによって、前記画像表示領域において、前記第1薄膜トランジスタのソース及びドレインとなる領域を、前記基板の面上で側方から少なくとも部分的に囲むように第3遮光膜を形成してもよい。
【0024】
このように製造すれば、第1薄膜トランジスタについては、そのソース及びドレインとなる領域が、側方から第3遮光膜によって囲まれる。よって、レーザアニール時に、ソース及びドレインとなる領域におけるポリシリコン膜の結晶性が向上する。しかも、完成時には、第1薄膜トランジスタのチャネル領域となる領域については、第1遮光膜によって外部照射光や戻り光等を遮光できるので、全体として、トランジスタ特性により一層優れた第1薄膜トランジスタを構築できる。
【0025】
本発明の第1の半導体装置の製造方法の他の態様では、前記1及び第2材料膜を形成する工程は、前記第1材料膜の縁部が前記第1薄膜トランジスタのソース及びドレインのうち少なくとも一方となる領域内に位置すると共に前記ソース及びドレインのうち少なくとも一方となる領域が前記縁部の存在に応じた段差を跨って延びるように前記第1材料膜を形成する。
【0026】
この態様によれば、画像表示領域では、第1材料膜の縁部が第1薄膜トランジスタのソース及びドレインのうち少なくとも一方となる領域内に位置すると共にソース及びドレインのうち少なくとも一方となる領域が縁部の存在に応じた段差を跨って延びる。従って、レーザアニール時に、当該段差の付近で結晶性がよくなる。即ち、チャネルとソースとの接合部を含めたソース付近や、チャネルとドレインとの接合部を含めたドレイン付近で、結晶性がよくなる。この結果、接合部の結晶性に大きく依存するオフ電流特性に優れた第1薄膜トランジスタを製造できるので、特に、画素スイッチング用として強く要求されているオフ電流特性を効率的に高めることができるので実用上大変有利である。
【0027】
本発明の第1の半導体装置の製造方法の他の態様では、前記第1及び第2薄膜トランジスタは夫々、トップゲート型であり、前記第1及び第2薄膜トランジスタを形成する工程は、前記ポリシリコン膜を形成する工程の後に、前記ポリシリコン膜上に前記第1及び第2薄膜トランジスタのゲート絶縁膜を形成する工程と、該形成されたゲート絶縁膜上にゲート電極を形成する工程とを含む。
【0028】
この態様によれば、第1及び第2薄膜トランジスタを形成する工程では、ポリシリコン膜上に第1及び第2薄膜トランジスタのゲート絶縁膜を形成し、更に、このゲート絶縁膜上にゲート電極を形成する。これにより、第1及び第2薄膜トランジスタを夫々、トップゲート型のTFTとして構築可能となる。
【0029】
但し、前記第1及び第2薄膜トランジスタは、ボトムゲート型であり、前記第1及び第2薄膜トランジスタを形成する工程は、前記アモルファスシリコン膜を形成する工程の前に、前記第1及び第2薄膜トランジスタのゲート絶縁膜を形成する工程を含んでもよい。
【0030】
本発明の第2の半導体装置の製造方法は上記課題を解決するために、基板上における画像表示領域に、遮光膜を形成する工程と、形成された該遮光膜をパターニングすることによって、前記画像表示領域に、画素スイッチング用の第1薄膜トランジスタの下側に位置することになる所定パターンの第1遮光膜を形成する工程と、前記第1遮光膜上に下地絶縁膜を形成する工程と、前記下地絶縁膜上に、アモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜にエネルギービームを照射することによって結晶化してポリシリコン膜を形成する工程と、形成された該ポリシリコン膜を、前記チャネル領域をなす半導体層として夫々有する前記第1薄膜トランジスタを形成する工程とを備えており、前記第1遮光膜を形成する工程は、前記第1遮光膜の縁部が前記第1薄膜トランジスタのソース及びドレインのうち少なくとも一方となる領域内に位置すると共に前記ソース及びドレインのうち少なくとも一方となる領域が前記縁部の存在に応じた段差を跨って延びるように前記第1遮光膜を形成する。
【0031】
本発明の第2の半導体装置の製造方法によれば、先ず、基板上における画像表示領域に、例えばクロム、チタン、モリブデン、タングステン、アルミニウム等の遮光膜を形成する。そして、このような材料膜をパターニングすることによって、所定パターンの第1遮光膜を形成する。ここで特に、第1遮光膜は、その縁部が第1薄膜トランジスタのソース及びドレインのうち少なくとも一方となる領域内に位置すると共にソース及びドレインのうち少なくとも一方となる領域が、第1遮光膜の縁部の存在に応じた段差を跨って延びるように形成される。その後、第1遮光膜上にアモルファスシリコン膜を形成し、これにエネルギービームを照射することによって結晶化してポリシリコン膜を形成する。このようなレーザアニールの際、第1遮光膜の縁部が第1薄膜トランジスタのソース及びドレインのうち少なくとも一方となる領域内に位置すると共にソース及びドレインのうち少なくとも一方となる領域が縁部の存在に応じた段差を跨って延びるので、当該段差の付近で結晶性がよくなる。即ち、チャネルとソースとの接合部を含めたソース付近や、チャネルとドレインとの接合部を含めたドレイン付近で、結晶性がよくなる。加えて、第1薄膜トランジスタの下側に第1遮光膜を利用して、第1薄膜トランジスタは、外部照射光や戻り光等に対する遮光性能に優れることになり、光リーク電流が顕著に低減されることになる。この結果、接合部の結晶性に大きく依存するオフ電流特性に優れた第1薄膜トランジスタを製造できる。特に、画素スイッチング用として強く要求されているオフ電流特性を効率的に高めることができるので実用上大変有利である。
【0032】
以上の結果、画像表示領域に配置された画素スイッチング用の第1薄膜トランジスタに係るトランジスタ特性を効率的に向上させ得る。
【0033】
本発明の第1の半導体装置は上記課題を解決するために、基板上における画像表示領域に、画素電極と、該画素電極をスイッチング制御すると共にポリシリコン膜をチャネル領域をなす半導体層として有する第1薄膜トランジスタと、該第1薄膜トランジスタの少なくとも前記チャネル領域の下側に配置された所定パターンの第1材料膜とを備えており、前記基板上における前記画像表示領域の周辺に位置する周辺領域に、周辺回路を構成すると共にポリシリコン膜をチャネル領域をなす半導体層として有する第2薄膜トランジスタと、該第2薄膜トランジスタの前記チャネル領域を前記基板の面上で側方から少なくとも部分的に囲む所定パターンの第2材料膜とを備えており、前記第1及び前記第2材料膜は、同じ一又は複数膜からなり、前記第1及び第2薄膜トランジスタは、同じ複数膜からなる同一積層構造を有する。
【0034】
本発明の第1の半導体装置によれば、上述した本発明の第1の半導体装置の製造方法によって製造される半導体装置と同様の構成を有し、周辺回路を構成する第2薄膜トランジスタに係るトランジスタ特性は、効率的に高められている。しかも、第1及び第2薄膜トランジスタは、同時に同一工程によって形成可能である。加えて、第1薄膜トランジスタの下側に形成された所定パターンの第1材料膜を利用して、遮光機能、配線機能、バックゲート機能等の各種機能を画像表示領域内における各画素で実現可能となる。
【0035】
本発明の第1の半導体装置の一態様では、前記材料膜は、遮光膜からなり、前記第1材料膜は、画素スイッチング用の第1薄膜トランジスタの少なくともチャネル領域となる領域を前記基板上で下側から覆う所定パターンの第1遮光膜からなる。
【0036】
この態様によれば、第1材料膜は、例えばクロム、チタン、モリブデン、タングステン、アルミニウム等の遮光膜からなり、第1薄膜トランジスタの下側には、遮光膜が形成されている積層構造が基板上に得られる。そして、このような遮光膜によって、チャネル領域を基板の下側から覆うことで、製造された第1薄膜トランジスタは、例えば、バックライトからの外部照射光や、基板の裏面反射光等の戻り光に対する遮光性能に優れることになり、光リーク電流が顕著に低減されることになる。この結果、特にオフ電流特性など第1薄膜トランジスタにおけるトランジスタ特性を効率良く向上させることが可能となる。
【0037】
但し、前記第1及び第2材料膜は、導電膜からなり、前記第1及び第2薄膜トランジスタのバックゲートを構成してもよい。或いは、下地に敷かれる膜は、導電膜でなくてもよく、絶縁膜或いは半導体膜でもよい。
【0038】
本発明の第2の半導体装置は上記課題を解決するために、基板上における画像表示領域に、画素電極と、該画素電極をスイッチング制御すると共にポリシリコン膜をチャネル領域をなす半導体層として有する第1薄膜トランジスタと、該第1薄膜トランジスタの少なくとも前記チャネル領域の下側に配置された所定パターンの第1遮光膜とを備えており、前記第1遮光膜は、その縁部が前記第1薄膜トランジスタのソース及びドレインのうち少なくとも一方となる領域内に位置すると共に前記ソース及びドレインのうち少なくとも一方となる領域が前記縁部の存在に応じた段差を跨って延びるように形成されている。
【0039】
本発明の第2の半導体装置によれば、上述した本発明の第2の半導体装置の製造方法によって製造される半導体装置と同様の構成を有し、画像表示領域に配置された画素スイッチング用の第1薄膜トランジスタに係るトランジスタ特性は、効率的に高められている。
【0040】
本発明の電気光学装置は、上述した本発明の第1又は第2の半導体装置と、該半導体装置上に形成されており前記第1薄膜トランジスタによりスイッチング制御される画素電極と、前記画素電極によって、電気的に駆動される電気光学物質とを備える。
【0041】
本発明の電気光学装置は、上述した本発明の第1又は第2の半導体装置を備えるので、画素スイッチング用の薄膜トランジスタや周辺回路を構成する薄膜トランジスタは、トランジスタ特性に優れており、高品位の画像表示が可能となる。
【0042】
尚、このような電気光学装置は、例えば、一対の基板間に電気光学物質が挟持されてなる液晶装置等でもよいし、一枚の基板上の所定位置に有機EL材料が配備されたEL表示装置等でもよい。
【0043】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
【0044】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品位の画像表示が可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置を実現することも可能である。
【0045】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【0046】
【発明の実施の形態】
以下、本発明の各実施形態を図面に基づいて説明する。
【0047】
(半導体装置の第1実施形態)
本発明の半導体装置の構成及び製造方法に係る第1実施形態について、図1から図5を参照して説明する。図1は、本実施形態の半導体装置に用いられる周辺回路部におけるTFTの構成を示す平面図である。図2は、図1のa−a´断面図である。図3は、本実施形態の半導体装置に用いられる画素部の構成を示す平面図である。図4は、図3のb−b´断面図である。図5は、本発明の半導体装置の製造方法を順を追って示す工程図であり、画素部に設けられる画素スイッチング用のTFT(図中、右半面)及び周辺回路部を構成するTFT(図中、左半面)について夫々、工程毎のTFT付近における断面構造を示している。
【0048】
先ず、本実施形態の半導体装置の周辺回路部のTFTの構成及び画素部の画素スイッチング用のTFTの構成について図1から図4を参照して説明する。
【0049】
ここで、本実施形態に係る半導体装置の周辺回路部は、駆動電流特性に優れた多数の相補型TFTを含んで構成されている。そこで、周辺回路部のTFTとしては、ポリシリコン膜を、チャネル領域をなす半導体層として有し、Nチャネル型TFT部とPチャネル型TFT部とを夫々1つずつ含んでなる相補型TFTであるインバータの構成を一例として図1及び図2に示し、これを元に半導体装置の製造方法及び構成について説明を行う。一方、画素部の画素スイッチング用のTFTについても同じく、ポリシリコン膜を、チャネル領域をなす半導体層として有するTFTであり、その構成を図3及び図4に示す。尚、画素スイッチング用のTFTは、高駆動周波数にも対応可能なように、好ましくは、電子がキャリアであるためキャリア移動度に優れたNチャネル型TFTからなる。
【0050】
図1に示すように、周辺回路部のTFTは、TFT30a及びTFT31aの2つのTFTを備える。TFT30aは、Pチャネル型TFTからなり、TFT31aは、Nチャネル型TFTからなる。ここで、TFT30a及びTFT31aは夫々、本実施形態に係る半導体装置の製造工程において同時に形成されるポリシリコン膜からなる半導体層1aを備える。TFT30a及びTFT31aの夫々において、半導体層1aの一端側(図1及び図2中、左端側)は、コンタクトホール214aを介してソース電極216aに接続されており、他の一端側(図1及び図2中、右端側)は、コンタクトホール220aを介して、周辺回路部における各種信号の出力端子であるドレイン電極222aに接続されている。そして、ソース電極216aは、周辺回路部の高電位側の定電圧電源VDDに接続されており、ドレイン電極222aは、周辺回路部の低電位側の低電圧電源VSSに接続されている。また、TFT30a及びTFT31aは夫々、共通のゲート電極210aを備え、ゲート電極210aは、周辺回路部における各種信号の入力端子となっている。更に、半導体層1aは、その一部として、ゲート絶縁膜を含む絶縁膜208a(図2参照)を挟んでゲート電極210aの下部に位置する領域に、チャネル領域250aを含んで構成されている。ここで特に、周辺回路部のTFT30a及びTFT31aは、夫々のチャネル領域250aを囲むように、導電性遮光膜204aを備えて構成されている。尚、この導電性遮光膜204aの構成、形成方法、及び作用効果ついては、後で詳述する。
【0051】
次に、図3に示すように、画素部は、画素スイッチング用のTFT30b及び画素電極9aを備える。TFT30bは、製造工程において、周辺回路部の半導体層1aと同時に形成されるポリシリコン膜からなる半導体層1bを備える。TFT30bにおいて、半導体層1bの一端側は、コンタクトホール214bを介して、データ線の一部であるソース電極216bに接続されており、他の一端側は、コンタクトホール220bを介して画素電極9aに接続されている。図3中、透明な画素電極9aの背後には、液晶容量に並列な蓄積容量70が構築されている。蓄積容量70は、半導体層1bの一端側から延設されており、不純物ドープにより低抵抗化された画素電位側容量電極301を有する。蓄積容量70は、このような画素電位側容量電極301に誘電体膜を介して対向配置されると共に容量線300の一部からなる固定電位側容量電極を更に有する。尚、容量線300は、ゲート電極210bと同一の導電膜から形成されている。
【0052】
また、TFT30bは、ゲート電極210bを備える。ここで、ソース電極216bからは、例えば画像信号等が供給される。そして、画像信号は、ゲート電極210bに供給される、例えば走査信号等に基づいてサンプリングされ、画素電極9aに供給されることとなる。更に、半導体層1bは、その一部として、ゲート絶縁膜を含む絶縁膜208b(図4参照)を挟んでゲート電極210bの下部に位置する領域に、チャネル領域250bを含んで構成されている。
【0053】
ここで特に、画素部のTFT30bは、チャネル領域250bの全面を下側から覆うように、導電性遮光膜204bを備えて構成されている。上述の周辺回路部における導電性遮光膜204aは、後で詳述するような本実施形態の半導体装置の製造工程において、画素部の導電性遮光膜204bと同時に形成され、同一膜からなる。このように、画素部において導電性遮光膜204bを形成することにより、画素スイッチング用のTFT30bのチャネル領域204bに、本実施形態の半導体装置における、例えば、バックライトからの外部照射光や、裏面反射光等の戻り光が照射され、光による励起で光リーク電流が発生してTFTの特性が変化することを、未然に防止することが可能となっている。
【0054】
次に、図5に示す工程図を参照して、本実施形態の半導体装置の製造方法を、特には、周辺回路部及び画素部の夫々のTFTの形成方法の比較をもって、順を追って説明する。ここで、図5の左半面は、図1のa―a´断面図に対応する個所における、周辺回路部のTFTの形成方法及び手順を示したものであり、図5の右半面は、図3のb―b´断面図に対応する個所における、画素スイッチング用TFTの形成方法及び手順を示したものである。
【0055】
先ず、図5に示すように、工程(1)では、例えばガラス等からなる基板200が用意される。
【0056】
次に、工程(2)では、基板200上の全面に、約450〜550℃、好ましくは約500℃の比較的低温環境中で、例えば、減圧CVD(Chemical Vapor Deposition)法等によりTEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる絶縁膜202を形成する。ここで、絶縁膜202は、この上に積層される導電性遮光膜204にエッチングを施す際に(工程(3)参照)、例えば、エッチングガス(或いは、エッチング液)とガラスからの不純物が反応することを防止する。尚、絶縁膜202は、周辺回路部及び画素部の両方において共通であるので同一の符号を付して示す。
【0057】
続いて、基板200の全面に、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうちの少なくとも一つを含む、金属単体や金属シリサイド等の金属合金膜からなる導電性遮光膜204を、スパッタリングにより、100〜500nm程度の膜厚、好ましくは200nmの膜厚で形成する。
【0058】
但し、TFTを低温プロセスによるポリシリコン膜から形成する本実施形態に係る製造プロセスにおいては、導電性遮光膜は、Al(アルミニウム)、Ag(銀)等の他の金属から形成してもよい。或いは、導電性遮光膜は、例えば導電性のポリシリコン膜等からなる第1膜と高融点金属等を含む金属シリサイド膜等からなる第2膜とが積層された多層構造を持ってもよい。
【0059】
次に、工程(3)では、周辺回路部及び画素部の両方において同時に、フォトリソグラフィ及びエッチングを施すことにより、図1及び図3に示すような周辺回路部及び画素部夫々の所定のパターンに形成する。即ち、導電性遮光膜から、周辺回路部の導電性遮光膜204a及び画素部の導電性遮光膜204bを同時且つ同一工程により形成する。ここで特に、周辺回路部の導電性遮光膜204aは、図1に示したパターンにて形成されることにより、主として、本発明に係るアモルファスシリコン膜の「結晶成長制御」のための凸部として利用され、一方、画素部の導電性遮光膜204bは、主として、光リーク電流低減のための遮光膜として利用される。尚、導電性遮光膜204aによる「結晶成長制御」についての作用効果については後で詳述する。
【0060】
続いて、工程(4)では、周辺回路部及び画素部の両方において同時に、上述の工程(2)における絶縁膜202の形成と同様の方法で、シリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜206、即ち周辺回路部の下地絶縁膜206a及び画素部の下地絶縁膜206bを形成する。この下地絶縁膜206の膜厚は、例えば約100〜2000nm程度とする。
【0061】
次に、周辺回路部及び画素部の両方において同時に、下地絶縁膜206上に、約450〜550℃、好ましくは約500℃の比較的低温環境中で、流量約400〜600cc/minのモノシランガス、ジシランガス等を用いた減圧CVD(例えば、圧力約20〜40PaのCVD)法等により、アモルファスシリコン膜を形成する。その後、エキシマレーザ等を用いたレーザアニールを、比較的低温な約300℃で、アモルファスシリコン膜の全面に施すことにより、アモルファスシリコン膜を結晶化させてポリシリコン膜とする。ここで好ましくは、例えば波長308nm程度のXeClや、波長248nm程度のKrF等の、シリコン膜の吸収の大きい紫外光のエキシマレーザが用いられる。このような結晶を成長させる際、周辺回路においては、上述の導電性遮光膜204aからなる凸部の存在によって、その凸部に囲まれたチャネル領域250a領域を含む領域におけるアモルファスシリコン膜の結晶化が効果的に促進され、その領域における結晶粒が均一化する。このような「結晶成長制御」についての作用効果については、後で詳述する。
【0062】
ここでは、エネルギービームとして、レーザを用いた場合を例として説明したが、前述したようにレーザばかりでなく、電子ビームアニール法、フラッシュビームアニール法、ランプアニール法、RTA(Rapid Thermal Anneal)法等を用いることも出来る。固相成長法を用いても良い。
【0063】
ここで、シリコン膜の結晶化の後、リン(P)やボロン(B)等のドーパント(不純物)をイオン打ち込み法或いはイオンドーピング法等により導入してもよい。好ましくは、イオンドーピング法を用いることにより、約300℃の比較的低温環境中でドーパントの活性化が行われる。
【0064】
続いて、工程(5)では、このように形成されたポリシリコン膜に、周辺回路部及び画素部の両方において同時にフォトリソグラフィ及びエッチングを施すことにより、TFTのソース領域、チャネル領域及びドレイン領域を含む所定パターンの半導体層1、即ち周辺回路部の半導体層1a及び画素部の半導体層1bが形成される。このように、周辺回路部の半導体層1a及び画素部の半導体層1bは同時に且つ同一工程によって形成される。
【0065】
次に、周辺回路部及び画素部の両方において同時に、上述の減圧CVD等により、約450〜550℃、好ましくは約500℃の比較的低温環境中で、シリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる絶縁膜208(ゲート絶縁膜を含む)を形成する。即ち、周辺回路部における絶縁膜208a及び画素部における絶縁膜208bを形成する。
【0066】
続いて、周辺回路部及び画素部の両方において同時に、絶縁膜208の上に、導電性のゲート電極210を形成する。即ち、周辺回路部におけるゲート電極210a及び画素部におけるゲート電極210bを形成する。このゲート電極210は、上述の減圧CVD法等により、導電性のポリシリコン膜を堆積した後、フォトリソグラフィ及びエッチング施すことにより、周辺回路部及び画素部の夫々において所定のパターンを有するようにパターニングされて形成される。尚、本実施形態の半導体装置の比較的低温環境下の製造工程においては、例えば、Cr、Ta、Al等の低抵抗金属からなるゲート電極210を、スパッタリング等により形成することも可能である。
【0067】
尚、この工程(5)では、画素部において、ゲート電極210bをマスクとして、半導体層1bに対する不純物の注入を実施することで(好ましくは、約300℃の比較的低温環境中でのイオンドーピング法を用いる)、半導体層1b中におけるソース領域、チャネル領域及びドレイン領域を形成するようにするとよい。ここで、注入されるドーパント(不純物)がボロン(B)等のV族元素のイオンである場合には、最終的に形成されるTFTはPチャネル型として、ドーパント(不純物)がリン(P)等のIII族元素のイオンである場合にはNチャネル型として、夫々形成されることになる。ここで好ましくは、画素部のTFT30bは、III族元素のイオン注入により、Nチャネル型TFTとして形成される。一方、周辺回路部においては、先ず、画素部と同時に、V族元素のイオン注入によりNチャネル型TFTであるTFT31aの半導体層1a中におけるソース領域、チャネル領域及びドレイン領域を形成し、続いてNチャネルTFTのみをフォトレジスト等で被覆してIII族元素のイオン注入によりPチャネル型TFTであるTFT30aの半導体層1a中におけるソース領域、チャネル領域及びドレイン領域を形成するようにするとよい。このように、ゲート電極206をマスクとして不純物の導入を行えば、いわゆる自己整合的にソース領域、チャネル領域及びドレイン領域を形成することが可能となる。
【0068】
次に、工程(6)では、周辺回路部及び画素部の両方において同時に、例えば、シリコン酸化膜等からなる第1層間絶縁膜212を形成した後、第1層間絶縁膜212にドライエッチング等を施すことで、半導体層1aのソース領域に通ずるコンタクトホール214及び半導体層1aのドレイン領域に通ずるコンタクトホール220を穿設し、第1層間絶縁膜212上及びコンタクトホール214及びコンタクトホール220の内部を含めて、例えばアルミニウム等からなるソース電極216及びドレイン電極222を形成する。ソース電極216の形成の後、第2層間絶縁膜218を形成する。
【0069】
以上の工程(1)〜(6)により、基板200上における画素部及び周辺駆動回路部にTFTが夫々構築される。ここで特に、上述の本実施形態の半導体装置の製造方法は、例えば400℃といった約600℃以下である比較的低温環境下で行われる低温ポリシリコンプロセスからなるため、例えば900℃或いはそれ以上といった約1000℃以上である高温ポリシリコンプロセスにおいて適用が困難な、比較的安価な例えばガラス基板等を利用することが可能となっており、本実施形態に係る半導体装置からなる電気光学装置の低コスト化及び大画面化が比較的容易に可能となっている。
【0070】
ここで、本実施形態に係る半導体装置の製造方法においては特に、周辺回路部において、アモルファスシリコン膜をレーザアニールによって結晶化させてポリシリコン膜とする際に、その結晶成長をより促進させるため、「結晶成長制御」が行われている。
【0071】
より具体的には、上述の工程(3)において、画素部のチャネル領域250bにおける光リーク電流を防止するために設けられる画素部の導電性遮光膜204bが画素部に形成されるのと同時に、周辺回路部には、導電性遮光膜204aが図1に示したようなパターンにて形成されている。そして、その後の工程(4)においてアモルファスシリコン膜が形成された段階で、図5に示すように、そのパターンの領域が導電性遮光膜の膜厚分だけ突出した状態となっている。続いて、上述のようにアモルファスシリコン膜の全面にレーザアニールを施す際に、導電性遮光膜204aによって形成された凸部付近、特に導電性遮光膜204aに囲まれた部分では、TFT特性を大きく左右させるチャネル領域250aの部分の結晶粒の粒径がより大きく成長され、複数の結晶粒間で略均一に形成される。即ち、この部分では、TFTの半導体層としてのポリシリコン膜の膜質が向上されている。これは、後に詳述するように凸部による段差付近では、シリコンの結晶成長がより促進されるという性質を利用したものである。
【0072】
ここで、本願発明者の研究により明らかになった、上述のような凸部による結晶成長への効果を、図6から図9に示す具体例を参照して説明する。
【0073】
ここに図6から図9に示す具体例は、本実施形態の半導体装置の製造工程の一部を模擬して、ガラス基板上に導電性遮光膜、下地絶縁膜、及びアモルファスシリコン膜を積層した後、全面にレーザアニールを施した場合の結果である。
【0074】
以下において、図6及び図7に示す例を“具体例1”、図8及び図9に示す例を“具体例2”として説明する。ここに図6及び図8は夫々、レーザアニールによる結晶化後の基板平面を上から臨んだ平面図であり、図7は、図6のH−H´断面図であり、図9は、図8のA−A´断面図である。尚、具体例1及び具体例2において積層された夫々の膜構成及び形成方法は、上述の本実施形態の半導体装置の一部と対応しており、対応する夫々の層にはその対応関係を示すために、同じ符号を付して称する。例えば、周辺回路部の導電性遮光膜204aに対応する具体例1の導電性遮光膜204c及び具体例2の導電性遮光膜204dのように示す。
【0075】
図6及び図7に示すように、平坦なガラス基板200c上に、その平面内における領域W1に、導電性遮光膜204cが積層され、次に、基板平面の全面に渡って下地絶縁膜206c及びアモルファスシリコン膜1cが積層されている。その後、基板平面の全面に渡って、上述の工程(4)と同様に比較的低温な約300℃の環境下でレーザアニールが施され、アモルファスシリコン膜が結晶化されてポリシリコン膜とされている。尚、本具体例は、レーザアニールの他の条件として、例えば、レーザ光のスキャン方向等については任意とし、複数のスキャン方向等を含む複数条件下での平均的な結果を代表して示すものとする。
【0076】
このような構成及びその形成方法によって、図6及び図7に示すように、基板平面状の境界線Pにおいて導電性遮光膜204cによる段差が形成されており、最終的な結晶化後のポリシリコンの結晶粒が、その境界線Pにおける段差部からX方向へ行くのに従って次第に小さくなる結果が得られている。即ち、基板平面状の導電性遮光膜204cが形成されていない領域W2のうち、境界線Pにおける段差部に接する部分から、例えば2μm以内といったような比較的近距離の範囲内において、例えば結晶粒径約1μmといった程度まで、結晶粒が最も大きく成長している。しかも、複数の結晶粒間でその粒径が略均一に形成されているのが見られる。
【0077】
これに対して、領域W2のうち、境界線Pにおける段差部から、例えば2μm以上といったような比較的遠い領域においては、結晶粒が大きく成長せずに比較的小さいものが含まれている。例えば結晶粒径約0.1μm程度の小さいものが含まれている。しかも、結晶粒の面内分布及び結晶粒径においてはばらつきが大きくなっているのが見られる。
【0078】
更に、図8及び図9に示す具体例2においては、具体例1と同様の工程で、異なるパターンにて導電性遮光膜204dが形成されている。即ち、図8及び図9に示すように、導電性遮光膜204dを両側に、約3μmの間隔を空けて形成し、その間に全体として曲がった溝を形成したような構成となっている。尚、具体例2における各種積層膜の形成手順は、具体例1と同様であるため、説明を省略する。
【0079】
図8に示すように、両側から導電性遮光膜204dを形成すると、両側に形成された境界線Pにおける段差部及び境界線P’における段差部´は夫々互いに、上述の具体例1において良好な結晶成長が見られた距離範囲内に位置する。従って、境界線Pにおける段差部及び境界線P’における段差部に挟まれた領域W2の全面に渡って、レーザアニールによるアモルファスシリコン膜の結晶化が促進される。この結果、最終的な結晶化後のポリシリコン膜は、比較的大きな結晶粒径にて、しかも結晶粒間の粒径が比較的均一に分布するよう形成されている。
【0080】
以上のような具体例1及び具体例2に示される結果より、レーザアニールによって結晶化されたポリシリコン膜を形成する場合、その結晶粒について粒径を大きく且つ均一に形成したい領域の付近に、上述のような、例えば、導電性遮光膜等による段差部を意図的に設けることにより、その段差部の近傍の結晶化を促進させることが可能となっている。即ち、比較的大きい結晶粒で、且つ、結晶粒間の粒径ばらつきを小さく形成したい部分に、意図的に段差を設けることによって「結晶成長制御」が可能となることが具体例1及び具体例2によって明らかとなっている。
【0081】
以上のような具体例と同様な効果を得るため、本実施形態の半導体装置の製造工程では特に、周辺回路部のTFTにおいて、導電性遮光膜204aが、意図的に図1のようなパターンで形成されており、導電性遮光膜204aによって形成された段差部が、半導体層1aのチャネル領域250aを囲むように形成されている。このため、その段差部に囲まれた領域の結晶成長が促進され、チャネル領域250aとなるポリシリコン膜部分には、結果的に比較的大きな粒径の均一なポリシリコン膜の結晶が形成されることとなる。
【0082】
ここで特に、本実施形態に係る半導体装置が搭載されてなる電気光学装置では、その周辺回路部において、ポリシリコン膜からなるTFTの高いキャリア移動度、及びキャリア移動度に律則される高いオン電流特性が要求される。しかるに、高いキャリア移動度を得るためには、TFTの製造工程において結晶粒を大きく成長させ、且つ結晶粒径が均一に分布するポリシリコン膜を形成することが非常に有効である。
【0083】
従って、本実施形態の半導体装置の製造方法によれば、上述のような「結晶成長制御」を行うことによって、高いキャリア移動度の相補型TFTを周辺回路部に備えた半導体装置を作成することが可能である。
【0084】
また、本実施形態の半導体装置の製造方法では、上述の「結晶成長制御」のために形成される凸部(段差部)は、画素部における導電性遮光膜204bの形成と同時に且つ同一工程で形成される。このため、別途に専用の工程を設けることなく、比較的容易にして且つ基板上における積層構造の複雑化を避けつつ、高いキャリア移動度のTFTを周辺回路部に形成することが可能となっている。即ち、本実施形態に係る半導体装置においては、画素部及び周辺回路部の両方に同時に設けられた導電性遮光膜によって、光リーク電流の発生が防止された良好なオフ電流特性を有する画素スイッチング用のTFTと、高いキャリア移動度によって良好なオン電流特性を有する周辺回路部のTFTの両立を図ることが可能となっている。
【0085】
(半導体装置の第2実施形態)
本発明の半導体装置の構成及び製造方法に係る第2実施形態について、図10を参照して説明する。ここに図10は、第2実施形態に係る半導体装置の周辺回路部に用いられるTFTの構成を示す平面図である。尚、図10において、図1から図4に示した第1実施形態と同様の構成要素には同様の参照符号を付し、それらの説明は省略する。
【0086】
図10に示すように、本実施形態に係る半導体装置の周辺回路部に設けられるTFTは、図1に示した導電性遮光膜204aの場合と異なり、導電性遮光膜204a−2が、ポリシリコン膜からなる半導体層1aの略全面に渡って両側面から挟むようなパターンで形成されて構成されている。即ち、上述の工程(3)において、アモルファスシリコン膜が基板上の全面に積層された段階で、その後の工程(4)で形成される半導体層1aのパターンの全長に渡って、即ち半導体層1aのうちソース電極216aに接続される部分から、コンタクトホール220aを介してドレイン電極222aに接続される部分の全長に沿って、導電性遮光膜204a−2による両側の段差部に、側方から囲まれた溝のような領域B(図10に斜線のハッチングをかけて示した領域)が形成される。このとき、第1実施形態と同様に、アモルファスシリコン膜の全面にレーザアニールを施すと、領域Bの全面に渡って結晶成長が促進され、比較的大きな結晶粒径を有し、結晶粒間の粒径ばらつきのない均一なポリシリコン膜が形成されることとなる。その他の構成及び製造方法については、第1実施形態の場合と同様である。
【0087】
従って、第2実施形態に係る周辺回路部のTFTは、その半導体層1aにおいて、チャネル領域に加えてソース領域及びドレイン領域においても高いキャリア移動度を有することとなり、第1実施形態と比較して更に高いオン電流特性を有する相補型TFTとして形成される。
【0088】
このような第2実施形態におけるオン電流特性の向上に代えて又は加えて、第2実施形態に係るTFTでは、ソース領域及びチャネル領域間の接合部分並びにドレイン領域及びチャネル領域間の接合部分における結晶性の向上による、オフ電流特性の向上が図られる。
【0089】
従って、特に周辺回路と比べてオフ電流特性が非常に重要となる画素スイッチング用のTFT(図3及び図4参照)において、このように接合部分における結晶性の向上により、オフ電流特性を向上させれば、動作時における電位保持特性を向上させられる。これにより、高品位の画像表示を比較的容易にして実行可能となる。
【0090】
加えて、特に画素スイッチング用のTFTにてLDD構造を採用した場合における、LDD領域のポリシリコン膜の結晶性を向上させることによっても、オフ電流特性を顕著に向上させることができ、画質を高める上で、一層有利である。
【0091】
尚、本実施形態においても第1実施形態と同様に、導電性遮光膜204a−2は、画素部における導電性遮光膜204aと同時に形成されるため、比較的容易に且つ基板上における積層構造の複雑化を回避しつつ、上述のような良好な特性を持つTFTが得られる。また、このような「結晶成長制御」によって得られるその他の利得についても、第1実施形態の場合と同様である。
【0092】
(電気光学装置の実施形態)
次に、図11から図13を参照して本発明の半導体装置を備えた電気光学装置の実施形態について説明する。本実施形態は、上述した半導体装置の実施形態をTFTアレイ基板として備えたものであり、該TFTアレイ基板と対向基板とを対向配置して、両者間に液晶等の電気光学物質を挟持してなる電気光学装置に係る実施形態である。
【0093】
まず、本発明の電気光学装置の全体構成について、図11及び図12を参照して説明する。ここに、図11は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図12は、図11のH−H´断面図である。ここでは、電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
【0094】
図11及び図12において、本発明に係る電気光学装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
【0095】
シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【0096】
シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。尚、本実施形態においては、前記の画像表示領域10aの周辺を規定する周辺領域が存在する。言い換えれば、本実施形態においては特に、TFTアレイ基板10の中心から見て、この額縁遮光膜53より以遠が周辺領域として規定されている。
【0097】
周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には特に、上述した本発明の半導体装置の第1実施形態及び第2実施形態における周辺回路の一例たるデータ線駆動回路101、並びに外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。また、この一辺に隣接する2辺に沿い、且つ、前記額縁遮光膜53に覆われる領域には、本発明の半導体装置の第1実施形態及び第2実施形態における周辺回路の他の一例たる走査線駆動回路104が設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ、前記額縁遮光膜53に覆われるようにして複数の配線105が設けられている。
【0098】
また、対向基板20の4つのコーナー部には、両基板間の上下導通端子として機能する上下導通材106が配置されている。他方、TFTアレイ基板10にはこれらのコーナーに対向する領域において上下導通端子が設けられている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。
【0099】
図12において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が形成された後の画素電極9a上に、配向膜が形成されている。他方、対向基板20上には、対向電極21の他、格子状又はストライプ状の遮光膜23、更には最上層部分に配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【0100】
次に、本実施形態に係る電気光学装置の画像表示領域10a内の構成について、図13を参照しながら説明する。ここに図13は、電気光学装置の画像表示領域10aを構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。
【0101】
図13において、マトリクス状に形成された複数の画素には、それぞれ、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。
【0102】
また、TFT30のゲートに走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。
【0103】
画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板20に形成された対向電極21(図12参照)との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。ここで保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70が付加される。この蓄積容量70は、走査線3aに並んで設けられ、定電位に固定された固定電位側容量電極としての容量線300を含んで構成されている。
【0104】
以上図11から図13を参照して説明した電気光学装置においては、TFTアレイ基板10として、前述した半導体装置の第1又は第2実施形態が用いられているので、データ線駆動回路101及び走査線駆動回路104を構成するポリシリコン型のTFTは、トランジスタ特性に優れる。しかも、画素スイッチング用のTFT30についても、導電性遮光膜で遮光されること並びに、これに加えて又は代えて、ポリシリコン膜の結晶性を向上したことにより、オフ電流特性の向上が顕著に図られている。従って、本実施形態に係る電気光学装置は、高品位の画像表示が可能となる。
【0105】
尚、図11及び図12に示したTFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。いずれの回路を構成するTFTについても、前述した実施形態の如く結晶性に優れたポリシリコン膜を利用してTFTとして構築することにより、そのトランジスタ特性を顕著に向上させられる。
【0106】
(電子機器)
このように構成された電気光学装置は、各種の電子機器の表示部として用いることができるが、その一例を、図14〜図16を参照しつつ具体的に説明する。
【0107】
図14は、本発明に係る電気光学装置を表示装置として用いた電子機器の回路構成を示すブロック図である。
【0108】
図14において、電子機器は、表示情報出力源77、表示情報処理回路71、電源回路72、タイミングジェネレータ73及び液晶表示装置74を有する。また、液晶表示装置74は、液晶表示パネル75及び駆動回路76を有する。液晶装置74としては、前述した電気光学装置を用いることができる。
【0109】
表示情報出力源77は、ROM(Read Only Memory)、RAM(Random Access Memory)等のようなメモリ、各種ディスク等のストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ73によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等のような表示情報を、表示情報処理回路71に供給する。
【0110】
表示情報処理回路71は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等のような周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号CLKとともに駆動回路76へ供給する。電源回路72は、各構成要素に所定の電圧を供給する。
【0111】
図15は、本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータを示している。ここに示すパーソナルコンピュータ80は、キーボード81を備えた本体部82と、液晶表示ユニット83とを有する。液晶表示ユニット83は、前述した電気光学装置100を含んで構成される。
【0112】
図16は、他の電子機器である携帯電話機を示している。ここに示す携帯電話機90は、複数の操作ボタン91と、前述した電気光学装置100からなる表示部とを有している。
【0113】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う半導体装置の製造方法、及び半導体装置の製造方法によって製造される半導体装置、並びに、半導体装置を備える電気光学装置及び電子機器もまた、本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図1】本発明の半導体装置に係る第1実施形態の周辺回路部におけるTFTの構成を示す平面図である。
【図2】図1のa−a´断面図である。
【図3】本発明の半導体装置に係る第1実施形態の画素部の構成を示す平面図である。
【図4】図3のb−b´断面図である。
【図5】本発明の半導体装置の製造方法を示す工程図である。
【図6】具体例1に係る基板平面上のレーザアニールによる結晶化後の状態を示す平面図である。
【図7】図6のH−H´断面図である。
【図8】具体例2に係る基板平面上のレーザアニールによる結晶化後の状態を示す平面図である。
【図9】図8のA−A´断面図である。
【図10】本発明の半導体装置に係る第2実施形態の周辺回路部におけるTFTの構成を示す平面図である。
【図11】本発明に係る電気光学装置の一実施形態である液晶装置の全体構成を示す平面図である。
【図12】図11の、H−H´断面図である。
【図13】本発明に係る電気光学装置の画像表示領域を構成する複数の画素における各種素子、配線等の等価回路である。
【図14】本発明に係る電気光学装置を表示装置として用いた電子機器の回路構成を示すブロック図である。
【図15】本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータを示す斜視図である。
【図16】本発明に係る電子機器の一実施形態である携帯電話機を示す斜視図である。
【符号の説明】
1・・・半導体層、9a・・・画素電極、30・・・TFT、200・・・基板、202・・・絶縁膜、204・・・導電性遮光膜、206・・・下地絶縁膜、208・・・絶縁膜、210・・・ゲート電極、212・・・第1層間絶縁膜、214・・・コンタクトホール、216・・・ソース電極、218・・・第2層間絶縁膜、220・・・コンタクトホール、222・・・ドレイン電極、300・・・容量線
Claims (16)
- 基板上における画像表示領域及びその周辺に位置する周辺領域に、材料膜を形成する工程と、
形成された該材料膜をパターニングすることによって、前記画像表示領域に、画素スイッチング用の第1薄膜トランジスタの下側に位置することになる所定パターンの第1材料膜を形成すると同時に、前記周辺領域に、周辺回路を構成する第2薄膜トランジスタのチャネル領域となる領域を前記基板の面上で側方から少なくとも部分的に囲む所定パターンの第2材料膜を形成する工程と、
前記第1及び第2材料膜上に下地絶縁膜を介して又は直接に、アモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜にエネルギービームを照射することによって結晶化してポリシリコン膜を形成する工程と、
形成された該ポリシリコン膜を、前記チャネル領域をなす半導体層として夫々有する前記第1及び第2薄膜トランジスタを形成する工程と
を備えたことを特徴とする半導体装置の製造方法。 - 前記第1及び第2材料膜を形成する工程は、前記第2薄膜トランジスタのチャネル領域となる領域を、前記基板の面上で二方、三方又は四方から囲むように前記第2材料膜を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第1及び第2材料膜を形成する工程は、前記第2薄膜トランジスタのチャネル領域となる領域を、前記基板の面上で囲むのに代えて、前記第2薄膜トランジスタのチャネル領域となる領域に対して前記基板の面上で一方から隣接する領域に前記第2材料膜を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第1及び第2材料膜を形成する工程は、前記基板の面上で、前記第2薄膜トランジスタのチャネル領域となる領域並びにソース及びドレインとなる領域とに沿って延びるように前記第2材料膜を形成することを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。
- 前記第1及び第2材料膜は、導電膜からなり、前記第1及び第2薄膜トランジスタのうち少なくとも一方のバックゲートを構成することを特徴とする請求項1から4のいずれか一項に記載の半導体装置の製造方法。
- 前記材料膜を形成する工程は、前記材料膜として、遮光膜を形成し、
前記第1及び第2材料膜を形成する工程は、前記画像表示領域に、前記第1材料膜として、画素スイッチング用の第1薄膜トランジスタの少なくともチャネル領域となる領域を前記基板上で下側から覆う所定パターンの第1遮光膜を形成することを特徴とする請求項1から5のいずれか一項に記載の半導体装置の製造方法。 - 前記第1及び第2遮光膜を形成する工程は、前記第1薄膜トランジスタのチャネル領域に加えてソース及びドレインとなる領域を、前記基板の面上で完全に覆うように前記第1遮光膜を形成することを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記第1及び第2遮光膜を形成する工程は、前記遮光膜をパターニングすることによって、前記画像表示領域において、前記第1薄膜トランジスタのソース及びドレインとなる領域を、前記基板の面上で側方から少なくとも部分的に囲むように第3遮光膜を形成することを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記1及び第2材料膜を形成する工程は、前記第1材料膜の縁部が前記第1薄膜トランジスタのソース及びドレインのうち少なくとも一方となる領域内に位置すると共に前記ソース及びドレインのうち少なくとも一方となる領域が前記縁部の存在に応じた段差を跨って延びるように前記第1材料膜を形成することを特徴とする請求項1から6のいずれか一項に記載の半導体装置の製造方法。
- 前記第1及び第2薄膜トランジスタは夫々、トップゲート型であり、
前記第1及び第2薄膜トランジスタを形成する工程は、前記ポリシリコン膜を形成する工程の後に、前記ポリシリコン膜上に前記第1及び第2薄膜トランジスタのゲート絶縁膜を形成する工程と、該形成されたゲート絶縁膜上にゲート電極を形成する工程とを含むことを特徴とする請求項1から9のいずれか一項に記載の半導体装置の製造方法。 - 基板上における画像表示領域に、遮光膜を形成する工程と、
形成された該遮光膜をパターニングすることによって、前記画像表示領域に、画素スイッチング用の第1薄膜トランジスタの下側に位置することになる所定パターンの第1遮光膜を形成する工程と、
前記第1遮光膜上に下地絶縁膜を形成する工程と、
前記下地絶縁膜上に、アモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜にエネルギービームを照射することによって結晶化してポリシリコン膜を形成する工程と、
形成された該ポリシリコン膜を、前記チャネル領域をなす半導体層として夫々有する前記第1薄膜トランジスタを形成する工程と
を備えており、
前記第1遮光膜を形成する工程は、前記第1遮光膜の縁部が前記第1薄膜トランジスタのソース及びドレインのうち少なくとも一方となる領域内に位置すると共に前記ソース及びドレインのうち少なくとも一方となる領域が前記縁部の存在に応じた段差を跨って延びるように前記第1遮光膜を形成することを特徴とする半導体装置の製造方法。 - 基板上における画像表示領域に、画素電極と、該画素電極をスイッチング制御すると共にポリシリコン膜をチャネル領域をなす半導体層として有する第1薄膜トランジスタと、該第1薄膜トランジスタの少なくとも前記チャネル領域の下側に配置された所定パターンの第1材料膜とを備えており、前記基板上における前記画像表示領域の周辺に位置する周辺領域に、周辺回路を構成すると共にポリシリコン膜をチャネル領域をなす半導体層として有する第2薄膜トランジスタと、該第2薄膜トランジスタの前記チャネル領域を前記基板の面上で側方から少なくとも部分的に囲む所定パターンの第2材料膜と
を備えており、
前記第1及び前記第2材料膜は、同じ一又は複数膜からなり、
前記第1及び第2薄膜トランジスタは、同じ複数膜からなる同一積層構造を有することを特徴とする半導体装置。 - 前記材料膜は、遮光膜からなり、
前記第1材料膜は、画素スイッチング用の第1薄膜トランジスタの少なくともチャネル領域となる領域を前記基板上で下側から覆う所定パターンの第1遮光膜からなることを特徴とする請求項12に記載の半導体装置。 - 基板上における画像表示領域に、画素電極と、該画素電極をスイッチング制御すると共にポリシリコン膜をチャネル領域をなす半導体層として有する第1薄膜トランジスタと、該第1薄膜トランジスタの少なくとも前記チャネル領域の下側に配置された所定パターンの第1遮光膜とを備えており、
前記第1遮光膜は、その縁部が前記第1薄膜トランジスタのソース及びドレインのうち少なくとも一方となる領域内に位置すると共に前記ソース及びドレインのうち少なくとも一方となる領域が前記縁部の存在に応じた段差を跨って延びるように形成されていることを特徴とする半導体装置。 - 請求項12から14のいずれか一項に記載の半導体装置と、
該半導体装置上に形成されており前記第1薄膜トランジスタによりスイッチング制御される画素電極と、
前記画素電極によって、電気的に駆動される電気光学物質と
を備えたことを特徴とする電気光学装置。 - 請求項15に記載の電気光学装置を具備してなることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003117160A JP4631250B2 (ja) | 2003-04-22 | 2003-04-22 | 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003117160A JP4631250B2 (ja) | 2003-04-22 | 2003-04-22 | 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004327539A true JP2004327539A (ja) | 2004-11-18 |
JP4631250B2 JP4631250B2 (ja) | 2011-02-16 |
Family
ID=33497140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003117160A Expired - Fee Related JP4631250B2 (ja) | 2003-04-22 | 2003-04-22 | 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4631250B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7968891B2 (en) | 2008-09-17 | 2011-06-28 | Samsung Electronics Co., Ltd. | Organic light emitting display and fabrication method of the same |
US8796671B2 (en) | 2008-08-22 | 2014-08-05 | Samsung Display Co., Ltd. | Organic light emitting diode display and method of manufacturing the same |
WO2018149142A1 (zh) * | 2017-02-17 | 2018-08-23 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示面板 |
JP2019124771A (ja) * | 2018-01-15 | 2019-07-25 | 株式会社ジャパンディスプレイ | 表示装置 |
CN113113424A (zh) * | 2021-03-17 | 2021-07-13 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001196599A (ja) * | 1999-10-26 | 2001-07-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2002367905A (ja) * | 2001-04-06 | 2002-12-20 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
-
2003
- 2003-04-22 JP JP2003117160A patent/JP4631250B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001196599A (ja) * | 1999-10-26 | 2001-07-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2002367905A (ja) * | 2001-04-06 | 2002-12-20 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8796671B2 (en) | 2008-08-22 | 2014-08-05 | Samsung Display Co., Ltd. | Organic light emitting diode display and method of manufacturing the same |
US7968891B2 (en) | 2008-09-17 | 2011-06-28 | Samsung Electronics Co., Ltd. | Organic light emitting display and fabrication method of the same |
WO2018149142A1 (zh) * | 2017-02-17 | 2018-08-23 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示面板 |
US10636816B2 (en) | 2017-02-17 | 2020-04-28 | Boe Technology Group Co., Ltd. | Thin film transistor and manufacturing method thereof, array substrate and display panel |
US11233070B2 (en) | 2017-02-17 | 2022-01-25 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Thin film transistor and manufacturing method thereof, array substrate and display panel |
JP2019124771A (ja) * | 2018-01-15 | 2019-07-25 | 株式会社ジャパンディスプレイ | 表示装置 |
JP7085352B2 (ja) | 2018-01-15 | 2022-06-16 | 株式会社ジャパンディスプレイ | 表示装置 |
CN113113424A (zh) * | 2021-03-17 | 2021-07-13 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Also Published As
Publication number | Publication date |
---|---|
JP4631250B2 (ja) | 2011-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9806096B2 (en) | Semiconductor device and method for manufacturing the same | |
US9035314B2 (en) | Method for manufacturing an electrooptical device | |
US9343570B2 (en) | Semiconductor device and fabrication method thereof | |
US8227806B2 (en) | Active matrix display in which LDD regions in the driver circuit and the storage capacitor in the pixel section have the same dopant concentration | |
US6734940B2 (en) | Semiconductor device, electro-optical device substrate, liquid crystal device substrate and manufacturing method therefor, liquid crystal device, and projection liquid crystal display device and electronic apparatus using the liquid crystal device | |
US6680488B2 (en) | Semiconductor device | |
JPH09311342A (ja) | 表示装置 | |
TW200405102A (en) | Opto-electronic apparatus and manufacturing method of semiconductor apparatus | |
JP2002244153A (ja) | 電気光学装置、その製造方法及び電子機器 | |
JP2000315798A (ja) | 半導体装置およびその作製方法 | |
JP4674544B2 (ja) | 電気光学装置の製造方法 | |
JP4631250B2 (ja) | 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器 | |
JP5422626B2 (ja) | 半導体装置 | |
JP2000349300A (ja) | 半導体装置およびその作製方法 | |
JP5860517B2 (ja) | 半導体装置 | |
JP5600764B2 (ja) | 電気光学装置 | |
JP3642326B2 (ja) | 液晶パネル、電子機器、及びtftアレイ基板 | |
JP2018170510A (ja) | 半導体装置 | |
JP2008076824A (ja) | 液晶装置の製造方法 | |
JP6466614B2 (ja) | 液晶表示装置 | |
JP4522666B2 (ja) | Tftアレイ基板、液晶パネル及び液晶プロジェクタ | |
JP2001075504A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
JP2008066577A (ja) | 半導体装置用基板の製造方法 | |
JP5663651B2 (ja) | 半導体装置 | |
JP2007183681A (ja) | Tftアレイ基板、液晶パネル及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060414 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101101 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |