JP2009164607A - ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ - Google Patents

ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ Download PDF

Info

Publication number
JP2009164607A
JP2009164607A JP2008330834A JP2008330834A JP2009164607A JP 2009164607 A JP2009164607 A JP 2009164607A JP 2008330834 A JP2008330834 A JP 2008330834A JP 2008330834 A JP2008330834 A JP 2008330834A JP 2009164607 A JP2009164607 A JP 2009164607A
Authority
JP
Japan
Prior art keywords
pad
forming
bonding pad
lower pad
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008330834A
Other languages
English (en)
Inventor
Jong-Won Hong
▲ジョン▼▲ウォン▼ 洪
Gil-Heyun Choi
吉鉉 崔
Hong-Kyu Hwang
▲ホン▼奎 黄
Jong-Myeong Lee
鍾鳴 李
Min-Keun Kwak
旻根 郭
Geumjung Seong
金重 成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2009164607A publication Critical patent/JP2009164607A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/017—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of aluminium or an aluminium alloy, another layer being formed of an alloy based on a non ferrous metal other than aluminium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/018—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12701—Pb-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736—Al-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12882—Cu-base component alternative to Ag-, Au-, or Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12896—Ag-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12931—Co-, Fe-, or Ni-base components, alternative to each other
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】上部パッドの損傷に関係なく、下部パッドの大気露出を防止するボンディングパッド構造物を提供する。
【解決手段】ボンディングパッド構造物は、パシベーション膜１４０、上部パッド１２０、下部パッド１１０、及びコンタクト部材１３０を含む。上部パッドは、前記パシベーション膜で覆われる第１領域、及び前記パシベーション膜から露出された第２領域を有する。下部パッドは、前記第２領域を通じて露出されないように前記上部パッドの第１領域下部に位置する。コンタクト部材は、前記上部パッドと前記下部パッドとの間に介在され、前記上部パッドと前記下部パッドを電気的に連結させる。従って、下部パッドが大気中に露出されない。
【選択図】図１

Description

本発明は、ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージに関し、より具体的には半導体チップの外部接続端子であるボンディングパッド構造物、このようなボンディングパッド構造物を製造する方法、及びこのようなボンディングパッド構造物を有する半導体パッケージに関する。
一般に、ウエハーに多様な半導体工程を行って複数個の半導体チップを形成する。半導体チップの電気的特性は、プローブ装置を用いて検査することになる。半導体チップは、プローブ装置のプローブが接触するボンディングパッド構造物を有する。
従来のボンディングパッド構造物は、下部パッド、下部パッドと電気的に連結された上部パッド、及び上部パッドを部分的に覆うパシベーション膜を含む。上部パッドに導電性ワイヤーや導電性バンプ等のような連結部材が連結される。即ち、上部パッドがボンディングパッドに該当する。又、半導体チップの電気的特性検査時、プローブが上部パッドに接触することになる。
一方、半導体チップが高集積化され、速い動作速度を要求するに従って、上部パッドとしてアルミニウム材質が使用される反面、下部パッドとして銅が主に使用されている。
ここで、プローブがアルミニウム材質の上部パッドに接触する時、上部パッドに強い衝撃が印加され、上部パッドにクラックが発生する虞がある。クラックは下部パッドに伝播され、下部パッドが大気中に露出される場合がある。大気に露出された銅材質の下部パッドは酸化されやすいという傾向がある。これによって、上部パッドと下部パッドとの間の電気的接続信頼性が大幅に低下するという問題がある。
又、電気的特性検査後、導電性ワイヤーを上部パッドにボンディングする時、上部パッドのクラックがより激しく発生されることができる。このようなクラックは下部パッドに伝播され、下部パッドが酸化される現象がより激しく発生されることができる。
本発明は、上部パッドの損傷に関係なく、下部パッドの大気露出を防止することができるボンディングパッド構造物を提供する。
又、本発明は、前記したボンディングパッド構造物を製造する方法を提供する。
又、本発明は、前記したボンディングパッド構造物を有する半導体パッケージを提供する。
本発明の一態様によるボンディングパッド構造物は、パシベーション膜、上部パッド、及び下部パッドを含む。上部パッドは、前記パシベーション膜で覆われる第１領域、及び前記パシベーション膜から露出された第２領域を有する。下部パッドは、前記第２領域を通じて露出されないように前記上部パッドの第１領域の下部に位置し、上部パッドと電気的に連結される。
本発明の一実施例によると、ボンディングパッド構造物は、前記上部パッドと前記下部パッドとの間に介在され、前記上部パッドと前記下部パッドを電気的に連結させるコンタクト部材を更に含むことができる。下部パッドは、連続的に連結されたループ形状を有することができる。前記コンタクト部材は、前記ループ形状の下部パッドと部分的に接触する複数個のプラグを含むことができる。又は、前記コンタクト部材は、前記ループ形状の下部パッド全体と接触する１つのプラグを含むことができる。
本発明の他の実施例によると、前記下部パッドは、複数個で構成された柱形状を有することができる。前記コンタクト部材は、前記柱形状の下部パッドのそれぞれと一対一で接触する複数個のプラグを含むことができる。
本発明の更に他の実施例によると、前記第１領域は前記上部パッドのエッジ部で、前記下部パッドは前記第２領域を露出させるように前記下部パッドの中央部に形成された開口部を有することができる。前記上部パッドは長方形で、前記下部パッドは長方形枠形状であり得る。
本発明の更に他の実施例によると、ボンディングパッド構造物は前記下部パッドの下部に配置され、前記上部パッドと前記下部パッドを通じたクラックの前進を遮断するクラック遮断膜を更に含むことができる。
本発明の他の態様によるボンディングパッド構造物は、下部パッド、上部パッド、及びパシベーション膜を含む。下部パッドは、開口部を有する。上部パッドは、前記下部パッドの上部に位置して前記下部パッドと電気的に連結される。又、上部パッドは、前記開口部と対応するコンタクト領域を有する。パシベーション膜は、前記コンタクト領域が露出されるように前記上部パッド上に形成される。
本発明の更に他の態様によるボンディングパッド構造物の製造方法によると、基板上にトレンチを有する第１絶縁膜を形成する。前記トレンチ内に下部パッドを形成する。前記下部パッドを露出させる少なくとも１つのビアホールを有する第２絶縁膜を前記第１絶縁膜上に形成する。前記開口部内に前記下部パッドと電気的に連結されたプラグを形成する。前記プラグと電気的に連結されるように前記第２絶縁膜上に上部パッドを形成する。前記プラグの上部に位置する前記上部パッド部分上にパシベーション膜を形成する。
本発明の一実施例によると、前記プラグを形成する段階と前記上部パッドを形成する段階は同時に行われることができる。
本発明の他の実施例によると、前記基板内に前記上部パッドと前記下部パッドを通じたクラックの前進を遮断するクラック遮断膜を形成することができる。
本発明の更に他の態様によるボンディングパッド構造物の製造方法によると、基板上に複数個の第１ビアホールを有する第１絶縁膜を形成する。前記第１ビアホール内に柱形状の下部パッドを形成する。前記柱形状の下部パッドのそれぞれを露出させる第２ビアホールを有する第２絶縁膜を前記第１絶縁膜上に形成する。前記第２ビアホール内に前記柱形状の下部パッドのそれぞれと一対一で接触する複数個のプラグを形成する。前記プラグと電気的に連結されるように前記第２絶縁膜上に上部パッドを形成する。前記プラグの上部に位置する前記上部パッド部分上にパシベーション膜を形成する。
本発明の更に他の態様による半導体パッケージは、ボンディングパッド構造物を有する半導体チップ、前記半導体チップに付着された印刷回路基板、及び前記印刷回路基板と前記ボンディングパッド構造物を電気的に連結させる連結部材を含む。前記ボンディングパッド構造物は、パシベーション膜、前記パシベーション膜で覆われる第１領域、及び前記パシベーション膜から露出され前記連結部材が連結された第２領域を有する上部パッド、及び前記第２領域を通じて露出されないように前記上部パッドの第１領域の下部に位置して前記上部パッドと電気的に連結された下部パッドを含む。
本発明の一実施例によると、半導体パッケージは、前記上部パッドと前記下部パッドとの間に介在され、前記上部パッドと前記下部パッドを電気的に連結させるコンタクト部材、及び前記下部パッドと前記コンタクト部材との間に介在された障壁膜を更に含むことができる。
前記のような本発明によると、パシベーション膜を通じて露出された上部パッド部分の下部に下部パッドが存在しない。従って、上部パッドが損傷されても、下部パッドが大気中に露出されない。結果的に、下部パッドの酸化が防止されることにより、ボンディングパッド構造物の電気的連結信頼性が向上する。
以下、添付図面を参照して本発明の好ましい実施例を詳細に説明する。
（ボンディングパッド構造物及びその製造方法）
図１は本発明の一実施例によるボンディングパッド構造物を示す図で、図２は図１に図示されたボンディングパッド構造物の下部パッドを示す平面図で、図３は図２のＩＩＩ−ＩＩＩ’に沿って切断した断面図で、図４は図１に図示されたボンディングパッド構造物の上部パッドを示す平面図で、図５は図４のＶ−Ｖ’に沿って切断した断面図である。
図１を参照すると、本実施例によるボンディングパッド構造物１００は、下部パッド１１０、上部パッド１２０、コンタクト部材１３０、及びパシベーション膜１４０を含む。
図１乃至図３を参照すると、下部パッド１１０は半導体基板１８０上に形成される。下部パッド１１０は、連続的に連結されたループ形状を有する。具体的には、半導体構造物１８２が半導体基板１８０上に形成される。絶縁膜１８５が半導体構造物１８２を覆うように半導体基板１８０上に形成される。トレンチ１６２を有する第１層間絶縁膜１６０が絶縁膜１８５上に形成される。下部パッド１１０は、トレンチ１６２を埋め込む。
本実施例において、トレンチ１６２は長方形枠形状を有する。従って、トレンチ１６２内に形成された下部パッド１１０も長方形枠形状を有する。即ち、下部パッド１１０は、長方形の開口部１１２を有する長方形枠形状を有する。ここで、下部パッド１１０は、長方形枠形状に限定されず、環形や三角枠等のような多様な形状を有することができる。又、下部パッド１１０の材質としては銅が挙げられる。下部パッド１１０の幅は約５乃至２０μｍであり得る。
図１、図４、及び図５を参照すると、第２層間絶縁膜１７０が第１層間絶縁膜１６０と下部パッド１１０上に形成される。第２層間絶縁膜１７０は、下部パッド１１０を部分的に露出させる複数個の開口部１７２を有する。
コンタクト部材１３０は下部パッド１１０と上部パッド１２０との間に介在され、下部パッド１１０と上部パッド１２０とを電気的に連結させる。本実施例において、コンタクト部材１３０は開口部１７２を埋め込む複数個のプラグである。即ち、プラグ１３０の各下端が下部パッド１１０の上部面と接触する。
上部パッド１２０は、第２層間絶縁膜１７０とプラグ１３０上に形成される。従って、上部パッド１２０の底面がプラグ１３０の上端と接触する。又、上部パッド１２０は大略長方形の断面形状を有する。本実施例において、上部パッド１２０の材質としてはアルミニウムが挙げられる。
パシベーション膜１４０は第２層間絶縁膜１７０上に形成され、上部パッド１２０のエッジ部を覆う。従って、上部パッド１２０はパシベーション膜１４０で覆われたエッジ部に該当する第１領域Ｉ、及びパシベーション膜１４０で覆われない中央部に該当する第２領域ＩＩに区分されることができる。第２領域ＩＩが、プローブが接触して、又、導電性ワイヤーがボンディングされクラックが主に発生する領域、即ち、コンタクト領域に該当する。
ここで、前述したように、下部パッド１１０は、長方形枠形状を有するので、下部パッド１１０は上部パッド１２０の第１領域Ｉの下部にのみ位置し、第２領域ＩＩの下部には位置しない。従って、上部パッド１２０の第２領域ＩＩが損傷されても、下部パッド１１０は大気中に露出されない。結果的に、銅材質の下部パッド１１０が大気中の酸素と反応して酸化される現象が防止される。
一方、パシベーション膜１４０は、上部パッド１２０上に形成されたシリコン酸化膜１４２、及びシリコン酸化膜１４２上に形成されたシリコン窒化膜１４４を含むことができる。又、感光性ポリイミド膜１４６がシリコン窒化膜１４４上に形成されることができる。
付加的に、クラック遮断膜１５０が下部パッド１１０の下部に形成されることができる。クラック遮断膜１５０は、上部パッド１２０で発生したクラックが下部パッド１１０を通じて半導体基板１８０内に伝播され、半導体構造物１８２が損傷されることを防止する。クラック遮断膜１５０は、半導体構造物１８２に含まれた金属配線を延長させて形成することができる。従って、クラック遮断膜１５０は、絶縁膜１８５内に配置されることができる。一方、クラック遮断膜１５０の材質は、金属配線の材質によって変更されることができる。例えば、クラック遮断膜１５０は、ポリシリコン、シリコンゲルマニウム、アルミニウム等を含むことができる。
図６乃至図１１は、図１に図示されたボンディングパッド構造物を製造する方法を順次に示す断面図である。
図６を参照すると、クラック遮断膜１５０を半導体基板１８０内に形成する。具体的に、半導体構造物１８２に含まれた金属配線を延長して、絶縁膜１８５内に位置するクラック遮断膜１５０を形成する。
図７を参照すると、トレンチ１６２を有する第１層間絶縁膜１６０を絶縁膜１８５上に形成する。
図８を参照すると、シングルダマシン（ｓｉｎｇｌｅ ｄａｍａｓｃｅｎｅ）工程を通じてトレンチ１６２内に下部パッド１１０を形成する。本実施例において、第１導電膜（図示せず）を第１層間絶縁膜１６０上に形成し、トレンチ１６２を第１導電膜で埋め込む。その後、第１層間絶縁膜１６０の上部面が露出されるまで、化学的機械的研磨工程（ＣＭＰ）又はエッチバック工程を通じて第２導電膜を除去する。そうすると、トレンチ１６２を埋め込む長方形枠形状の下部パッド１１０が形成される。第１導電膜の例としては銅が挙げられる。
図９を参照すると、複数個のビアホール１７２を有する第２層間絶縁膜１７０を第１層間絶縁膜１６０上に形成する。ここで、下部パッド１１０は開口部１７２を通じて部分的に露出される。
図１０を参照すると、ビアホール１７２を埋め込むプラグ１３０と第２層間絶縁膜１７０上に位置する上部パッド１２０を形成する。本実施例において、第２導電膜（図示せず）を第２層間絶縁膜１７０上に形成し、開口部１７２を第２導電膜で埋め込む。第２層間絶縁膜１７０の上部面が露出されるまでＣＭＰ工程やエッチバック工程を通じて第２導電膜を部分的に除去して、プラグ１３０と上部パッド１２０を同時に形成する。上部パッド１２０と下部パッド１１０は、プラグ１３０を介して電気的に連結される。第２導電膜の例としてはアルミニウムが挙げられる。
図１１を参照すると、シリコン酸化膜１４２とシリコン窒化膜１４４からなるパシベーション膜１４０を上部パッド１２０のエッジ部に該当する第１領域Ｉ上に形成する。上部パッド１２０の第２領域ＩＩはパシベーション膜１４０を通じて露出される。
その後、感光性ポリイミド膜１４６をシリコン窒化膜１４４上に形成し、図１に図示されたボンディングパッド構造物１００を完成する。
本実施例によると、パシベーション膜を通じて露出された上部パッドの第２領域の下部に下部パッドが存在しない。従って、上部パッドが損傷されても、下部パッドが大気中に露出されない。結果的に、下部パッドの酸化が防止されることにより、ボンディングパッド構造物の電気的連結信頼性が向上することができる。又、上部パッドで発生したクラックが下部パッドを通じて半導体構造物に伝播されることをクラック遮断膜が遮断することになる。従って、半導体構造物の損傷も防止することができる。
図１２は本発明の他の実施例によるボンディングパッド構造物を示す断面図で、図１３は図１２に図示されたボンディングパッド構造物の上部パッドを示す断面図である。
本実施例によるボンディングパッド構造物１００ａは、連結部材を除いては図１に図示されたボンディングパッド構造物１００の構成要素と実質的に同じ構成要素を含む。従って、同じ構成要素には同じ参照符号を付与し、同じ構成要素についての重複説明は省略する。
図１２及び図１３を参照すると、本実施例によるボンディングパッド構造物１００ａのコンタクト部材１３０ａは、１つで構成された一体型プラグである。従って、１つのプラグ１３０ａが下部パッド１１０の全面と接触することになる。又、第２層間絶縁膜１７０ａが１つのプラグ１３０ａを収容する１つのビアホール１７２ａを有する。
図１４及び図１５は、図１２に図示されたボンディングパッド構造物を製造する方法を順次に示す断面図である。
ここで、クラック遮断膜１５０、第１層間絶縁膜１６０、下部パッド１１０、及びパシベーション膜１４０を形成する各工程は、図６、図７、図１０、及び図１１を参照として説明した工程と実質的に同じである。従って、本実施例においては、第２層間絶縁膜１７０ａとコンタクト部材１３０ａを形成する工程についてのみ説明する。
図１４を参照すると、１つのビアホール１７２ａを有する第２層間絶縁膜１７０ａを第１層間絶縁膜１６０上に形成する。ここで、下部パッド１１０は開口部１７２ａを通じて全体的に露出される。
図１５を参照すると、ビアホール１７２ａを埋め込む１つのプラグ１３０ａと第２層間絶縁膜１７０ａ上に位置する上部パッド１２０を形成する。
本実施例によると、コンタクト部材が下部パッドの全面と接触されることによって、上部パッドと下部パッドとの間の電気的接続信頼性が大幅に向上することができる。
図１６は本発明の更に他の実施例によるボンディングパッド構造物を示す断面図で、図１７は図１６に図示されたボンディングパッド構造物の下部パッドを示す平面図で、図１８は図１７のＸＶＩＩＩ−ＸＶＩＩＩ’に沿って切断した断面図である。
本実施例によるボンディングパッド構造物１００ｂは、下部パッドを除いては図１に図示されたボンディングパッド構造物１００の構成要素と実質的に同じ構成要素を含む。従って、同じ構成要素には同じ参照符号を付与し、同じ構成要素についての重複説明は省略する。
図１６乃至図１８を参照すると、本実施例によるボンディングパッド構造物１００ｂの下部パッド１１０ｂは柱形状を有する複数個の構造物である。各柱形状の下部パッド１１０ｂは、複数個のプラグ１３０と一対一で接触する。又、第１層間絶縁膜１６０ｂは、複数個の柱形状の下部パッド１１０ｂを収容する複数個の第１ビアホール１６２ｂを有する。プラグ１３０を収容する第２ビアホール１７２が第２層間絶縁膜１７０に貫通形成される。
図１９及び図２０は、図１６に図示されたボンディングパッド構造物を製造する方法を順次に示す断面図である。
ここで、クラック遮断膜１５０、第２層間絶縁膜１７０、上部パッド１２０、及びパシベーション膜１４０を形成する各工程は、図６、図９、図１０、及び図１１を参照として説明した工程と実質的に同じである。従って、本実施例では、第１層間絶縁膜１６０ｂと下部パッド１１０ｂを形成する工程についてのみ説明する。
図１９を参照すると、複数個の第１ビアホール１６２ｂを有する第１層間絶縁膜１６０ｂを絶縁膜１８５上に形成する。
図２０を参照すると、第１ビアホール１６２ｂを下部パッド１１０ｂで埋め込む。従って、下部パッド１１０ｂのそれぞれは大略柱形状を有する。又、下部パッド１１０ｂのそれぞれは、プラグ１３０と一対一で接触する。
本実施例によると、下部パッドとプラグが一対一で接触することになり、下部パッドは非常に狭い面積を有することになる。従って、上部パッドの損傷によって下部パッドが露出されても、下部パッドの露出面積を最大限減少させることができる。
図２１は、本発明の更に他の実施例によるボンディングパッド構造物を示す断面図である。
本実施例によるボンディングパッド構造物１００ｃは、障壁膜１９０を更に含むことを除いては、図１に図示されたボンディングパッド構造物１００の構成要素と実質的に同じ構成要素を含む。従って、同じ構成要素には同じ参照符号を付与し、同じ構成要素についての重複説明は省略する。
図２１を参照すると、障壁膜１９０が下部パッド１１０とコンタクト部材１３０との間に介在される。即ち、障壁膜１９０は下部パッド１１０上に形成され、下部パッド１１０の銅が上部パッド１２０へ拡散されることを防止する。本実施例において、障壁膜１９０の材質としてはタンタル（Ｔａ）、タンタル窒化物（ＴａＮ）、チタニウム窒化物（ＴｉＮ）、タングステン窒化物（ＷＮ）等が挙げられる。又は、障壁膜１９０は下部パッド１１０を囲む構造を有することもできる。
ここで、障壁膜１９０は、図１のボンディングパッド構造物１００のみならず、図１２及び図１６のボンディングパッド構造物１００ａ、１００ｂにも適用されることができる。
一方、本実施例のボンディングパッド構造物１００ｃを製造する方法は、図１のボンディングパッド構造物１００を製造する方法に下部パッド１１０上に障壁膜１９０を形成する段階を更に含む。従って、本実施例のボンディングパッド構造物１００ｃを製造する方法についての重複説明は省略する。
（半導体パッケージ）
図２２は、本発明の実施例による半導体パッケージを示す断面図である。
図２２を参照すると、本実施例による半導体パッケージ２００は、半導体チップ２１０、印刷回路基板２２０、連結部材２３０、モールディング部材２４０、及び外部接続端子２５０を含む。
半導体チップ２１０は、ボンディングパッド構造物１００を有する。ボンディングパッド構造物１００は図１を参照として詳細に説明したので、重複説明は省略する。ここで、本実施例では、図１のボンディングパッド構造物１００を採用したことと例示したが、図１２のボンディングパッド構造物１００ａ、図１６のボンディングパッド構造物１００ｂ又は図２１のボンディングパッド構造物１００ｃが半導体パッケージ２００に適用されることもできる。
印刷回路基板２２０は半導体チップ２１０の底面に付着される。印刷回路基板２２０は、ボンディングパッド構造物１００と対応する複数個の回路パターン（図示せず）を有する。
連結部材２３０は、印刷回路基板２２０の回路パターンとボンディングパッド構造物１００を電気的に連結させる。本実施例では、連結部材２３０として導電性ワイヤーを使用する。他の方案として、導電性バンプや金属ライン等も連結部材２３０として使用されることができる。
モールディング部材２４０は、印刷回路基板２２０上に形成され半導体チップ２１０と連結部材２３０を覆う。モールディング部材２４０の材質としてはエポキシ樹脂が挙げられる。
外部接続端子２５０が印刷回路基板２２０の底面に実装される。外部接続端子２５０は印刷回路基板２２０の回路パターンと電気的に連結される。従って、ボンディングパッド構造物１００は、連結部材２３０と回路パターンを介して外部接続端子２５０に電気的に連結される。本実施例において、外部接続端子２５０の例としてはソルダーボールが挙げられる。
ここで、本実施例ではワイヤーボンディング構造を有する半導体パッケージを例示的に説明した。しかし、フリップチップパッケージ、リードフレームを有するパッケージ、チップスケールパッケージ、ウエハーレベルパッケージ等のような多様な形態のパッケージにも本発明のボンディングパッド構造物が適用されることができる。
前述したように、本発明の好ましい実施例によると、パシベーション膜を通じて露出された上部パッドの下部に下部パッドが存在しない。従って、上部パッドが損傷されても、下部パッドが大気中に露出されないことになる。結果的に、下部パッドの酸化が防止されることにより、ボンディングパッド構造物の電気的連結信頼性が向上されることができる。
又、上部パッドで発生したクラックが下部パッドを通じて半導体構造物が伝播されることをクラック遮断膜が遮断することになる。従って、半導体構造物の損傷も防止することができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
本発明の一実施例によるボンディングパッド構造物を示す断面図である。 図１に図示されたボンディングパッド構造物の下部パッドを示す平面図である。 図２のＩＩＩ−ＩＩＩ’に沿って切断した断面図である。 図１に図示されたボンディングパッド構造物の上部パッドを示す平面図である。 図４のＶ−Ｖ’に沿って切断した断面図である。 図１に図示されたボンディングパッド構造物を製造する方法を順次に示す断面図である。 図１に図示されたボンディングパッド構造物を製造する方法を順次に示す断面図である。 図１に図示されたボンディングパッド構造物を製造する方法を順次に示す断面図である。 図１に図示されたボンディングパッド構造物を製造する方法を順次に示す断面図である。 図１に図示されたボンディングパッド構造物を製造する方法を順次に示す断面図である。 図１に図示されたボンディングパッド構造物を製造する方法を順次に示す断面図である。 本発明の他の実施例によるボンディングパッド構造物を示す断面図である。 図１２に図示されたボンディングパッド構造物の上部パッドを示す断面図である。 図１２に図示されたボンディングパッド構造物を製造する方法を順次に示す断面図である。 図１２に図示されたボンディングパッド構造物を製造する方法を順次に示す断面図である。 本発明の更に他の実施例によるボンディングパッド構造物を示す断面図である。 図１６に図示されたボンディングパッド構造物の下部パッドを示す平面図である。 図１７のＸＶＩＩＩ−ＸＶＩＩＩ’に沿って切断した断面図である。 図１６に図示されたボンディングパッド構造物を製造する方法を順次に示す断面図である。 図１６に図示されたボンディングパッド構造物を製造する方法を順次に示す断面図である。 本発明の更に他の実施例によるボンディングパッド構造物を示す断面図である。 本発明の実施例による半導体パッケージを示す断面図である。
符号の説明
１１０ 下部パッド
１２０ 上部パッド
１３０ 連結部材
１４０ パシベーション膜
１５０ クラック遮断膜

Claims (25)

  1. パシベーション膜と、
    前記パシベーション膜で覆われる第１領域、及び前記パシベーション膜から露出された第２領域を有する上部パッドと、
    前記第２領域を通じて露出されないように前記上部パッドの第１領域の下部に位置し、前記上部パッドと電気的に連結された下部パッドと、を含むボンディングパッド構造物。
  2. 前記上部パッドと前記下部パッドとの間に介在され、前記上部パッドと前記下部パッドとを電気的に連結させるコンタクト部材を更に含むことを特徴とする請求項１記載のボンディングパッド構造物。
  3. 前記下部パッドは、連続的に連結されたループ形状を有することを特徴とする請求項２記載のボンディングパッド構造物。
  4. 前記コンタクト部材は、前記ループ形状の下部パッドと部分的に接触する複数個のプラグを含むことを特徴とする請求項３記載のボンディングパッド構造物。
  5. 前記コンタクト部材は、前記ループ形状の下部パッド全体と接触する１つのプラグを含むことを特徴とする請求項３記載のボンディングパッド構造物。
  6. 前記下部パッドは、複数個で構成された柱形状を有することを特徴とする請求項２記載のボンディングパッド構造物。
  7. 前記コンタクト部材は、前記柱形状の下部パッドのそれぞれと一対一で接触する複数個のプラグを含むことを特徴とする請求項６記載のボンディングパッド構造物。
  8. 前記第１領域は前記上部パッドのエッジ部で、前記下部パッドは前記第２領域を露出させるように前記下部パッドの中央部に形成された開口部を有することを特徴とする請求項１記載のボンディングパッド構造物。
  9. 前記上部パッドは長方形で、前記下部パッドは長方形枠形状であることを特徴とする請求項８記載のボンディングパッド構造物。
  10. 前記上部パッドはアルミニウムを含み、前記下部パッドは銅を含むことを特徴とする請求項１記載のボンディングパッド構造物。
  11. 前記下部パッドの下部に配置され、前記上部パッドと前記下部パッドを通じたクラックの前進を遮断するクランク遮断膜を更に含むことを特徴とする請求項１記載のボンディングパッド構造物。
  12. 前記クラック遮断膜は、ポリシリコン、シリコンゲルマニウム、又はアルミニウムを含むことを特徴とする請求項１１記載のボンディングパッド構造物。
  13. 前記下部パッドと前記上部パッドとの間に介在された障壁膜を更に含むことを特徴とする請求項１記載のボンディングパッド構造物。
  14. 開口部を有する下部パッドと、
    前記下部パッドの上部に位置して前記下部パッドと電気的に連結され、前記開口部と対応するコンタクト領域を有する上部パッドと、
    前記コンタクト領域が露出されるように前記上部パッド上に形成されたパシベーション膜と、を含むボンディングパッド構造物。
  15. 前記下部パッドの下部に配置され、前記上部パッドと前記下部パッドを通じたクラックの前進を遮断するクラック遮断膜を更に含むことを特徴とする請求項１４記載のボンディングパッド構造物。
  16. 基板上にトレンチを有する第１層間絶縁膜を形成する段階と、
    前記トレンチ内に下部パッドを形成する段階と、
    前記下部パッドを露出させる少なくとも１つのビアホールを有する第２層間絶縁膜を前記第１層間絶縁膜上に形成する段階と、
    前記開口部内に前記下部パッドと電気的に連結されたプラグを形成する段階と、
    前記プラグと電気的に連結されるように前記第２層間絶縁膜上に上部パッドを形成する段階と、
    前記プラグの上部に位置する前記上部パッド部分上にパシベーション膜を形成する段階と、を含むボンディングパッド構造物の形成方法。
  17. 前記プラグを形成する段階と前記上部パッドを形成する段階は同時に行われることを特徴とする請求項１６記載のボンディングパッド構造物の形成方法。
  18. 前記基板内に前記上部パッドと前記下部パッドを通じたクラックの前進を遮断するクラック遮断膜を形成する段階を更に含むことを特徴とする請求項１６記載のボンディングパッド構造物の形成方法。
  19. 前記下部パッドと前記プラグとの間に障壁膜を形成する段階を更に含むことを特徴とする請求項１６記載のボンディングパッド構造物の形成方法。
  20. 基板上に複数個の第１ビアホールを有する第１層間絶縁膜を形成する段階と、
    前記第１ビアホール内に柱形状の下部パッドを形成する段階と、
    前記柱形状の下部パッドのそれぞれを露出させる第２ビアホールを有する第２層間絶縁膜を前記第１層間絶縁膜上に形成する段階と、
    前記第２ビアホール内に前記柱形状の下部パッドのそれぞれと一対一で接触する複数個のプラグを形成する段階と、
    前記プラグと電気的に連結されるように前記第２層間絶縁膜上に上部パッドを形成する段階と、
    前記プラグの上部に位置する前記上部パッド部分上にパシベーション膜を形成する段階と、を含むボンディングパッド構造物の形成方法。
  21. 前記基板内に前記上部パッドと前記下部パッドを通じたクラックの前進を遮断するクラック遮断膜を形成する段階を更に含むことを特徴とする請求項２０記載のボンディングパッド構造物の形成方法。
  22. 前記下部パッドと前記プラグとの間に障壁膜を形成する段階を更に含むことを特徴とする請求項２０記載のボンディングパッド構造物の形成方法。
  23. ボンディングパッド構造物を有する半導体チップと、
    前記半導体チップに付着された印刷回路基板と、
    前記印刷回路基板と前記ボンディングパッド構造物とを電気的に連結させる連結部材と、を含み、
    前記ボンディングパッド構造物は、
    パシベーション膜と、
    前記パシベーション膜で覆われる第１領域、及び前記パシベーション膜から露出され前記連結部材が連結された第２領域を有する上部パッドと、
    前記第２領域を通じて露出されないように前記上部パッドの第１領域の下部に位置し、前記上部パッドと電気的に連結された下部パッドと、を含む半導体パッケージ。
  24. 前記上部パッドと前記下部パッドとの間に介在され、前記上部パッドと前記下部パッドとを電気的に連結させるコンタクト部材を更に含むことを特徴とする請求項２３記載の半導体パッケージ。
  25. 前記下部パッドと前記コンタクト部材との間に介在された障壁膜を更に含むことを特徴とする請求項２４記載の半導体パッケージ。
JP2008330834A 2008-01-04 2008-12-25 ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ Pending JP2009164607A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080001171A KR20090075347A (ko) 2008-01-04 2008-01-04 본딩 패드 구조물 및 그의 제조 방법, 및 본딩 패드구조물을 갖는 반도체 패키지
US12/291,069 US20090176124A1 (en) 2008-01-04 2008-11-05 Bonding pad structure and semiconductor device including the bonding pad structure

Publications (1)

Publication Number Publication Date
JP2009164607A true JP2009164607A (ja) 2009-07-23

Family

ID=40844831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008330834A Pending JP2009164607A (ja) 2008-01-04 2008-12-25 ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ

Country Status (5)

Country Link
US (1) US20090176124A1 (ja)
JP (1) JP2009164607A (ja)
KR (1) KR20090075347A (ja)
CN (1) CN101494212A (ja)
TW (1) TW200943511A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399839B (zh) * 2009-09-28 2013-06-21 Powertech Technology Inc 內置於半導體封裝構造之中介連接器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI428608B (zh) 2011-09-16 2014-03-01 Mpi Corp 探針測試裝置與其製造方法
CN102543717B (zh) * 2012-01-13 2014-03-12 矽力杰半导体技术(杭州)有限公司 一种半导体器件
KR101933015B1 (ko) * 2012-04-19 2018-12-27 삼성전자주식회사 반도체 장치의 패드 구조물, 그의 제조 방법 및 패드 구조물을 포함하는 반도체 패키지
US10910330B2 (en) * 2017-03-13 2021-02-02 Mediatek Inc. Pad structure and integrated circuit die using the same
US10964639B2 (en) * 2017-10-20 2021-03-30 Samsung Electronics Co., Ltd. Integrated circuits including via array and methods of manufacturing the same
CN108598009A (zh) * 2018-04-20 2018-09-28 北京智芯微电子科技有限公司 晶圆级芯片中的焊盘及其制作方法
KR20240015188A (ko) 2022-07-26 2024-02-05 주식회사 메디포 소양증 완화 및 피부장벽 회복용 조성물

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
US7265045B2 (en) * 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US7148574B2 (en) * 2004-04-14 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure and method of forming the same
US7646097B2 (en) * 2005-10-11 2010-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pads and methods for fabricating the same
US7656045B2 (en) * 2006-02-23 2010-02-02 Freescale Semiconductor, Inc. Cap layer for an aluminum copper bond pad

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399839B (zh) * 2009-09-28 2013-06-21 Powertech Technology Inc 內置於半導體封裝構造之中介連接器

Also Published As

Publication number Publication date
CN101494212A (zh) 2009-07-29
TW200943511A (en) 2009-10-16
KR20090075347A (ko) 2009-07-08
US20090176124A1 (en) 2009-07-09

Similar Documents

Publication Publication Date Title
KR101918608B1 (ko) 반도체 패키지
JP4307284B2 (ja) 半導体装置の製造方法
CN100383938C (zh) 半导体装置及其制造方法
US20210193636A1 (en) Semiconductor package and method of fabricating the same
JP4995551B2 (ja) 半導体装置及び半導体装置の製造方法
JP2009164607A (ja) ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ
TWI551199B (zh) 具電性連接結構之基板及其製法
JP2006210438A (ja) 半導体装置およびその製造方法
JP2004349593A (ja) 半導体装置及びその製造方法
JP2005051149A (ja) 半導体装置の製造方法
KR101349373B1 (ko) 반도체 소자 및 그 제조 방법
JP2011142291A (ja) 半導体パッケージ及び半導体パッケージの製造方法
US9570412B2 (en) Semiconductor device
CN109192706B (zh) 一种芯片封装结构及芯片封装方法
KR100828027B1 (ko) 스택형 웨이퍼 레벨 패키지 및 그의 제조 방법, 및 웨이퍼레벨 스택 패키지 및 그의 제조 방법
JP4728079B2 (ja) 半導体装置用基板および半導体装置
KR102604133B1 (ko) 반도체 패키지 및 그 제조방법
US11646260B2 (en) Semiconductor package and method of fabricating the same
JP4845986B2 (ja) 半導体装置
US20230078980A1 (en) Thermal pad, semiconductor chip including the same and method of manufacturing the semiconductor chip
JP4769926B2 (ja) 半導体装置及びその製造方法
US7297624B2 (en) Semiconductor device and method for fabricating the same
JP2011109060A (ja) 半導体パッケージ及び半導体パッケージの製造方法
TW202131472A (zh) 半導體裝置以及其製造方法
CN114927492A (zh) 封装器件、封装件和用于形成封装件的方法