JP2003174141A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003174141A JP2003174141A JP2002237125A JP2002237125A JP2003174141A JP 2003174141 A JP2003174141 A JP 2003174141A JP 2002237125 A JP2002237125 A JP 2002237125A JP 2002237125 A JP2002237125 A JP 2002237125A JP 2003174141 A JP2003174141 A JP 2003174141A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- conductor
- layer
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
ての信頼性が高く、しかも多層板表面全体に配線パター
ンを形成して集積度を向上させることのできる半導体装
置及びその製造方法を提供する。 【解決手段】 2層板52の配線パッド41b,41b
上に導体バンプ60,60,…を形成し、バリアメタル
層61とAu層62を形成し、その上に半導体素子70
を実装する。更にその上に開口部31aを設けたプリプ
レグ31と、もう一つの2層板54を位置合わせし、ヒ
ートプレスする。得られた半導体装置1の表面には半導
体素子70の周囲に充填した絶縁性樹脂と2層板54と
の境界面は現れない。
Description
更に詳細には、半導体素子内蔵型の半導体装置及びその
製造方法に関する。
段に積層した多層板の内部に半導体素子を埋め込んだ、
いわゆる埋設型の半導体装置が知られている。図16は
代表的な埋設型半導体装置100の断面図である。図1
6に示したように、この半導体装置100では、3層の
プリント配線基板101,102,103が積層され、
合計4層の配線パターン104,105,106,10
7が配設され、それぞれの配線パターン104〜107
はスルーホール108A〜108E等の層間接続部材に
より層間接続されている。そして、半導体素子120は
プリント配線基板101と102との間に配設された配
線パッド109上にマウントされており、半導体素子1
20はプリント配線基板102,103の一部をくり抜
いたスペース110内に埋設されている。
埋設型の半導体装置100を製造するには、プリント配
線基板102,103の一部を片面側からくり抜いて半
導体素子120を埋設する。このためのスペース110
を設け、半導体素子120をマウントした後に半導体素
子120の周囲の隙間にエポキシ樹脂等の絶縁性封止材
料130を充填した後に硬化させて半導体素子120を
埋設するのが一般的である。
2,103の一部を機械的にくり抜くと、プリント配線
基板102,103の機械的強度が低下したり、プリン
ト配線基板102,103のくり抜き時の切断面と、充
填した絶縁性封止材料130との境界面から水分が侵入
し易くなり耐湿性が低下するという問題がある。
分に絶縁性封止材料130を充填した部分には配線パタ
ーンを形成できないため、この部分を利用して配線パタ
ーンを形成し、集積度を上げることができないという問
題がある。
なされた発明である。即ち本発明は、機械的強度や耐湿
性といった半導体装置としての信頼性が高く、しかも多
層板表面全体に配線パターンを形成して集積度を向上さ
せることのできる半導体装置及びその製造方法を提供す
ることを目的とする。
造方法は、絶縁基板の厚さ方向に層間接続部材が貫挿さ
れ、この層間接続部材により電気的に導通された導体板
を両面に備えた、2層板の導体板をパターニングして配
線パターンと電極パッドとを形成する工程と、前記電極
パッド上に銀ペーストバンプを形成する工程と、前記銀
ペーストバンプ表面にバリアメタル層を形成する工程
と、前記銀ペーストバンプ表面に溶接性金属層を形成す
る工程と、前記銀ペーストバンプ上に半導体素子を実装
する工程と、前記2層板の上に、前記半導体素子相当部
分を開口させた絶縁基板前駆体と、2層板の配線パター
ン上に導体バンプを備えたバンプ付2層板とを位置合わ
せする工程と、前記2層板と、絶縁基板前駆体と、前記
バンプ付2層板とを加熱下に加圧して前記バンプを前記
絶縁基板前駆体に貫挿し、前記2層板と前記バンプ付2層
板とを電気的に接続すると共に、前記絶縁基板前駆体を
硬化させる工程とを具備することを特徴とする。
は、一の導体板の所定位置に導体バンプを形成する工程
と、前記導体板の導体バンプの上に絶縁基板前駆体と他
の導体板とを位置合わせする工程と、前記一の導体板と
絶縁基板前駆体と前記他の導体板とを加熱下に加圧して
前記導体バンプを前記絶縁基板前駆体に貫挿させ、前記
一の導体板と前記他の導体板とを電気的に接続する工程
と、前記一の導体板及び/又は他の導体板をパターニン
グして配線パターンと電極パッドを形成する工程と、前
記電極パッド上に銀ペーストバンプを形成する工程と、
前記銀ペーストバンプ表面にバリアメタル層を形成する
工程と、前記銀ペーストバンプ表面に溶接性金属層を形
成する工程と、前記銀ペーストバンプ上に半導体素子を
実装する工程と、前記2層板の上に、前記半導体素子相
当部分を開口させた絶縁基板前駆体と、バンプ付2層板
とを位置合わせする工程と、前記2層板と、絶縁基板前
駆体と、前記バンプ付2層板とを加熱下に加圧して前記
バンプを前記絶縁基板前駆体に貫挿し、前記2層板と前
記バンプ付2層板とを電気的に接続すると共に、前記絶
縁基板前駆体を硬化させる工程とを具備することを特徴
とする。
2層板の例として、導体板上に導体バンプを形成する工
程と、前記導体バンプの上に絶縁性基板前駆体と他の導
体板とを重ねる工程と、前記重ねた導体板、絶縁性基板
前駆体、及び他の導体板とを加熱下に加圧して前記導体
バンプを前記絶縁性基板前駆体に貫通させると共に前記
絶縁性基板前駆体を硬化する工程と、からなる製造方法
により製造される半導体基板を挙げることができる。
バリアメタル層の例としてNi層を挙げることができ、
前記溶接性金属の例としてAuを挙げることができる。
導体バンプを形成する方法として、印刷技術を用いて導
電性ペーストで導体バンプを形成する方法を挙げること
ができる。
導体バンプを形成する方法として、前記支持基体表面に
メッキ金属を析出させることにより導体バンプを形成す
る方法を挙げることができる。
導体バンプを形成する方法として、前記支持基体表面に
エッチングを施すことにより導体バンプを形成する方法
を挙げることができる。
挿された第1の基板と、前記第1の基板上に積層され、
層間接続部材が貫挿された第2の基板と、前記第2の基
板上に積層され、層間接続部材が貫挿された第3の基板
と、前記第1の基板の外側表面に配設された第1の配線
パターンと、前記第1の基板と前記第2の基板との間に
配設された第2の配線パターン及び電極パッドと、前記
第2の基板内に内包され、前記電極パッド上にマウント
された半導体素子と、前記第2の基板と前記第3の基板
との間に配設された第3の配線パターンと、前記第3の
基板の外側表面に配設された第3の配線パターンと、を
具備することを特徴とする。
が貫挿された第1の基板と、前記第1の基板上に積層さ
れ、層間接続部材が貫挿された第2の基板と、前記第2
の基板上に積層され、層間接続部材が貫挿された第3の
基板と、前記第3の基板上に積層され、層間接続部材が
貫挿された第4の基板と、前記第4の基板上に積層さ
れ、層間接続部材が貫挿された第5の基板と、前記第1
の基板の外側表面に配設された第1の配線パターンと、
前記第1の基板と前記第2の基板との間に配設された第
2の配線パターン及び第1の電極パッドと、前記第2の
基板内に内包され、前記第1の電極パッド上にマウント
された第1の半導体素子と、前記第2の基板と前記第3
の基板との間に配設された第3の配線パターンと、前記
第3の基板と前記第4の基板との間に配設された第4の
配線パターン及び第2の電極パッドと、前記第4の基板
内に内包され、前記第2の配線パッド上にマウントされ
た第2の半導体素子と、前記第4の基板と前記第5の基
板との間に配設された第5の配線パターンと、前記第5
の基板の外側表面に配設された第6の配線パターンと、
を具備することを特徴とする。
導体素子を収容し、更にその上に絶縁基板を重ねて完全
に蓋をしてしまうので、機械的強度や耐湿性といった半
導体装置としての信頼性が高く、しかも多層板表面全体
に配線パターンを形成して集積度を向上させることので
きる半導体装置及びその製造方法が得られる。
明の第1の実施の形態に係る半導体装置の製造方法につ
いて説明する。図1及び図2は本実施形態に係る半導体
装置の製造方法のフローチャートであり、図3、図4及
び図5は製造途中の本実施形態に係る半導体装置の断面
図である。
は、まず絶縁基板の両面に配線パターンを形成した、い
わゆる2層板を用意する。この2層板の製造方法のフロ
ーチャートを示したのが図1であり、製造途中の2層板
の断面図を示したのが図3である。この2層板を製造す
るには、最初に図3(a)に示したように銅箔などの導
体板10を用意する。この導体板10の上に印刷技法を
用いて導体バンプ20,20…を形成する。
としては、例えば、バンプ形成部分に孔を設けたマスキ
ングを施す(ステップ1)。この孔内に導電性ペース
ト、例えば銀などの金属微粒子をエポキシ樹脂のような
液状樹脂中に分散させたペースト状組成物を充填する
(ステップ2)。マスキング上面からスキージ(ステッ
プ3)し、前記マスキングを剥離する(ステップ4)。
このようにして、図3(b)に示したような、略円錐形
の導体バンプ20,20,…を形成した後、この導体バ
ンプ20,20,…を乾燥させ、硬化する(ステップ
5)。
ンプ20,20,…の上にプリプレグ(絶縁基板前駆
体)30、すなわちガラス繊維マットのような補強材料
中にエポキシ樹脂などの絶縁性樹脂を含浸させたものを
重ね、更にこのプリプレグ30の上にもう1枚の銅箔な
どの導体板40を重ね合わせる(ステップ6)。この状
態でヒートプレス、すなわち加熱下に加圧する(ステッ
プ7)。このヒートプレスすることにより導体バンプ2
0,20,…はプリプレグ30を貫通して導体板10と
導体板40との間が電気的に接続されると同時にプリプ
レグ30が硬化して、図3(d)に示したような、2層
型プリント配線基板50が得られる。この2層型プリン
ト配線基板50表面の導体板10,40に例えばエッチ
ング処理等によるパターニング(ステップ8)を施すこ
とにより配線パターン11,41aが形成された2層板
52が形成される。
のうち、図4(f)に示すように、半導体素子の電極に
対応する位置に形成した電極パッド41b,41b,…
上に銀ペーストバンプ60,60,…を形成する。この
銀ペーストバンプ60,60,…の形成方法は上記導体
バンプ20,20,…の形成方法と実質的に同じであ
る。
スキングを施す(ステップ1a)。この孔内に導電性ペ
ースト、例えば銀などの金属微粒子をエポキシ樹脂のよ
うな液状樹脂中に分散させたペースト状組成物を充填す
る(ステップ2a)。マスキング上面からスキージ(ス
テップ3a)し、前記マスキングを剥離する(ステップ
4a)ことからなる方法である。
0,60,…の大きさは、高さが300〜500μm、
底面半径が150〜350μmである。これは後述する
半導体素子70の大きさに対応させるためである。
プ60,60,…を硬化させ(ステップ5a)、然る後
に、例えば電解メッキや無電解メッキなどのNiメッキ
処理(ステップ6a)を施すことにより、銀ペーストバ
ンプ60,60,…及びその底部の電極パッド41b表
面に図4(g)に示したようなバリアメタル層としての
Ni層61を形成する(ステップ6a)。次いでNi層
61の上からAuメッキ処理(ステップ7a)を施すこ
とによりAu層62を形成する。こうして、図4(h)
に示したような、バンプ付基板52Aが得られる。
Aの銀ペーストバンプ60,60,…形成面上に図4
(i)に示したように、ACF(異方性導電接着剤層)
63を配置し、電極パッド41b,41b,…に対して
電極板71,71,…が対向するように半導体素子70
を位置合わせする(ステップ8a)。
付基板52Aとを加圧すると、図4(j)に示したよう
に銀ペーストバンプ60,60,…がACF(異方性導
電接着剤層)63を貫通し、電極板71,71,…に加
圧される(ステップ9a)。このとき銀ペーストバンプ
60,60,…の表面にはAu層62,62,…が形成
されており、電極板71,71,…はAlで出来ている
ので、銀ペーストバンプ60,60,…と電極板71,
71,…との間にはAl−Au接合が形成され、電極パ
ッド41b,41b,…と電極板71,71,…との間
がAu層62,Ni層61,銀ペーストバンプ60,A
CF(異方性導電接着剤層)63を介して電気的に接合
される。こうして、図4(j)に示したような、半導体
素子70が実装された実装済基板53が得られる。
上に穴あきプリプレグ31とバンプ付2層板54とを図
5(k)のように位置合わせする(ステップ10a)。
ここで用いるプリプレグ31は、例えばガラス繊維のよ
うな補強材にエポキシ樹脂のような絶縁性液状熱硬化性
樹脂を含浸させたものの半導体素子対応部分を打ち抜い
て開口部31aを設けたものである。バンプ付2層板5
4は、例えば層間接続部材が貫挿された絶縁材料層の両
面に配線パターンを形成し、この配線パターンの上に導
体バンプを形成したものである。
きプリプレグ31、及びバンプ付2層板54をヒートプ
レスにかけて加熱下に加圧する(ステップ11a)。そ
の結果、図5(l)に示したように、バンプ付2層板5
4の導体バンプが穴あきプリプレグ31を貫通して実装
済基板53とバンプ付2層板54との間を電気的に接合
する。それと同時に、穴あきプリプレグ31内に含浸さ
れたエポキシ樹脂が流れ出して穴明きプリプレグ31の
開口部31aとこの中に収容される半導体素子70との
隙間から空気を追い出してこの隙間を封止する。更に、
このヒートプレス時の熱によりエポキシ樹脂が硬化して
図5(l)に示したような、いわゆる4層配線型の半導
体素子70内蔵型の半導体装置1が得られる。
導体装置1では、半導体素子70が多層板の内部に埋め
込まれており、半導体素子70の周囲を封止する樹脂と
この樹脂の外周を包囲する多層板との間の境界面が半導
体装置1の表面に露出していない。そのため、この境界
面を伝わって水分が侵入することが防止され、その結果
として耐湿性の高い半導体装置が得られる。
は、実装された半導体素子70が内部に埋め込まれてお
り、半導体装置1の表面には2層板53,54の表面が
露出しているだけである。そのため、この2層板53,
54の表面を利用して更に別の配線パターンや半導体素
子などを実装することができ、半導体装置の集積度を更
に向上させることができる。
の実施の形態に係る半導体装置の製造について説明す
る。図6は、本実施形態に係る半導体装置の製造方法の
フローチャートであり、図7及び図8は、製造途中の本
実施形態に係る半導体装置の断面図である。
は、上記第1の実施の形態の図3(a)〜(e)に示し
たステップ1〜8の工程に従って2層板52を形成す
る。
塗布などの方法により適用して感光性樹脂層80を形成
する(ステップ1b)。次いで2層板52上の配線パタ
ーン41aのうち、図7(f)に示すように、半導体素
子の電極に対応する位置に形成した電極パッド41b,
41b,…上に対応する位置の感光性樹脂層80上面上
にメッキホール81,81,…を形成する。このメッキ
ホールの形成方法としては、例えば、電極パッド41
b,41b,…の真上の位置にマスキング(図示省略)
を形成し(ステップ2b)、このマスキングの上から露
光し(ステップ3b)、溶剤中に浸漬して現像(ステッ
プ4b)する方法などが挙げられる。
80の上から電解メッキや無電解メッキなどのメッキ処
理を施すことにより、図7(h)に示したような、メッ
キバンプ64,64,…を形成する(ステップ5b)。
次いで、図7(i)に示したように、感光性樹脂層80
を除去し(ステップ6b)、メッキバンプ64,64,
…を露出させる。次いでメッキバンプ64,64,…の
上にNiメッキ(ステップ7b)を施して、図7(j)
に示したような、バリアメタル層としてのNi層61を
形成する。次いで、更にその上からAuメッキ(ステッ
プ8b)を施して、図7(k)に示したような、Au層
62を形成する。
CF63と半導体素子70とを図8(l)に示したよう
に位置合わせし(ステップ9b)、加圧して図8(m)
に示したように実装する(ステップ10b)。次いで、
図8(n)に示したように、その上に穴あきプリプレグ
31とバンプ付2層板54を位置合わせする(ステップ
11b)。次いでこの状態でヒートプレスする(ステッ
プ12b)。かくして、図8(O)に示したような、い
わゆる4層配線型の半導体素子70内蔵型の半導体装置
1Bが得られる。
プ64を用いて半導体素子70を実装するので、より確
実に実装することができる。
の実施の形態に係る半導体装置の製造について説明す
る。図9は、本実施形態に係る半導体装置の製造方法の
フローチャートであり、図10及び図11は、製造途中
の本実施形態に係る半導体装置の断面図である。
は、上記第1の実施の形態の図1(a)〜(e)に示し
たステップ1〜8の工程に従って2層板52を形成す
る。
層板52の表面に銅箔などの金属板又は金属層を貼り付
けやメッキなどの方法によりCu層65を形成する(ス
テップ1c)。次いで、2層板52上の配線パターン4
1aのうち、図10(g)に示すように、半導体素子の
電極に対応する位置に形成した電極パッド41b,41
b,…上に対応する位置のCu層65上面上にマスキン
グ82,82,…を形成する(ステップ2c)。
層65の上からエッチング処理を施すことにより、図1
0(h)に示したような、エッチングバンプ66,6
6,…を形成する(ステップ3c)。次いで図10
(i)に示したようにマスキング82,82,…を除去
し(ステップ4c)、エッチングバンプ66,66,…
を露出させる。次いで、エッチングバンプ66,66,
…の上にNiメッキ(ステップ5c)を施して図10
(j)に示したようなバリアメタル層としてのNi層6
1を形成する。次いで、その上からAuメッキ(ステッ
プ6c)を施して図10(k)に示したようなAu層6
2を形成する。
F63と半導体素子70とを図11(l)に示したよう
に位置合わせし(ステップ7c)、加圧して実装し(ス
テップ8c)、その上に穴あきプリプレグ31とバンプ
付2層板54を位置合わせして(ステップ9c)、ヒー
トプレス(ステップ10b)することにより、図11
(O)に示したような、いわゆる4層配線型の半導体素
子70内蔵型の半導体装置1Cが得られる。
バンプ66を用いて半導体素子70を実装するので、よ
り確実に実装することができる。
の実施の形態について説明する。図12は、本実施形態
に係る半導体装置の製造方法のフローチャートであり、
図13は、製造途中の本実施形態に係る半導体装置の断
面図である。本実施形態に係る半導体装置では、半導体
素子70の他にコンデンサや抵抗器等の受動素子75を
半導体装置に実装後埋め込んだ構造を採用した。
は、上記第1の実施形態のステップ1〜8と同様にして
2層板51aを形成する。この2層板51aには受動素
子75を実装するための電極パッド41c,41cが形
成されている。この2層板51aを使用し、上記第1の
実施形態のステップ1a〜11aと同様の工程を経て半
導体装置が形成される(ステップ1d〜11d)。これ
らの工程の中で、本実施形態に係る製法では、ステップ
9dの半導体素子70を実装する際に、受動素子75を
も電極パッド41c,41cを介して実装する。
1aと同様にしてプリプレグ32を挟んで位置合わせし
(ステップ10d)、ヒートプレスする(ステップ11
d)が、本実施形態に係る方法では、プリプレグ32に
も開口部33が設けられており、受動素子75を収容す
るようになっている。そのため、最終的に得られる半導
体装置1Dでは、半導体素子70の他に受動素子75が
内部に埋め込まれている。
導体素子70のみならず、受動素子75をも内部に包含
し、その表面は2層板の表面が露出しているだけである
ので、この表面に更に他の配線パターンや他の素子等を
実装することができ、更に集積度の高い半導体装置を得
ることができる。
限定されない。例えば、上記発明の実施形態では、4層
の配線パターンを備えたいわゆる4層型多層板の中間の
基板内に半導体素子を一段だけ内蔵させた構造のものを
例にして説明したが、図14に示したように、6層の配
線パターンを備えたいわゆる6層型多層板の内側の二段
にわたって半導体素子を内蔵させることもできる。
の開口部に半導体素子を収容し、更にその上に絶縁基板
を重ねて完全に蓋をしてしまうので、機械的強度や耐湿
性といった半導体装置としての信頼性が高く、しかも多
層板表面全体に配線パターンを形成して集積度を向上さ
せることのできる半導体装置及びその製造方法が得られ
る。
フローチャートである。
フローチャートである。
もの断面図である。
もの断面図である。
もの断面図である。
フローチャートである。
ものの断面図である。
ものの断面図である。
フローチャートである。
のものの断面図である。
のものの断面図である。
のフローチャートである。
のものの断面図である。
のフローチャートである。
のものの断面図である。
ン、41b…電極パッド、60…導体バンプ(銀ペース
トバンプ)、61…Ni層(バリアメタル層)、62…
Au層、63…ACF、30…プリプレグ、70…半導
体素子、71…電極板。
Claims (9)
- 【請求項1】 絶縁基板の厚さ方向に層間接続部材が貫
挿され、この層間接続部材により電気的に導通された導
体板を両面に備えた、2層板の導体板をパターニングし
て配線パターンと電極パッドとを形成する工程と、 前記電極パッド上に銀ペーストバンプを形成する工程
と、 前記銀ペーストバンプ表面にバリアメタル層を形成する
工程と、 前記銀ペーストバンプ表面に溶接性金属層を形成する工
程と、 前記銀ペーストバンプ上に半導体素子を実装する工程
と、 前記2層板の上に、前記半導体素子相当部分を開口させ
た絶縁基板前駆体と、2層板の配線パターン上に導体バ
ンプを備えたバンプ付2層板とを位置合わせする工程
と、 前記2層板と、絶縁基板前駆体と、前記バンプ付2層板と
を加熱下に加圧して前記バンプを前記絶縁基板前駆体に
貫挿し、前記2層板と前記バンプ付2層板とを電気的に接
続すると共に、前記絶縁基板前駆体を硬化させる工程と
を具備することを特徴とする半導体装置の製造方法。 - 【請求項2】 一の導体板の所定位置に導体バンプを形
成する工程と、 前記導体板の導体バンプの上に絶縁基板前駆体と他の導
体板とを重ね合わせる工程と、 前記一の導体板と絶縁基板前駆体と前記他の導体板とを
加熱下に加圧して前記導体バンプを前記絶縁基板前駆体
に貫挿させ、前記一の導体板と前記他の導体板とを電気
的に接続する工程と、 前記一の導体板及び/又は他の導体板をパターニングし
て配線パターンと電極パッドを形成する工程と、 前記電極パッド上に銀ペーストバンプを形成する工程
と、 前記銀ペーストバンプ表面にバリアメタル層を形成する
工程と、 前記銀ペーストバンプ表面に溶接性金属層を形成する工
程と、 前記銀ペーストバンプ上に半導体素子を実装する工程
と、 前記2層板の上に、前記半導体素子相当部分を開口させ
た絶縁基板前駆体と、バンプ付2層板とを位置合わせす
る工程と、 前記2層板と、絶縁基板前駆体と、前記バンプ付2層板と
を加熱下に加圧して前記バンプを前記絶縁基板前駆体に
貫挿し、前記2層板と前記バンプ付2層板とを電気的に接
続すると共に、前記絶縁基板前駆体を硬化させる工程と
を具備することを特徴とする半導体装置の製造方法。 - 【請求項3】 請求項1又は2に記載の半導体装置の製
造方法であって、前記2層板が、導体板上に導体バンプ
を形成する工程と、前記導体バンプの上に絶縁性基板前
駆体と他の導体板とを重ねる工程と、前記重ねた導体
板、絶縁性基板前駆体、及び他の導体板とを加熱下に加
圧して前記導体バンプを前記絶縁性基板前駆体に貫通さ
せると共に前記絶縁性基板前駆体を硬化する工程と、か
らなる製造方法により製造されるものであることを特徴
とする半導体基板の製造方法。 - 【請求項4】 請求項1〜3のいずれか1項に記載の半
導体装置の製造方法であって、前記バリアメタル層がN
i層であり、前記溶接性金属がAuであることを特徴と
する半導体装置の製造方法。 - 【請求項5】 請求項1〜4のいずれか1項に記載の半
導体装置の製造方法であって、前記導体バンプを形成す
る工程が、印刷技術を用いて導電性ペーストで導体バン
プを形成する工程であることを特徴とする半導体装置の
製造方法。 - 【請求項6】 請求項1〜4のいずれか1項に記載の半
導体装置の製造方法であって、前記導体バンプを形成す
る工程が、前記支持基体表面にメッキ金属を析出させる
ことにより導体バンプを形成する工程であることを特徴
とする半導体装置の製造方法。 - 【請求項7】 請求項1〜4のいずれか1項に記載の半
導体装置の製造方法であって、前記導体バンプを形成す
る工程が、前記支持基体表面にエッチングを施すことに
より導体バンプを形成する工程であることを特徴とする
半導体装置の製造方法。 - 【請求項8】 層間接続部材が貫挿された第1の基板
と、 前記第1の基板上に積層され、層間接続部材が貫挿され
た第2の基板と、 前記第2の基板上に積層され、層間接続部材が貫挿され
た第3の基板と、 前記第1の基板の外側表面に配設された第1の配線パタ
ーンと、 前記第1の基板と前記第2の基板との間に配設された第
2の配線パターン及び電極パッドと、 前記第2の基板内に内包され、前記電極パッド上にマウ
ントされた半導体素子と、 前記第2の基板と前記第3の基板との間に配設された第
3の配線パターンと、 前記第3の基板の外側表面に配設された第3の配線パタ
ーンとを具備する半導体装置。 - 【請求項9】 層間接続部材が貫挿された第1の基板
と、 前記第1の基板上に積層され、層間接続部材が貫挿され
た第2の基板と、 前記第2の基板上に積層され、層間接続部材が貫挿され
た第3の基板と、 前記第3の基板上に積層され、層間接続部材が貫挿され
た第4の基板と、 前記第4の基板上に積層され、層間接続部材が貫挿され
た第5の基板と、 前記第1の基板の外側表面に配設された第1の配線パタ
ーンと、 前記第1の基板と前記第2の基板との間に配設された第
2の配線パターン及び第1の電極パッドと、 前記第2の基板内に内包され、前記第1の電極パッド上
にマウントされた第1の半導体素子と、 前記第2の基板と前記第3の基板との間に配設された第
3の配線パターンと、 前記第3の基板と前記第4の基板との間に配設された第
4の配線パターン及び第2の電極パッドと、 前記第4の基板内に内包され、前記第2の電極パッド上
にマウントされた第2の半導体素子と、 前記第4の基板と前記第5の基板との間に配設された第
5の配線パターンと、 前記第5の基板の外側表面に配設された第6の配線パタ
ーンとを具備する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002237125A JP4040389B2 (ja) | 2001-09-27 | 2002-08-15 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001298289 | 2001-09-27 | ||
JP2001-298289 | 2001-09-27 | ||
JP2002237125A JP4040389B2 (ja) | 2001-09-27 | 2002-08-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003174141A true JP2003174141A (ja) | 2003-06-20 |
JP4040389B2 JP4040389B2 (ja) | 2008-01-30 |
Family
ID=26623157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002237125A Expired - Fee Related JP4040389B2 (ja) | 2001-09-27 | 2002-08-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4040389B2 (ja) |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005039094A (ja) * | 2003-07-16 | 2005-02-10 | Dt Circuit Technology Co Ltd | 半導体チップ内蔵配線板、半導体チップ内蔵配線板の製造方法 |
JP2005158770A (ja) * | 2003-11-20 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置 |
JP2005310873A (ja) * | 2004-04-19 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 積層基板の製造方法とこれに用いる製造設備 |
JP2006173463A (ja) * | 2004-12-17 | 2006-06-29 | Dainippon Printing Co Ltd | センサーモジュール |
JP2006303282A (ja) * | 2005-04-22 | 2006-11-02 | Matsushita Electric Ind Co Ltd | 積層基板の製造方法 |
JP2006324621A (ja) * | 2005-09-08 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 部品内蔵基板とその製造方法 |
JP2006324567A (ja) * | 2005-05-20 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 部品内蔵基板とその製造方法 |
JP2006339421A (ja) * | 2005-06-02 | 2006-12-14 | Shinko Electric Ind Co Ltd | 配線基板および配線基板の製造方法 |
JP2007173446A (ja) * | 2005-12-21 | 2007-07-05 | Hitachi Aic Inc | 部品内蔵基板 |
US7358604B2 (en) | 2003-08-07 | 2008-04-15 | Technische Universitat Braunschweig Carolo-Wilhelmina | Multichip circuit module and method for the production thereof |
JP2008135483A (ja) * | 2006-11-27 | 2008-06-12 | Matsushita Electric Works Ltd | 電子部品内蔵基板およびその製造方法 |
JP2008159682A (ja) * | 2006-12-21 | 2008-07-10 | Fujikura Ltd | 多層プリント配線板およびその製造方法 |
JP2008244191A (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Ltd | 部品内蔵基板の製造方法 |
US7514636B2 (en) | 2004-12-06 | 2009-04-07 | Alps Electric Co., Ltd. | Circuit component module, electronic circuit device, and method for manufacturing the circuit component module |
JP2009533842A (ja) * | 2006-04-07 | 2009-09-17 | テッセラ,インコーポレイテッド | 超小型電子パッケージ用基板および該基板を製造する方法 |
KR100930156B1 (ko) * | 2006-11-28 | 2009-12-07 | 가시오게산키 가부시키가이샤 | 반도체장치 및 그 제조방법 |
JP2010041045A (ja) * | 2008-07-09 | 2010-02-18 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2011060827A (ja) * | 2009-09-07 | 2011-03-24 | Dainippon Printing Co Ltd | センサ素子モジュール |
JP2011103432A (ja) * | 2009-11-11 | 2011-05-26 | Samsung Electro-Mechanics Co Ltd | 単層ボードオンチップパッケージ基板及びその製造方法 |
JP2012119574A (ja) * | 2010-12-02 | 2012-06-21 | J Devices:Kk | 半導体装置およびその製造方法 |
-
2002
- 2002-08-15 JP JP2002237125A patent/JP4040389B2/ja not_active Expired - Fee Related
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005039094A (ja) * | 2003-07-16 | 2005-02-10 | Dt Circuit Technology Co Ltd | 半導体チップ内蔵配線板、半導体チップ内蔵配線板の製造方法 |
US7358604B2 (en) | 2003-08-07 | 2008-04-15 | Technische Universitat Braunschweig Carolo-Wilhelmina | Multichip circuit module and method for the production thereof |
JP2005158770A (ja) * | 2003-11-20 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置 |
JP2005310873A (ja) * | 2004-04-19 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 積層基板の製造方法とこれに用いる製造設備 |
US7514636B2 (en) | 2004-12-06 | 2009-04-07 | Alps Electric Co., Ltd. | Circuit component module, electronic circuit device, and method for manufacturing the circuit component module |
JP2006173463A (ja) * | 2004-12-17 | 2006-06-29 | Dainippon Printing Co Ltd | センサーモジュール |
JP2006303282A (ja) * | 2005-04-22 | 2006-11-02 | Matsushita Electric Ind Co Ltd | 積層基板の製造方法 |
JP2006324567A (ja) * | 2005-05-20 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 部品内蔵基板とその製造方法 |
JP2006339421A (ja) * | 2005-06-02 | 2006-12-14 | Shinko Electric Ind Co Ltd | 配線基板および配線基板の製造方法 |
JP2006324621A (ja) * | 2005-09-08 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 部品内蔵基板とその製造方法 |
JP2007173446A (ja) * | 2005-12-21 | 2007-07-05 | Hitachi Aic Inc | 部品内蔵基板 |
JP2009533842A (ja) * | 2006-04-07 | 2009-09-17 | テッセラ,インコーポレイテッド | 超小型電子パッケージ用基板および該基板を製造する方法 |
JP2008135483A (ja) * | 2006-11-27 | 2008-06-12 | Matsushita Electric Works Ltd | 電子部品内蔵基板およびその製造方法 |
KR100930156B1 (ko) * | 2006-11-28 | 2009-12-07 | 가시오게산키 가부시키가이샤 | 반도체장치 및 그 제조방법 |
US7790515B2 (en) | 2006-11-28 | 2010-09-07 | Casio Computer Co., Ltd. | Semiconductor device with no base member and method of manufacturing the same |
JP2008159682A (ja) * | 2006-12-21 | 2008-07-10 | Fujikura Ltd | 多層プリント配線板およびその製造方法 |
JP2008244191A (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Ltd | 部品内蔵基板の製造方法 |
JP2010041045A (ja) * | 2008-07-09 | 2010-02-18 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
US8563397B2 (en) | 2008-07-09 | 2013-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2014135516A (ja) * | 2008-07-09 | 2014-07-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2011060827A (ja) * | 2009-09-07 | 2011-03-24 | Dainippon Printing Co Ltd | センサ素子モジュール |
JP2011103432A (ja) * | 2009-11-11 | 2011-05-26 | Samsung Electro-Mechanics Co Ltd | 単層ボードオンチップパッケージ基板及びその製造方法 |
JP2012119574A (ja) * | 2010-12-02 | 2012-06-21 | J Devices:Kk | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4040389B2 (ja) | 2008-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4040389B2 (ja) | 半導体装置の製造方法 | |
KR100522385B1 (ko) | 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품및 그들의 제조 방법 | |
JP4792749B2 (ja) | 電子部品内蔵プリント配線板の製造方法 | |
JP4024188B2 (ja) | 半導体チップ内蔵配線板の製造方法 | |
JP3964085B2 (ja) | プリント配線基板、及びプリント配線基板の製造方法 | |
KR20080011106A (ko) | 다층 프린트 배선판 및 그 제조 방법 | |
JP4378511B2 (ja) | 電子部品内蔵配線基板 | |
JP2001015920A (ja) | 多層プリント配線板及びその製造方法 | |
JP4593599B2 (ja) | 電子部品内蔵配線基板の製造方法 | |
JPH09162553A (ja) | 多層印刷配線板の製造方法 | |
JP5761404B2 (ja) | 電子部品内蔵配線基板の製造方法 | |
JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
JP3705370B2 (ja) | 多層プリント配線板の製造方法 | |
JPH08316598A (ja) | プリント配線板およびその製造方法 | |
JPH1070363A (ja) | 印刷配線板の製造方法 | |
JP4899409B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JPS63241995A (ja) | 多層印刷回路板およびその製法 | |
JP4978709B2 (ja) | 電子部品内蔵配線基板 | |
JP4541187B2 (ja) | 膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板 | |
JP3549063B2 (ja) | 印刷配線板の製造方法 | |
JP5949978B2 (ja) | 電子部品内蔵配線基板 | |
JPH0360097A (ja) | 多層プリント配線基板の製造方法 | |
JP5761405B2 (ja) | 電子部品内蔵配線基板 | |
JPH0786749A (ja) | 印刷配線板の製造方法 | |
JP4040388B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20050811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051220 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060215 Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |