JP2003174141A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003174141A JP2003174141A JP2002237125A JP2002237125A JP2003174141A JP 2003174141 A JP2003174141 A JP 2003174141A JP 2002237125 A JP2002237125 A JP 2002237125A JP 2002237125 A JP2002237125 A JP 2002237125A JP 2003174141 A JP2003174141 A JP 2003174141A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- conductor
- layer
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 機械的強度や耐湿性といった半導体装置とし
ての信頼性が高く、しかも多層板表面全体に配線パター
ンを形成して集積度を向上させることのできる半導体装
置及びその製造方法を提供する。 【解決手段】 ２層板５２の配線パッド４１ｂ，４１ｂ
上に導体バンプ６０，６０，…を形成し、バリアメタル
層６１とＡｕ層６２を形成し、その上に半導体素子７０
を実装する。更にその上に開口部３１ａを設けたプリプ
レグ３１と、もう一つの２層板５４を位置合わせし、ヒ
ートプレスする。得られた半導体装置１の表面には半導
体素子７０の周囲に充填した絶縁性樹脂と２層板５４と
の境界面は現れない。
ての信頼性が高く、しかも多層板表面全体に配線パター
ンを形成して集積度を向上させることのできる半導体装
置及びその製造方法を提供する。 【解決手段】 ２層板５２の配線パッド４１ｂ，４１ｂ
上に導体バンプ６０，６０，…を形成し、バリアメタル
層６１とＡｕ層６２を形成し、その上に半導体素子７０
を実装する。更にその上に開口部３１ａを設けたプリプ
レグ３１と、もう一つの２層板５４を位置合わせし、ヒ
ートプレスする。得られた半導体装置１の表面には半導
体素子７０の周囲に充填した絶縁性樹脂と２層板５４と
の境界面は現れない。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
更に詳細には、半導体素子内蔵型の半導体装置及びその
製造方法に関する。
更に詳細には、半導体素子内蔵型の半導体装置及びその
製造方法に関する。
【０００２】
【従来の技術】従来より、複数のプリント配線基板を多
段に積層した多層板の内部に半導体素子を埋め込んだ、
いわゆる埋設型の半導体装置が知られている。図１６は
代表的な埋設型半導体装置１００の断面図である。図１
６に示したように、この半導体装置１００では、３層の
プリント配線基板１０１，１０２，１０３が積層され、
合計４層の配線パターン１０４，１０５，１０６，１０
７が配設され、それぞれの配線パターン１０４〜１０７
はスルーホール１０８Ａ〜１０８Ｅ等の層間接続部材に
より層間接続されている。そして、半導体素子１２０は
プリント配線基板１０１と１０２との間に配設された配
線パッド１０９上にマウントされており、半導体素子１
２０はプリント配線基板１０２，１０３の一部をくり抜
いたスペース１１０内に埋設されている。
段に積層した多層板の内部に半導体素子を埋め込んだ、
いわゆる埋設型の半導体装置が知られている。図１６は
代表的な埋設型半導体装置１００の断面図である。図１
６に示したように、この半導体装置１００では、３層の
プリント配線基板１０１，１０２，１０３が積層され、
合計４層の配線パターン１０４，１０５，１０６，１０
７が配設され、それぞれの配線パターン１０４〜１０７
はスルーホール１０８Ａ〜１０８Ｅ等の層間接続部材に
より層間接続されている。そして、半導体素子１２０は
プリント配線基板１０１と１０２との間に配設された配
線パッド１０９上にマウントされており、半導体素子１
２０はプリント配線基板１０２，１０３の一部をくり抜
いたスペース１１０内に埋設されている。
【０００３】
【発明が解決しようとする課題】ところで、このような
埋設型の半導体装置１００を製造するには、プリント配
線基板１０２，１０３の一部を片面側からくり抜いて半
導体素子１２０を埋設する。このためのスペース１１０
を設け、半導体素子１２０をマウントした後に半導体素
子１２０の周囲の隙間にエポキシ樹脂等の絶縁性封止材
料１３０を充填した後に硬化させて半導体素子１２０を
埋設するのが一般的である。
埋設型の半導体装置１００を製造するには、プリント配
線基板１０２，１０３の一部を片面側からくり抜いて半
導体素子１２０を埋設する。このためのスペース１１０
を設け、半導体素子１２０をマウントした後に半導体素
子１２０の周囲の隙間にエポキシ樹脂等の絶縁性封止材
料１３０を充填した後に硬化させて半導体素子１２０を
埋設するのが一般的である。
【０００４】しかし、このようにプリント配線基板１０
２，１０３の一部を機械的にくり抜くと、プリント配線
基板１０２，１０３の機械的強度が低下したり、プリン
ト配線基板１０２，１０３のくり抜き時の切断面と、充
填した絶縁性封止材料１３０との境界面から水分が侵入
し易くなり耐湿性が低下するという問題がある。
２，１０３の一部を機械的にくり抜くと、プリント配線
基板１０２，１０３の機械的強度が低下したり、プリン
ト配線基板１０２，１０３のくり抜き時の切断面と、充
填した絶縁性封止材料１３０との境界面から水分が侵入
し易くなり耐湿性が低下するという問題がある。
【０００５】更にプリント配線基板１０３のくり抜き部
分に絶縁性封止材料１３０を充填した部分には配線パタ
ーンを形成できないため、この部分を利用して配線パタ
ーンを形成し、集積度を上げることができないという問
題がある。
分に絶縁性封止材料１３０を充填した部分には配線パタ
ーンを形成できないため、この部分を利用して配線パタ
ーンを形成し、集積度を上げることができないという問
題がある。
【０００６】本発明は上記従来の問題を解消するために
なされた発明である。即ち本発明は、機械的強度や耐湿
性といった半導体装置としての信頼性が高く、しかも多
層板表面全体に配線パターンを形成して集積度を向上さ
せることのできる半導体装置及びその製造方法を提供す
ることを目的とする。
なされた発明である。即ち本発明は、機械的強度や耐湿
性といった半導体装置としての信頼性が高く、しかも多
層板表面全体に配線パターンを形成して集積度を向上さ
せることのできる半導体装置及びその製造方法を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁基板の厚さ方向に層間接続部材が貫挿さ
れ、この層間接続部材により電気的に導通された導体板
を両面に備えた、2層板の導体板をパターニングして配
線パターンと電極パッドとを形成する工程と、前記電極
パッド上に銀ペーストバンプを形成する工程と、前記銀
ペーストバンプ表面にバリアメタル層を形成する工程
と、前記銀ペーストバンプ表面に溶接性金属層を形成す
る工程と、前記銀ペーストバンプ上に半導体素子を実装
する工程と、前記2層板の上に、前記半導体素子相当部
分を開口させた絶縁基板前駆体と、2層板の配線パター
ン上に導体バンプを備えたバンプ付2層板とを位置合わ
せする工程と、前記2層板と、絶縁基板前駆体と、前記
バンプ付2層板とを加熱下に加圧して前記バンプを前記
絶縁基板前駆体に貫挿し、前記2層板と前記バンプ付2層
板とを電気的に接続すると共に、前記絶縁基板前駆体を
硬化させる工程とを具備することを特徴とする。
造方法は、絶縁基板の厚さ方向に層間接続部材が貫挿さ
れ、この層間接続部材により電気的に導通された導体板
を両面に備えた、2層板の導体板をパターニングして配
線パターンと電極パッドとを形成する工程と、前記電極
パッド上に銀ペーストバンプを形成する工程と、前記銀
ペーストバンプ表面にバリアメタル層を形成する工程
と、前記銀ペーストバンプ表面に溶接性金属層を形成す
る工程と、前記銀ペーストバンプ上に半導体素子を実装
する工程と、前記2層板の上に、前記半導体素子相当部
分を開口させた絶縁基板前駆体と、2層板の配線パター
ン上に導体バンプを備えたバンプ付2層板とを位置合わ
せする工程と、前記2層板と、絶縁基板前駆体と、前記
バンプ付2層板とを加熱下に加圧して前記バンプを前記
絶縁基板前駆体に貫挿し、前記2層板と前記バンプ付2層
板とを電気的に接続すると共に、前記絶縁基板前駆体を
硬化させる工程とを具備することを特徴とする。
【０００８】本発明のもう一つの半導体装置の製造方法
は、一の導体板の所定位置に導体バンプを形成する工程
と、前記導体板の導体バンプの上に絶縁基板前駆体と他
の導体板とを位置合わせする工程と、前記一の導体板と
絶縁基板前駆体と前記他の導体板とを加熱下に加圧して
前記導体バンプを前記絶縁基板前駆体に貫挿させ、前記
一の導体板と前記他の導体板とを電気的に接続する工程
と、前記一の導体板及び／又は他の導体板をパターニン
グして配線パターンと電極パッドを形成する工程と、前
記電極パッド上に銀ペーストバンプを形成する工程と、
前記銀ペーストバンプ表面にバリアメタル層を形成する
工程と、前記銀ペーストバンプ表面に溶接性金属層を形
成する工程と、前記銀ペーストバンプ上に半導体素子を
実装する工程と、前記2層板の上に、前記半導体素子相
当部分を開口させた絶縁基板前駆体と、バンプ付2層板
とを位置合わせする工程と、前記2層板と、絶縁基板前
駆体と、前記バンプ付2層板とを加熱下に加圧して前記
バンプを前記絶縁基板前駆体に貫挿し、前記2層板と前
記バンプ付2層板とを電気的に接続すると共に、前記絶
縁基板前駆体を硬化させる工程とを具備することを特徴
とする。
は、一の導体板の所定位置に導体バンプを形成する工程
と、前記導体板の導体バンプの上に絶縁基板前駆体と他
の導体板とを位置合わせする工程と、前記一の導体板と
絶縁基板前駆体と前記他の導体板とを加熱下に加圧して
前記導体バンプを前記絶縁基板前駆体に貫挿させ、前記
一の導体板と前記他の導体板とを電気的に接続する工程
と、前記一の導体板及び／又は他の導体板をパターニン
グして配線パターンと電極パッドを形成する工程と、前
記電極パッド上に銀ペーストバンプを形成する工程と、
前記銀ペーストバンプ表面にバリアメタル層を形成する
工程と、前記銀ペーストバンプ表面に溶接性金属層を形
成する工程と、前記銀ペーストバンプ上に半導体素子を
実装する工程と、前記2層板の上に、前記半導体素子相
当部分を開口させた絶縁基板前駆体と、バンプ付2層板
とを位置合わせする工程と、前記2層板と、絶縁基板前
駆体と、前記バンプ付2層板とを加熱下に加圧して前記
バンプを前記絶縁基板前駆体に貫挿し、前記2層板と前
記バンプ付2層板とを電気的に接続すると共に、前記絶
縁基板前駆体を硬化させる工程とを具備することを特徴
とする。
【０００９】上記半導体装置の製造方法において、前記
２層板の例として、導体板上に導体バンプを形成する工
程と、前記導体バンプの上に絶縁性基板前駆体と他の導
体板とを重ねる工程と、前記重ねた導体板、絶縁性基板
前駆体、及び他の導体板とを加熱下に加圧して前記導体
バンプを前記絶縁性基板前駆体に貫通させると共に前記
絶縁性基板前駆体を硬化する工程と、からなる製造方法
により製造される半導体基板を挙げることができる。
２層板の例として、導体板上に導体バンプを形成する工
程と、前記導体バンプの上に絶縁性基板前駆体と他の導
体板とを重ねる工程と、前記重ねた導体板、絶縁性基板
前駆体、及び他の導体板とを加熱下に加圧して前記導体
バンプを前記絶縁性基板前駆体に貫通させると共に前記
絶縁性基板前駆体を硬化する工程と、からなる製造方法
により製造される半導体基板を挙げることができる。
【００１０】上記半導体装置の製造方法において、前記
バリアメタル層の例としてＮｉ層を挙げることができ、
前記溶接性金属の例としてＡｕを挙げることができる。
バリアメタル層の例としてＮｉ層を挙げることができ、
前記溶接性金属の例としてＡｕを挙げることができる。
【００１１】上記半導体装置の製造方法において、前記
導体バンプを形成する方法として、印刷技術を用いて導
電性ペーストで導体バンプを形成する方法を挙げること
ができる。
導体バンプを形成する方法として、印刷技術を用いて導
電性ペーストで導体バンプを形成する方法を挙げること
ができる。
【００１２】上記半導体装置の製造方法において、前記
導体バンプを形成する方法として、前記支持基体表面に
メッキ金属を析出させることにより導体バンプを形成す
る方法を挙げることができる。
導体バンプを形成する方法として、前記支持基体表面に
メッキ金属を析出させることにより導体バンプを形成す
る方法を挙げることができる。
【００１３】上記半導体装置の製造方法において、前記
導体バンプを形成する方法として、前記支持基体表面に
エッチングを施すことにより導体バンプを形成する方法
を挙げることができる。
導体バンプを形成する方法として、前記支持基体表面に
エッチングを施すことにより導体バンプを形成する方法
を挙げることができる。
【００１４】本発明の半導体装置は、層間接続部材が貫
挿された第１の基板と、前記第１の基板上に積層され、
層間接続部材が貫挿された第２の基板と、前記第２の基
板上に積層され、層間接続部材が貫挿された第３の基板
と、前記第１の基板の外側表面に配設された第１の配線
パターンと、前記第１の基板と前記第２の基板との間に
配設された第２の配線パターン及び電極パッドと、前記
第２の基板内に内包され、前記電極パッド上にマウント
された半導体素子と、前記第２の基板と前記第３の基板
との間に配設された第３の配線パターンと、前記第３の
基板の外側表面に配設された第３の配線パターンと、を
具備することを特徴とする。
挿された第１の基板と、前記第１の基板上に積層され、
層間接続部材が貫挿された第２の基板と、前記第２の基
板上に積層され、層間接続部材が貫挿された第３の基板
と、前記第１の基板の外側表面に配設された第１の配線
パターンと、前記第１の基板と前記第２の基板との間に
配設された第２の配線パターン及び電極パッドと、前記
第２の基板内に内包され、前記電極パッド上にマウント
された半導体素子と、前記第２の基板と前記第３の基板
との間に配設された第３の配線パターンと、前記第３の
基板の外側表面に配設された第３の配線パターンと、を
具備することを特徴とする。
【００１５】本発明の他の半導体装置は、層間接続部材
が貫挿された第１の基板と、前記第１の基板上に積層さ
れ、層間接続部材が貫挿された第２の基板と、前記第２
の基板上に積層され、層間接続部材が貫挿された第３の
基板と、前記第３の基板上に積層され、層間接続部材が
貫挿された第４の基板と、前記第４の基板上に積層さ
れ、層間接続部材が貫挿された第５の基板と、前記第１
の基板の外側表面に配設された第１の配線パターンと、
前記第１の基板と前記第２の基板との間に配設された第
２の配線パターン及び第１の電極パッドと、前記第２の
基板内に内包され、前記第１の電極パッド上にマウント
された第１の半導体素子と、前記第２の基板と前記第３
の基板との間に配設された第３の配線パターンと、前記
第３の基板と前記第４の基板との間に配設された第４の
配線パターン及び第２の電極パッドと、前記第４の基板
内に内包され、前記第２の配線パッド上にマウントされ
た第２の半導体素子と、前記第４の基板と前記第５の基
板との間に配設された第５の配線パターンと、前記第５
の基板の外側表面に配設された第６の配線パターンと、
を具備することを特徴とする。
が貫挿された第１の基板と、前記第１の基板上に積層さ
れ、層間接続部材が貫挿された第２の基板と、前記第２
の基板上に積層され、層間接続部材が貫挿された第３の
基板と、前記第３の基板上に積層され、層間接続部材が
貫挿された第４の基板と、前記第４の基板上に積層さ
れ、層間接続部材が貫挿された第５の基板と、前記第１
の基板の外側表面に配設された第１の配線パターンと、
前記第１の基板と前記第２の基板との間に配設された第
２の配線パターン及び第１の電極パッドと、前記第２の
基板内に内包され、前記第１の電極パッド上にマウント
された第１の半導体素子と、前記第２の基板と前記第３
の基板との間に配設された第３の配線パターンと、前記
第３の基板と前記第４の基板との間に配設された第４の
配線パターン及び第２の電極パッドと、前記第４の基板
内に内包され、前記第２の配線パッド上にマウントされ
た第２の半導体素子と、前記第４の基板と前記第５の基
板との間に配設された第５の配線パターンと、前記第５
の基板の外側表面に配設された第６の配線パターンと、
を具備することを特徴とする。
【００１６】本発明では、絶縁基板前駆体の開口部に半
導体素子を収容し、更にその上に絶縁基板を重ねて完全
に蓋をしてしまうので、機械的強度や耐湿性といった半
導体装置としての信頼性が高く、しかも多層板表面全体
に配線パターンを形成して集積度を向上させることので
きる半導体装置及びその製造方法が得られる。
導体素子を収容し、更にその上に絶縁基板を重ねて完全
に蓋をしてしまうので、機械的強度や耐湿性といった半
導体装置としての信頼性が高く、しかも多層板表面全体
に配線パターンを形成して集積度を向上させることので
きる半導体装置及びその製造方法が得られる。
【００１７】
【発明の実施の形態】（第１の実施の形態）以下、本発
明の第１の実施の形態に係る半導体装置の製造方法につ
いて説明する。図１及び図２は本実施形態に係る半導体
装置の製造方法のフローチャートであり、図３、図４及
び図５は製造途中の本実施形態に係る半導体装置の断面
図である。
明の第１の実施の形態に係る半導体装置の製造方法につ
いて説明する。図１及び図２は本実施形態に係る半導体
装置の製造方法のフローチャートであり、図３、図４及
び図５は製造途中の本実施形態に係る半導体装置の断面
図である。
【００１８】本実施形態に係る半導体装置を製造するに
は、まず絶縁基板の両面に配線パターンを形成した、い
わゆる２層板を用意する。この２層板の製造方法のフロ
ーチャートを示したのが図１であり、製造途中の２層板
の断面図を示したのが図３である。この２層板を製造す
るには、最初に図３（ａ）に示したように銅箔などの導
体板１０を用意する。この導体板１０の上に印刷技法を
用いて導体バンプ２０，２０…を形成する。
は、まず絶縁基板の両面に配線パターンを形成した、い
わゆる２層板を用意する。この２層板の製造方法のフロ
ーチャートを示したのが図１であり、製造途中の２層板
の断面図を示したのが図３である。この２層板を製造す
るには、最初に図３（ａ）に示したように銅箔などの導
体板１０を用意する。この導体板１０の上に印刷技法を
用いて導体バンプ２０，２０…を形成する。
【００１９】この導体バンプ２０，２０，…の形成方法
としては、例えば、バンプ形成部分に孔を設けたマスキ
ングを施す（ステップ１）。この孔内に導電性ペース
ト、例えば銀などの金属微粒子をエポキシ樹脂のような
液状樹脂中に分散させたペースト状組成物を充填する
（ステップ２）。マスキング上面からスキージ（ステッ
プ３）し、前記マスキングを剥離する（ステップ４）。
このようにして、図３（ｂ）に示したような、略円錐形
の導体バンプ２０，２０，…を形成した後、この導体バ
ンプ２０，２０，…を乾燥させ、硬化する（ステップ
５）。
としては、例えば、バンプ形成部分に孔を設けたマスキ
ングを施す（ステップ１）。この孔内に導電性ペース
ト、例えば銀などの金属微粒子をエポキシ樹脂のような
液状樹脂中に分散させたペースト状組成物を充填する
（ステップ２）。マスキング上面からスキージ（ステッ
プ３）し、前記マスキングを剥離する（ステップ４）。
このようにして、図３（ｂ）に示したような、略円錐形
の導体バンプ２０，２０，…を形成した後、この導体バ
ンプ２０，２０，…を乾燥させ、硬化する（ステップ
５）。
【００２０】次に、図３（ｃ）に示したように、導体バ
ンプ２０，２０，…の上にプリプレグ（絶縁基板前駆
体）３０、すなわちガラス繊維マットのような補強材料
中にエポキシ樹脂などの絶縁性樹脂を含浸させたものを
重ね、更にこのプリプレグ３０の上にもう１枚の銅箔な
どの導体板４０を重ね合わせる（ステップ６）。この状
態でヒートプレス、すなわち加熱下に加圧する（ステッ
プ７）。このヒートプレスすることにより導体バンプ２
０，２０，…はプリプレグ３０を貫通して導体板１０と
導体板４０との間が電気的に接続されると同時にプリプ
レグ３０が硬化して、図３（ｄ）に示したような、２層
型プリント配線基板５０が得られる。この２層型プリン
ト配線基板５０表面の導体板１０，４０に例えばエッチ
ング処理等によるパターニング（ステップ８）を施すこ
とにより配線パターン１１，４１ａが形成された２層板
５２が形成される。
ンプ２０，２０，…の上にプリプレグ（絶縁基板前駆
体）３０、すなわちガラス繊維マットのような補強材料
中にエポキシ樹脂などの絶縁性樹脂を含浸させたものを
重ね、更にこのプリプレグ３０の上にもう１枚の銅箔な
どの導体板４０を重ね合わせる（ステップ６）。この状
態でヒートプレス、すなわち加熱下に加圧する（ステッ
プ７）。このヒートプレスすることにより導体バンプ２
０，２０，…はプリプレグ３０を貫通して導体板１０と
導体板４０との間が電気的に接続されると同時にプリプ
レグ３０が硬化して、図３（ｄ）に示したような、２層
型プリント配線基板５０が得られる。この２層型プリン
ト配線基板５０表面の導体板１０，４０に例えばエッチ
ング処理等によるパターニング（ステップ８）を施すこ
とにより配線パターン１１，４１ａが形成された２層板
５２が形成される。
【００２１】次いで２層板５２上の配線パターン４１ａ
のうち、図４（ｆ）に示すように、半導体素子の電極に
対応する位置に形成した電極パッド４１ｂ，４１ｂ，…
上に銀ペーストバンプ６０，６０，…を形成する。この
銀ペーストバンプ６０，６０，…の形成方法は上記導体
バンプ２０，２０，…の形成方法と実質的に同じであ
る。
のうち、図４（ｆ）に示すように、半導体素子の電極に
対応する位置に形成した電極パッド４１ｂ，４１ｂ，…
上に銀ペーストバンプ６０，６０，…を形成する。この
銀ペーストバンプ６０，６０，…の形成方法は上記導体
バンプ２０，２０，…の形成方法と実質的に同じであ
る。
【００２２】すなわち、バンプ形成部分に孔を設けたマ
スキングを施す（ステップ１ａ）。この孔内に導電性ペ
ースト、例えば銀などの金属微粒子をエポキシ樹脂のよ
うな液状樹脂中に分散させたペースト状組成物を充填す
る（ステップ２ａ）。マスキング上面からスキージ（ス
テップ３ａ）し、前記マスキングを剥離する（ステップ
４ａ）ことからなる方法である。
スキングを施す（ステップ１ａ）。この孔内に導電性ペ
ースト、例えば銀などの金属微粒子をエポキシ樹脂のよ
うな液状樹脂中に分散させたペースト状組成物を充填す
る（ステップ２ａ）。マスキング上面からスキージ（ス
テップ３ａ）し、前記マスキングを剥離する（ステップ
４ａ）ことからなる方法である。
【００２３】但し、ここで形成する銀ペーストバンプ６
０，６０，…の大きさは、高さが３００〜５００μｍ、
底面半径が１５０〜３５０μｍである。これは後述する
半導体素子７０の大きさに対応させるためである。
０，６０，…の大きさは、高さが３００〜５００μｍ、
底面半径が１５０〜３５０μｍである。これは後述する
半導体素子７０の大きさに対応させるためである。
【００２４】次に、マスキング剥離後、銀ペーストバン
プ６０，６０，…を硬化させ（ステップ５ａ）、然る後
に、例えば電解メッキや無電解メッキなどのＮｉメッキ
処理（ステップ６ａ）を施すことにより、銀ペーストバ
ンプ６０，６０，…及びその底部の電極パッド４１ｂ表
面に図４（ｇ）に示したようなバリアメタル層としての
Ｎｉ層６１を形成する（ステップ６ａ）。次いでＮｉ層
６１の上からＡｕメッキ処理（ステップ７ａ）を施すこ
とによりＡｕ層６２を形成する。こうして、図４（ｈ）
に示したような、バンプ付基板５２Ａが得られる。
プ６０，６０，…を硬化させ（ステップ５ａ）、然る後
に、例えば電解メッキや無電解メッキなどのＮｉメッキ
処理（ステップ６ａ）を施すことにより、銀ペーストバ
ンプ６０，６０，…及びその底部の電極パッド４１ｂ表
面に図４（ｇ）に示したようなバリアメタル層としての
Ｎｉ層６１を形成する（ステップ６ａ）。次いでＮｉ層
６１の上からＡｕメッキ処理（ステップ７ａ）を施すこ
とによりＡｕ層６２を形成する。こうして、図４（ｈ）
に示したような、バンプ付基板５２Ａが得られる。
【００２５】次に、こうして得られたバンプ付基板５２
Ａの銀ペーストバンプ６０，６０，…形成面上に図４
（ｉ）に示したように、ＡＣＦ（異方性導電接着剤層）
６３を配置し、電極パッド４１ｂ，４１ｂ，…に対して
電極板７１，７１，…が対向するように半導体素子７０
を位置合わせする（ステップ８ａ）。
Ａの銀ペーストバンプ６０，６０，…形成面上に図４
（ｉ）に示したように、ＡＣＦ（異方性導電接着剤層）
６３を配置し、電極パッド４１ｂ，４１ｂ，…に対して
電極板７１，７１，…が対向するように半導体素子７０
を位置合わせする（ステップ８ａ）。
【００２６】次いでこの状態で半導体素子７０とバンプ
付基板５２Ａとを加圧すると、図４（ｊ）に示したよう
に銀ペーストバンプ６０，６０，…がＡＣＦ（異方性導
電接着剤層）６３を貫通し、電極板７１，７１，…に加
圧される（ステップ９ａ）。このとき銀ペーストバンプ
６０，６０，…の表面にはＡｕ層６２，６２，…が形成
されており、電極板７１，７１，…はＡｌで出来ている
ので、銀ペーストバンプ６０，６０，…と電極板７１，
７１，…との間にはＡｌ−Ａｕ接合が形成され、電極パ
ッド４１ｂ，４１ｂ，…と電極板７１，７１，…との間
がＡｕ層６２，Ｎｉ層６１，銀ペーストバンプ６０，Ａ
ＣＦ（異方性導電接着剤層）６３を介して電気的に接合
される。こうして、図４（ｊ）に示したような、半導体
素子７０が実装された実装済基板５３が得られる。
付基板５２Ａとを加圧すると、図４（ｊ）に示したよう
に銀ペーストバンプ６０，６０，…がＡＣＦ（異方性導
電接着剤層）６３を貫通し、電極板７１，７１，…に加
圧される（ステップ９ａ）。このとき銀ペーストバンプ
６０，６０，…の表面にはＡｕ層６２，６２，…が形成
されており、電極板７１，７１，…はＡｌで出来ている
ので、銀ペーストバンプ６０，６０，…と電極板７１，
７１，…との間にはＡｌ−Ａｕ接合が形成され、電極パ
ッド４１ｂ，４１ｂ，…と電極板７１，７１，…との間
がＡｕ層６２，Ｎｉ層６１，銀ペーストバンプ６０，Ａ
ＣＦ（異方性導電接着剤層）６３を介して電気的に接合
される。こうして、図４（ｊ）に示したような、半導体
素子７０が実装された実装済基板５３が得られる。
【００２７】次に、こうして得られた実装済基板５３の
上に穴あきプリプレグ３１とバンプ付２層板５４とを図
５（ｋ）のように位置合わせする（ステップ１０ａ）。
ここで用いるプリプレグ３１は、例えばガラス繊維のよ
うな補強材にエポキシ樹脂のような絶縁性液状熱硬化性
樹脂を含浸させたものの半導体素子対応部分を打ち抜い
て開口部３１ａを設けたものである。バンプ付２層板５
４は、例えば層間接続部材が貫挿された絶縁材料層の両
面に配線パターンを形成し、この配線パターンの上に導
体バンプを形成したものである。
上に穴あきプリプレグ３１とバンプ付２層板５４とを図
５（ｋ）のように位置合わせする（ステップ１０ａ）。
ここで用いるプリプレグ３１は、例えばガラス繊維のよ
うな補強材にエポキシ樹脂のような絶縁性液状熱硬化性
樹脂を含浸させたものの半導体素子対応部分を打ち抜い
て開口部３１ａを設けたものである。バンプ付２層板５
４は、例えば層間接続部材が貫挿された絶縁材料層の両
面に配線パターンを形成し、この配線パターンの上に導
体バンプを形成したものである。
【００２８】次いで、この状態で実装済基板５３、穴あ
きプリプレグ３１、及びバンプ付２層板５４をヒートプ
レスにかけて加熱下に加圧する（ステップ１１ａ）。そ
の結果、図５（ｌ）に示したように、バンプ付２層板５
４の導体バンプが穴あきプリプレグ３１を貫通して実装
済基板５３とバンプ付２層板５４との間を電気的に接合
する。それと同時に、穴あきプリプレグ３１内に含浸さ
れたエポキシ樹脂が流れ出して穴明きプリプレグ３１の
開口部３１ａとこの中に収容される半導体素子７０との
隙間から空気を追い出してこの隙間を封止する。更に、
このヒートプレス時の熱によりエポキシ樹脂が硬化して
図５（ｌ）に示したような、いわゆる４層配線型の半導
体素子７０内蔵型の半導体装置１が得られる。
きプリプレグ３１、及びバンプ付２層板５４をヒートプ
レスにかけて加熱下に加圧する（ステップ１１ａ）。そ
の結果、図５（ｌ）に示したように、バンプ付２層板５
４の導体バンプが穴あきプリプレグ３１を貫通して実装
済基板５３とバンプ付２層板５４との間を電気的に接合
する。それと同時に、穴あきプリプレグ３１内に含浸さ
れたエポキシ樹脂が流れ出して穴明きプリプレグ３１の
開口部３１ａとこの中に収容される半導体素子７０との
隙間から空気を追い出してこの隙間を封止する。更に、
このヒートプレス時の熱によりエポキシ樹脂が硬化して
図５（ｌ）に示したような、いわゆる４層配線型の半導
体素子７０内蔵型の半導体装置１が得られる。
【００２９】以上説明したように、本実施形態に係る半
導体装置１では、半導体素子７０が多層板の内部に埋め
込まれており、半導体素子７０の周囲を封止する樹脂と
この樹脂の外周を包囲する多層板との間の境界面が半導
体装置１の表面に露出していない。そのため、この境界
面を伝わって水分が侵入することが防止され、その結果
として耐湿性の高い半導体装置が得られる。
導体装置１では、半導体素子７０が多層板の内部に埋め
込まれており、半導体素子７０の周囲を封止する樹脂と
この樹脂の外周を包囲する多層板との間の境界面が半導
体装置１の表面に露出していない。そのため、この境界
面を伝わって水分が侵入することが防止され、その結果
として耐湿性の高い半導体装置が得られる。
【００３０】また、本実施形態に係る半導体装置１で
は、実装された半導体素子７０が内部に埋め込まれてお
り、半導体装置１の表面には２層板５３，５４の表面が
露出しているだけである。そのため、この２層板５３，
５４の表面を利用して更に別の配線パターンや半導体素
子などを実装することができ、半導体装置の集積度を更
に向上させることができる。
は、実装された半導体素子７０が内部に埋め込まれてお
り、半導体装置１の表面には２層板５３，５４の表面が
露出しているだけである。そのため、この２層板５３，
５４の表面を利用して更に別の配線パターンや半導体素
子などを実装することができ、半導体装置の集積度を更
に向上させることができる。
【００３１】（第２の実施の形態）以下、本発明の第２
の実施の形態に係る半導体装置の製造について説明す
る。図６は、本実施形態に係る半導体装置の製造方法の
フローチャートであり、図７及び図８は、製造途中の本
実施形態に係る半導体装置の断面図である。
の実施の形態に係る半導体装置の製造について説明す
る。図６は、本実施形態に係る半導体装置の製造方法の
フローチャートであり、図７及び図８は、製造途中の本
実施形態に係る半導体装置の断面図である。
【００３２】本実施形態に係る半導体装置を製造するに
は、上記第１の実施の形態の図３（ａ）〜（ｅ）に示し
たステップ１〜８の工程に従って２層板５２を形成す
る。
は、上記第１の実施の形態の図３（ａ）〜（ｅ）に示し
たステップ１〜８の工程に従って２層板５２を形成す
る。
【００３３】次いで、２層板５２の表面に感光性樹脂を
塗布などの方法により適用して感光性樹脂層８０を形成
する（ステップ１ｂ）。次いで２層板５２上の配線パタ
ーン４１ａのうち、図７（ｆ）に示すように、半導体素
子の電極に対応する位置に形成した電極パッド４１ｂ，
４１ｂ，…上に対応する位置の感光性樹脂層８０上面上
にメッキホール８１，８１，…を形成する。このメッキ
ホールの形成方法としては、例えば、電極パッド４１
ｂ，４１ｂ，…の真上の位置にマスキング（図示省略）
を形成し（ステップ２ｂ）、このマスキングの上から露
光し（ステップ３ｂ）、溶剤中に浸漬して現像（ステッ
プ４ｂ）する方法などが挙げられる。
塗布などの方法により適用して感光性樹脂層８０を形成
する（ステップ１ｂ）。次いで２層板５２上の配線パタ
ーン４１ａのうち、図７（ｆ）に示すように、半導体素
子の電極に対応する位置に形成した電極パッド４１ｂ，
４１ｂ，…上に対応する位置の感光性樹脂層８０上面上
にメッキホール８１，８１，…を形成する。このメッキ
ホールの形成方法としては、例えば、電極パッド４１
ｂ，４１ｂ，…の真上の位置にマスキング（図示省略）
を形成し（ステップ２ｂ）、このマスキングの上から露
光し（ステップ３ｂ）、溶剤中に浸漬して現像（ステッ
プ４ｂ）する方法などが挙げられる。
【００３４】メッキホール８１を形成した感光性樹脂層
８０の上から電解メッキや無電解メッキなどのメッキ処
理を施すことにより、図７（ｈ）に示したような、メッ
キバンプ６４，６４，…を形成する（ステップ５ｂ）。
次いで、図７（ｉ）に示したように、感光性樹脂層８０
を除去し（ステップ６ｂ）、メッキバンプ６４，６４，
…を露出させる。次いでメッキバンプ６４，６４，…の
上にＮｉメッキ（ステップ７ｂ）を施して、図７（ｊ）
に示したような、バリアメタル層としてのＮｉ層６１を
形成する。次いで、更にその上からＡｕメッキ（ステッ
プ８ｂ）を施して、図７（ｋ）に示したような、Ａｕ層
６２を形成する。
８０の上から電解メッキや無電解メッキなどのメッキ処
理を施すことにより、図７（ｈ）に示したような、メッ
キバンプ６４，６４，…を形成する（ステップ５ｂ）。
次いで、図７（ｉ）に示したように、感光性樹脂層８０
を除去し（ステップ６ｂ）、メッキバンプ６４，６４，
…を露出させる。次いでメッキバンプ６４，６４，…の
上にＮｉメッキ（ステップ７ｂ）を施して、図７（ｊ）
に示したような、バリアメタル層としてのＮｉ層６１を
形成する。次いで、更にその上からＡｕメッキ（ステッ
プ８ｂ）を施して、図７（ｋ）に示したような、Ａｕ層
６２を形成する。
【００３５】以下、上記第１の実施の形態と同様に、Ａ
ＣＦ６３と半導体素子７０とを図８（ｌ）に示したよう
に位置合わせし（ステップ９ｂ）、加圧して図８（ｍ）
に示したように実装する（ステップ１０ｂ）。次いで、
図８（ｎ）に示したように、その上に穴あきプリプレグ
３１とバンプ付２層板５４を位置合わせする（ステップ
１１ｂ）。次いでこの状態でヒートプレスする（ステッ
プ１２ｂ）。かくして、図８（Ｏ）に示したような、い
わゆる４層配線型の半導体素子７０内蔵型の半導体装置
１Ｂが得られる。
ＣＦ６３と半導体素子７０とを図８（ｌ）に示したよう
に位置合わせし（ステップ９ｂ）、加圧して図８（ｍ）
に示したように実装する（ステップ１０ｂ）。次いで、
図８（ｎ）に示したように、その上に穴あきプリプレグ
３１とバンプ付２層板５４を位置合わせする（ステップ
１１ｂ）。次いでこの状態でヒートプレスする（ステッ
プ１２ｂ）。かくして、図８（Ｏ）に示したような、い
わゆる４層配線型の半導体素子７０内蔵型の半導体装置
１Ｂが得られる。
【００３６】本実施形態によれば、金属製のメッキバン
プ６４を用いて半導体素子７０を実装するので、より確
実に実装することができる。
プ６４を用いて半導体素子７０を実装するので、より確
実に実装することができる。
【００３７】（第３の実施の形態）以下、本発明の第３
の実施の形態に係る半導体装置の製造について説明す
る。図９は、本実施形態に係る半導体装置の製造方法の
フローチャートであり、図１０及び図１１は、製造途中
の本実施形態に係る半導体装置の断面図である。
の実施の形態に係る半導体装置の製造について説明す
る。図９は、本実施形態に係る半導体装置の製造方法の
フローチャートであり、図１０及び図１１は、製造途中
の本実施形態に係る半導体装置の断面図である。
【００３８】本実施形態に係る半導体装置を製造するに
は、上記第１の実施の形態の図１（ａ）〜（ｅ）に示し
たステップ１〜８の工程に従って２層板５２を形成す
る。
は、上記第１の実施の形態の図１（ａ）〜（ｅ）に示し
たステップ１〜８の工程に従って２層板５２を形成す
る。
【００３９】次いで、図１０（ｆ）に示したように、２
層板５２の表面に銅箔などの金属板又は金属層を貼り付
けやメッキなどの方法によりＣｕ層６５を形成する（ス
テップ１ｃ）。次いで、２層板５２上の配線パターン４
１ａのうち、図１０（ｇ）に示すように、半導体素子の
電極に対応する位置に形成した電極パッド４１ｂ，４１
ｂ，…上に対応する位置のＣｕ層６５上面上にマスキン
グ８２，８２，…を形成する（ステップ２ｃ）。
層板５２の表面に銅箔などの金属板又は金属層を貼り付
けやメッキなどの方法によりＣｕ層６５を形成する（ス
テップ１ｃ）。次いで、２層板５２上の配線パターン４
１ａのうち、図１０（ｇ）に示すように、半導体素子の
電極に対応する位置に形成した電極パッド４１ｂ，４１
ｂ，…上に対応する位置のＣｕ層６５上面上にマスキン
グ８２，８２，…を形成する（ステップ２ｃ）。
【００４０】マスキング８２，８２，…を形成したＣｕ
層６５の上からエッチング処理を施すことにより、図１
０（ｈ）に示したような、エッチングバンプ６６，６
６，…を形成する（ステップ３ｃ）。次いで図１０
（ｉ）に示したようにマスキング８２，８２，…を除去
し（ステップ４ｃ）、エッチングバンプ６６，６６，…
を露出させる。次いで、エッチングバンプ６６，６６，
…の上にＮｉメッキ（ステップ５ｃ）を施して図１０
（ｊ）に示したようなバリアメタル層としてのＮｉ層６
１を形成する。次いで、その上からＡｕメッキ（ステッ
プ６ｃ）を施して図１０（ｋ）に示したようなＡｕ層６
２を形成する。
層６５の上からエッチング処理を施すことにより、図１
０（ｈ）に示したような、エッチングバンプ６６，６
６，…を形成する（ステップ３ｃ）。次いで図１０
（ｉ）に示したようにマスキング８２，８２，…を除去
し（ステップ４ｃ）、エッチングバンプ６６，６６，…
を露出させる。次いで、エッチングバンプ６６，６６，
…の上にＮｉメッキ（ステップ５ｃ）を施して図１０
（ｊ）に示したようなバリアメタル層としてのＮｉ層６
１を形成する。次いで、その上からＡｕメッキ（ステッ
プ６ｃ）を施して図１０（ｋ）に示したようなＡｕ層６
２を形成する。
【００４１】以下、上記第１の実施形態と同様に、ＡＣ
Ｆ６３と半導体素子７０とを図１１（ｌ）に示したよう
に位置合わせし（ステップ７ｃ）、加圧して実装し（ス
テップ８ｃ）、その上に穴あきプリプレグ３１とバンプ
付２層板５４を位置合わせして（ステップ９ｃ）、ヒー
トプレス（ステップ１０ｂ）することにより、図１１
（Ｏ）に示したような、いわゆる４層配線型の半導体素
子７０内蔵型の半導体装置１Ｃが得られる。
Ｆ６３と半導体素子７０とを図１１（ｌ）に示したよう
に位置合わせし（ステップ７ｃ）、加圧して実装し（ス
テップ８ｃ）、その上に穴あきプリプレグ３１とバンプ
付２層板５４を位置合わせして（ステップ９ｃ）、ヒー
トプレス（ステップ１０ｂ）することにより、図１１
（Ｏ）に示したような、いわゆる４層配線型の半導体素
子７０内蔵型の半導体装置１Ｃが得られる。
【００４２】本実施形態によれば、金属製のエッチング
バンプ６６を用いて半導体素子７０を実装するので、よ
り確実に実装することができる。
バンプ６６を用いて半導体素子７０を実装するので、よ
り確実に実装することができる。
【００４３】（第４の実施の形態）以下、本発明の第４
の実施の形態について説明する。図１２は、本実施形態
に係る半導体装置の製造方法のフローチャートであり、
図１３は、製造途中の本実施形態に係る半導体装置の断
面図である。本実施形態に係る半導体装置では、半導体
素子７０の他にコンデンサや抵抗器等の受動素子７５を
半導体装置に実装後埋め込んだ構造を採用した。
の実施の形態について説明する。図１２は、本実施形態
に係る半導体装置の製造方法のフローチャートであり、
図１３は、製造途中の本実施形態に係る半導体装置の断
面図である。本実施形態に係る半導体装置では、半導体
素子７０の他にコンデンサや抵抗器等の受動素子７５を
半導体装置に実装後埋め込んだ構造を採用した。
【００４４】本実施形態に係る半導体装置を製造するに
は、上記第１の実施形態のステップ１〜８と同様にして
２層板５１ａを形成する。この２層板５１ａには受動素
子７５を実装するための電極パッド４１ｃ，４１ｃが形
成されている。この２層板５１ａを使用し、上記第１の
実施形態のステップ１ａ〜１１ａと同様の工程を経て半
導体装置が形成される（ステップ１ｄ〜１１ｄ）。これ
らの工程の中で、本実施形態に係る製法では、ステップ
９ｄの半導体素子７０を実装する際に、受動素子７５を
も電極パッド４１ｃ，４１ｃを介して実装する。
は、上記第１の実施形態のステップ１〜８と同様にして
２層板５１ａを形成する。この２層板５１ａには受動素
子７５を実装するための電極パッド４１ｃ，４１ｃが形
成されている。この２層板５１ａを使用し、上記第１の
実施形態のステップ１ａ〜１１ａと同様の工程を経て半
導体装置が形成される（ステップ１ｄ〜１１ｄ）。これ
らの工程の中で、本実施形態に係る製法では、ステップ
９ｄの半導体素子７０を実装する際に、受動素子７５を
も電極パッド４１ｃ，４１ｃを介して実装する。
【００４５】以下、第１の実施形態のステップ９ａ〜１
１ａと同様にしてプリプレグ３２を挟んで位置合わせし
（ステップ１０ｄ）、ヒートプレスする（ステップ１１
ｄ）が、本実施形態に係る方法では、プリプレグ３２に
も開口部３３が設けられており、受動素子７５を収容す
るようになっている。そのため、最終的に得られる半導
体装置１Ｄでは、半導体素子７０の他に受動素子７５が
内部に埋め込まれている。
１ａと同様にしてプリプレグ３２を挟んで位置合わせし
（ステップ１０ｄ）、ヒートプレスする（ステップ１１
ｄ）が、本実施形態に係る方法では、プリプレグ３２に
も開口部３３が設けられており、受動素子７５を収容す
るようになっている。そのため、最終的に得られる半導
体装置１Ｄでは、半導体素子７０の他に受動素子７５が
内部に埋め込まれている。
【００４６】本実施形態に係る半導体装置１Ｄでは、半
導体素子７０のみならず、受動素子７５をも内部に包含
し、その表面は２層板の表面が露出しているだけである
ので、この表面に更に他の配線パターンや他の素子等を
実装することができ、更に集積度の高い半導体装置を得
ることができる。
導体素子７０のみならず、受動素子７５をも内部に包含
し、その表面は２層板の表面が露出しているだけである
ので、この表面に更に他の配線パターンや他の素子等を
実装することができ、更に集積度の高い半導体装置を得
ることができる。
【００４７】なお、本発明は上記実施形態の記載内容に
限定されない。例えば、上記発明の実施形態では、４層
の配線パターンを備えたいわゆる４層型多層板の中間の
基板内に半導体素子を一段だけ内蔵させた構造のものを
例にして説明したが、図１４に示したように、６層の配
線パターンを備えたいわゆる６層型多層板の内側の二段
にわたって半導体素子を内蔵させることもできる。
限定されない。例えば、上記発明の実施形態では、４層
の配線パターンを備えたいわゆる４層型多層板の中間の
基板内に半導体素子を一段だけ内蔵させた構造のものを
例にして説明したが、図１４に示したように、６層の配
線パターンを備えたいわゆる６層型多層板の内側の二段
にわたって半導体素子を内蔵させることもできる。
【００４８】
【発明の効果】本発明によれば、コア材絶縁基板前駆体
の開口部に半導体素子を収容し、更にその上に絶縁基板
を重ねて完全に蓋をしてしまうので、機械的強度や耐湿
性といった半導体装置としての信頼性が高く、しかも多
層板表面全体に配線パターンを形成して集積度を向上さ
せることのできる半導体装置及びその製造方法が得られ
る。
の開口部に半導体素子を収容し、更にその上に絶縁基板
を重ねて完全に蓋をしてしまうので、機械的強度や耐湿
性といった半導体装置としての信頼性が高く、しかも多
層板表面全体に配線パターンを形成して集積度を向上さ
せることのできる半導体装置及びその製造方法が得られ
る。
【図１】第１の実施形態に係る半導体装置の製造方法の
フローチャートである。
フローチャートである。
【図２】第１の実施形態に係る半導体装置の製造方法の
フローチャートである。
フローチャートである。
【図３】第１の実施形態に係る半導体装置の製造途中の
もの断面図である。
もの断面図である。
【図４】第１の実施形態に係る半導体装置の製造途中の
もの断面図である。
もの断面図である。
【図５】第１の実施形態に係る半導体装置の製造途中の
もの断面図である。
もの断面図である。
【図６】第２の実施形態に係る半導体装置の製造方法の
フローチャートである。
フローチャートである。
【図７】第２の実施形態に係る半導体装置の製造途中の
ものの断面図である。
ものの断面図である。
【図８】第２の実施形態に係る半導体装置の製造途中の
ものの断面図である。
ものの断面図である。
【図９】第３の実施形態に係る半導体装置の製造方法の
フローチャートである。
フローチャートである。
【図１０】第３の実施形態に係る半導体装置の製造途中
のものの断面図である。
のものの断面図である。
【図１１】第３の実施形態に係る半導体装置の製造途中
のものの断面図である。
のものの断面図である。
【図１２】第４の実施形態に係る半導体装置の製造方法
のフローチャートである。
のフローチャートである。
【図１３】第４の実施形態に係る半導体装置の製造途中
のものの断面図である。
のものの断面図である。
【図１４】第４の実施形態に係る半導体装置の製造方法
のフローチャートである。
のフローチャートである。
【図１５】第４の実施形態に係る半導体装置の製造途中
のものの断面図である。
のものの断面図である。
【図１６】従来の半導体装置の断面図である。
１…半導体装置、５２…２層板、４１ａ…配線パター
ン、４１ｂ…電極パッド、６０…導体バンプ（銀ペース
トバンプ）、６１…Ｎｉ層（バリアメタル層）、６２…
Ａｕ層、６３…ＡＣＦ、３０…プリプレグ、７０…半導
体素子、７１…電極板。
ン、４１ｂ…電極パッド、６０…導体バンプ（銀ペース
トバンプ）、６１…Ｎｉ層（バリアメタル層）、６２…
Ａｕ層、６３…ＡＣＦ、３０…プリプレグ、７０…半導
体素子、７１…電極板。
Claims (9)
- 【請求項１】 絶縁基板の厚さ方向に層間接続部材が貫
挿され、この層間接続部材により電気的に導通された導
体板を両面に備えた、2層板の導体板をパターニングし
て配線パターンと電極パッドとを形成する工程と、 前記電極パッド上に銀ペーストバンプを形成する工程
と、 前記銀ペーストバンプ表面にバリアメタル層を形成する
工程と、 前記銀ペーストバンプ表面に溶接性金属層を形成する工
程と、 前記銀ペーストバンプ上に半導体素子を実装する工程
と、 前記2層板の上に、前記半導体素子相当部分を開口させ
た絶縁基板前駆体と、2層板の配線パターン上に導体バ
ンプを備えたバンプ付2層板とを位置合わせする工程
と、 前記2層板と、絶縁基板前駆体と、前記バンプ付2層板と
を加熱下に加圧して前記バンプを前記絶縁基板前駆体に
貫挿し、前記2層板と前記バンプ付2層板とを電気的に接
続すると共に、前記絶縁基板前駆体を硬化させる工程と
を具備することを特徴とする半導体装置の製造方法。 - 【請求項２】 一の導体板の所定位置に導体バンプを形
成する工程と、 前記導体板の導体バンプの上に絶縁基板前駆体と他の導
体板とを重ね合わせる工程と、 前記一の導体板と絶縁基板前駆体と前記他の導体板とを
加熱下に加圧して前記導体バンプを前記絶縁基板前駆体
に貫挿させ、前記一の導体板と前記他の導体板とを電気
的に接続する工程と、 前記一の導体板及び／又は他の導体板をパターニングし
て配線パターンと電極パッドを形成する工程と、 前記電極パッド上に銀ペーストバンプを形成する工程
と、 前記銀ペーストバンプ表面にバリアメタル層を形成する
工程と、 前記銀ペーストバンプ表面に溶接性金属層を形成する工
程と、 前記銀ペーストバンプ上に半導体素子を実装する工程
と、 前記2層板の上に、前記半導体素子相当部分を開口させ
た絶縁基板前駆体と、バンプ付2層板とを位置合わせす
る工程と、 前記2層板と、絶縁基板前駆体と、前記バンプ付2層板と
を加熱下に加圧して前記バンプを前記絶縁基板前駆体に
貫挿し、前記2層板と前記バンプ付2層板とを電気的に接
続すると共に、前記絶縁基板前駆体を硬化させる工程と
を具備することを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１又は２に記載の半導体装置の製
造方法であって、前記２層板が、導体板上に導体バンプ
を形成する工程と、前記導体バンプの上に絶縁性基板前
駆体と他の導体板とを重ねる工程と、前記重ねた導体
板、絶縁性基板前駆体、及び他の導体板とを加熱下に加
圧して前記導体バンプを前記絶縁性基板前駆体に貫通さ
せると共に前記絶縁性基板前駆体を硬化する工程と、か
らなる製造方法により製造されるものであることを特徴
とする半導体基板の製造方法。 - 【請求項４】 請求項１〜３のいずれか１項に記載の半
導体装置の製造方法であって、前記バリアメタル層がＮ
ｉ層であり、前記溶接性金属がＡｕであることを特徴と
する半導体装置の製造方法。 - 【請求項５】 請求項１〜４のいずれか１項に記載の半
導体装置の製造方法であって、前記導体バンプを形成す
る工程が、印刷技術を用いて導電性ペーストで導体バン
プを形成する工程であることを特徴とする半導体装置の
製造方法。 - 【請求項６】 請求項１〜４のいずれか１項に記載の半
導体装置の製造方法であって、前記導体バンプを形成す
る工程が、前記支持基体表面にメッキ金属を析出させる
ことにより導体バンプを形成する工程であることを特徴
とする半導体装置の製造方法。 - 【請求項７】 請求項１〜４のいずれか１項に記載の半
導体装置の製造方法であって、前記導体バンプを形成す
る工程が、前記支持基体表面にエッチングを施すことに
より導体バンプを形成する工程であることを特徴とする
半導体装置の製造方法。 - 【請求項８】 層間接続部材が貫挿された第１の基板
と、 前記第１の基板上に積層され、層間接続部材が貫挿され
た第２の基板と、 前記第２の基板上に積層され、層間接続部材が貫挿され
た第３の基板と、 前記第１の基板の外側表面に配設された第１の配線パタ
ーンと、 前記第１の基板と前記第２の基板との間に配設された第
２の配線パターン及び電極パッドと、 前記第２の基板内に内包され、前記電極パッド上にマウ
ントされた半導体素子と、 前記第２の基板と前記第３の基板との間に配設された第
３の配線パターンと、 前記第３の基板の外側表面に配設された第３の配線パタ
ーンとを具備する半導体装置。 - 【請求項９】 層間接続部材が貫挿された第１の基板
と、 前記第１の基板上に積層され、層間接続部材が貫挿され
た第２の基板と、 前記第２の基板上に積層され、層間接続部材が貫挿され
た第３の基板と、 前記第３の基板上に積層され、層間接続部材が貫挿され
た第４の基板と、 前記第４の基板上に積層され、層間接続部材が貫挿され
た第５の基板と、 前記第１の基板の外側表面に配設された第１の配線パタ
ーンと、 前記第１の基板と前記第２の基板との間に配設された第
２の配線パターン及び第１の電極パッドと、 前記第２の基板内に内包され、前記第１の電極パッド上
にマウントされた第１の半導体素子と、 前記第２の基板と前記第３の基板との間に配設された第
３の配線パターンと、 前記第３の基板と前記第４の基板との間に配設された第
４の配線パターン及び第２の電極パッドと、 前記第４の基板内に内包され、前記第２の電極パッド上
にマウントされた第２の半導体素子と、 前記第４の基板と前記第５の基板との間に配設された第
５の配線パターンと、 前記第５の基板の外側表面に配設された第６の配線パタ
ーンとを具備する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002237125A JP4040389B2 (ja) | 2001-09-27 | 2002-08-15 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001298289 | 2001-09-27 | ||
| JP2001-298289 | 2001-09-27 | ||
| JP2002237125A JP4040389B2 (ja) | 2001-09-27 | 2002-08-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003174141A true JP2003174141A (ja) | 2003-06-20 |
| JP4040389B2 JP4040389B2 (ja) | 2008-01-30 |
Family
ID=26623157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002237125A Expired - Fee Related JP4040389B2 (ja) | 2001-09-27 | 2002-08-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4040389B2 (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005039094A (ja) * | 2003-07-16 | 2005-02-10 | Dt Circuit Technology Co Ltd | 半導体チップ内蔵配線板、半導体チップ内蔵配線板の製造方法 |
| JP2005158770A (ja) * | 2003-11-20 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置 |
| JP2005310873A (ja) * | 2004-04-19 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 積層基板の製造方法とこれに用いる製造設備 |
| JP2006173463A (ja) * | 2004-12-17 | 2006-06-29 | Dainippon Printing Co Ltd | センサーモジュール |
| JP2006303282A (ja) * | 2005-04-22 | 2006-11-02 | Matsushita Electric Ind Co Ltd | 積層基板の製造方法 |
| JP2006324621A (ja) * | 2005-09-08 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 部品内蔵基板とその製造方法 |
| JP2006324567A (ja) * | 2005-05-20 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 部品内蔵基板とその製造方法 |
| JP2006339421A (ja) * | 2005-06-02 | 2006-12-14 | Shinko Electric Ind Co Ltd | 配線基板および配線基板の製造方法 |
| JP2007173446A (ja) * | 2005-12-21 | 2007-07-05 | Hitachi Aic Inc | 部品内蔵基板 |
| US7358604B2 (en) | 2003-08-07 | 2008-04-15 | Technische Universitat Braunschweig Carolo-Wilhelmina | Multichip circuit module and method for the production thereof |
| JP2008135483A (ja) * | 2006-11-27 | 2008-06-12 | Matsushita Electric Works Ltd | 電子部品内蔵基板およびその製造方法 |
| JP2008159682A (ja) * | 2006-12-21 | 2008-07-10 | Fujikura Ltd | 多層プリント配線板およびその製造方法 |
| JP2008244191A (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Ltd | 部品内蔵基板の製造方法 |
| US7514636B2 (en) | 2004-12-06 | 2009-04-07 | Alps Electric Co., Ltd. | Circuit component module, electronic circuit device, and method for manufacturing the circuit component module |
| JP2009533842A (ja) * | 2006-04-07 | 2009-09-17 | テッセラ，インコーポレイテッド | 超小型電子パッケージ用基板および該基板を製造する方法 |
| KR100930156B1 (ko) * | 2006-11-28 | 2009-12-07 | 가시오게산키 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| JP2010041045A (ja) * | 2008-07-09 | 2010-02-18 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2011060827A (ja) * | 2009-09-07 | 2011-03-24 | Dainippon Printing Co Ltd | センサ素子モジュール |
| JP2011103432A (ja) * | 2009-11-11 | 2011-05-26 | Samsung Electro-Mechanics Co Ltd | 単層ボードオンチップパッケージ基板及びその製造方法 |
| JP2012119574A (ja) * | 2010-12-02 | 2012-06-21 | J Devices:Kk | 半導体装置およびその製造方法 |
-
2002
- 2002-08-15 JP JP2002237125A patent/JP4040389B2/ja not_active Expired - Fee Related
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005039094A (ja) * | 2003-07-16 | 2005-02-10 | Dt Circuit Technology Co Ltd | 半導体チップ内蔵配線板、半導体チップ内蔵配線板の製造方法 |
| US7358604B2 (en) | 2003-08-07 | 2008-04-15 | Technische Universitat Braunschweig Carolo-Wilhelmina | Multichip circuit module and method for the production thereof |
| JP2005158770A (ja) * | 2003-11-20 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置 |
| JP2005310873A (ja) * | 2004-04-19 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 積層基板の製造方法とこれに用いる製造設備 |
| US7514636B2 (en) | 2004-12-06 | 2009-04-07 | Alps Electric Co., Ltd. | Circuit component module, electronic circuit device, and method for manufacturing the circuit component module |
| JP2006173463A (ja) * | 2004-12-17 | 2006-06-29 | Dainippon Printing Co Ltd | センサーモジュール |
| JP2006303282A (ja) * | 2005-04-22 | 2006-11-02 | Matsushita Electric Ind Co Ltd | 積層基板の製造方法 |
| JP2006324567A (ja) * | 2005-05-20 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 部品内蔵基板とその製造方法 |
| JP2006339421A (ja) * | 2005-06-02 | 2006-12-14 | Shinko Electric Ind Co Ltd | 配線基板および配線基板の製造方法 |
| JP2006324621A (ja) * | 2005-09-08 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 部品内蔵基板とその製造方法 |
| JP2007173446A (ja) * | 2005-12-21 | 2007-07-05 | Hitachi Aic Inc | 部品内蔵基板 |
| JP2009533842A (ja) * | 2006-04-07 | 2009-09-17 | テッセラ，インコーポレイテッド | 超小型電子パッケージ用基板および該基板を製造する方法 |
| JP2008135483A (ja) * | 2006-11-27 | 2008-06-12 | Matsushita Electric Works Ltd | 電子部品内蔵基板およびその製造方法 |
| KR100930156B1 (ko) * | 2006-11-28 | 2009-12-07 | 가시오게산키 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| US7790515B2 (en) | 2006-11-28 | 2010-09-07 | Casio Computer Co., Ltd. | Semiconductor device with no base member and method of manufacturing the same |
| JP2008159682A (ja) * | 2006-12-21 | 2008-07-10 | Fujikura Ltd | 多層プリント配線板およびその製造方法 |
| JP2008244191A (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Ltd | 部品内蔵基板の製造方法 |
| JP2010041045A (ja) * | 2008-07-09 | 2010-02-18 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US8563397B2 (en) | 2008-07-09 | 2013-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2014135516A (ja) * | 2008-07-09 | 2014-07-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2011060827A (ja) * | 2009-09-07 | 2011-03-24 | Dainippon Printing Co Ltd | センサ素子モジュール |
| JP2011103432A (ja) * | 2009-11-11 | 2011-05-26 | Samsung Electro-Mechanics Co Ltd | 単層ボードオンチップパッケージ基板及びその製造方法 |
| JP2012119574A (ja) * | 2010-12-02 | 2012-06-21 | J Devices:Kk | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4040389B2 (ja) | 2008-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4040389B2 (ja) | 半導体装置の製造方法 | |
| KR100522385B1 (ko) | 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품및 그들의 제조 방법 | |
| JP4792749B2 (ja) | 電子部品内蔵プリント配線板の製造方法 | |
| JP4024188B2 (ja) | 半導体チップ内蔵配線板の製造方法 | |
| JP3964085B2 (ja) | プリント配線基板、及びプリント配線基板の製造方法 | |
| KR20080011106A (ko) | 다층 프린트 배선판 및 그 제조 방법 | |
| JP4378511B2 (ja) | 電子部品内蔵配線基板 | |
| JP2001015920A (ja) | 多層プリント配線板及びその製造方法 | |
| JP4593599B2 (ja) | 電子部品内蔵配線基板の製造方法 | |
| JPH09162553A (ja) | 多層印刷配線板の製造方法 | |
| JP5761404B2 (ja) | 電子部品内蔵配線基板の製造方法 | |
| JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
| JP3705370B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH08316598A (ja) | プリント配線板およびその製造方法 | |
| JPH1070363A (ja) | 印刷配線板の製造方法 | |
| JP4899409B2 (ja) | 多層プリント配線基板及びその製造方法 | |
| JPS63241995A (ja) | 多層印刷回路板およびその製法 | |
| JP4978709B2 (ja) | 電子部品内蔵配線基板 | |
| JP4541187B2 (ja) | 膜素子内蔵プリント配線板の製造方法、膜素子内蔵プリント配線板 | |
| JP3549063B2 (ja) | 印刷配線板の製造方法 | |
| JP5949978B2 (ja) | 電子部品内蔵配線基板 | |
| JPH0360097A (ja) | 多層プリント配線基板の製造方法 | |
| JP5761405B2 (ja) | 電子部品内蔵配線基板 | |
| JPH0786749A (ja) | 印刷配線板の製造方法 | |
| JP4040388B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20050811 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051220 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060215 Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |