JP2006323136A - 光導波路及びその作製方法 - Google Patents
光導波路及びその作製方法 Download PDFInfo
- Publication number
- JP2006323136A JP2006323136A JP2005146416A JP2005146416A JP2006323136A JP 2006323136 A JP2006323136 A JP 2006323136A JP 2005146416 A JP2005146416 A JP 2005146416A JP 2005146416 A JP2005146416 A JP 2005146416A JP 2006323136 A JP2006323136 A JP 2006323136A
- Authority
- JP
- Japan
- Prior art keywords
- optical waveguide
- waveguide
- clad layer
- layer
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
【課題】 導波路幅の場所依存性を除去することでパターン変換誤差が少なく均一に再現性よく形成され、且つ物理的な衝撃に強い光導波路及びその作製方法を提供する。
【解決手段】 上部クラッド層103及び下部クラッド層101により挟まれたコア層102を有し、上部クラッド層103、下部クラッド層101及びコア層102より構成される光導波領域と、空気との屈折率差により基板面内方向の光閉じ込めがなされている光導波路を光導波領域に沿って光導波領域の両側にそれぞれ一定の幅w12及びw13を有する溝104a及び104bが形成される構成とした。
【選択図】 図1
【解決手段】 上部クラッド層103及び下部クラッド層101により挟まれたコア層102を有し、上部クラッド層103、下部クラッド層101及びコア層102より構成される光導波領域と、空気との屈折率差により基板面内方向の光閉じ込めがなされている光導波路を光導波領域に沿って光導波領域の両側にそれぞれ一定の幅w12及びw13を有する溝104a及び104bが形成される構成とした。
【選択図】 図1
Description
本発明は、光集積回路に用いる光導波路及びその作製方法に関するものである。
光集積回路を実現するためには、小さな曲げ半径で低損失な曲がり導波路を実現する必要がある。近年、小さな曲げ半径を許容する導波路構造としてハイメサ構造が提案されている(非特許文献1)。従来のハイメサ構造の導波路(以下、ハイメサ導波路という)を図6に示す。図中、601は下部クラッド層を構成するInP基板(以下、下部クラッド層601という)、602はInGaAsPにより構成されるコア層、603はInPにより構成される上部クラッド層である。
このハイメサ導波路は、導波路の両側がコア層602より深くエッチングされたもので、基板面内方向(横方向)の光閉じ込めは、上述した下部クラッド層601、コア層602及び上部クラッド層603を構成する媒質と、空気との屈折率差により行われている。更に、図中w6で示した導波路の幅は、通常シングルモード条件を考慮して1.0〜2.5μm程度に設定される。このような構造のハイメサ導波路は製造が容易で低損失であり、光の伝搬距離が長い光集積回路に適している。
柴田、他3名、「Reflection characteristics and cascadability of a multi-mode interference 3dB coupler」、Optoelectronics,IEE Proceedings、第149巻、第5,6号、2002年10,12月、p.217‐221
図7は、図6に示したハイメサ導波路の作製工程の一部を示しており、図中、601は下部クラッド層を構成するInP基板、602はInGaAsPにより構成されるコア層、603はInPにより構成される上部クラッド層、605はフォトレジスト、606はメタル、607はフォトマスクである。
以下に、ハイメサ導波路の作製方法を説明する。図7(a)に示すように、まず、下部クラッド層601上にコア層602と上部クラッド層603を堆積した後、フォトレジスト605を塗布する。次に、フォトマスク607を取り付けて、図中矢印で示すように紫外線(UV光)を照射し、フォトマスク607を介してフォトレジスト605を露光する。なお、フォトマスク607には回路パターンに応じてメタル606が施されており、このメタル606が施された部分は紫外線を透過しないため、メタル606下に位置するフォトレジスト605は露光されない。
更に、図7(b)に示すように、感光させたフォトレジスト605を現像して感光した部分のフォトレジスト605を除去してレジストマスク(導波路マスクともいう)を形成する。次にエッチングを行う。このとき、フォトレジスト605直下の構造物はエッチングされないため、導波路部分に構造物が残る。最後に、残りのフォトレジスト605を除去することで、図6に示すような導波路が形成される。
上述したように、フォトマスク607はメタル606によって紫外線を遮ることで、導波路領域に対応するフォトレジスト605が露光されるのを防いでいる。従来のハイメサ導波路の作製法では導波路領域以外にメタル606は形成されていないため、フォトレジスト605を透過して基板表面に到達した紫外線は、一部が基板表面で散乱し、散乱光が四方八方に放射される。この散乱光は導波路部分に対応するメタル606直下のフォトレジスト605を感光させてしまうため、図7(b)に示すように、現像後のフォトレジスト605の幅w6はメタル606の幅w7より狭くなってしまう。これをパターン変換誤差という。フォトレジスト605現像時にパターン変換誤差が存在すると、現像後のフォトレジスト605をマスクとしてエッチングを行っても、作製された導波路の幅w6は設計時の幅w7と異なってしまう。
フォトレジスト605露光時に生じるパターン変換誤差の値は、基板表面で散乱される紫外線の量により決定するが、上述した従来のハイメサ導波路などでは、メタル606の幅w7が2μm程度であるのに対して、メタル606の形成されていない非導波路領域、或いは言い換えれば導波路の間隔は、数百μm程度に達する。従って、従来の構造では、遮蔽部の100倍以上の領域からの散乱光によりパターン変換誤差が生じることとなり、大きな誤差の原因となる。
パターン変換誤差は素子の歩留まりを低下させ、また設計とのずれによる性能劣化の原因ともなる。光集積回路では導波路が複雑に入り込むため、導波路には密な領域と疎な領域が形成されており、場所によりパターン密度が異なる。これはまた、導波路領域と非導波路領域との面積の比が場所によって異なることを示しており、非導波路領域の面積がより広い場所では基板表面で散乱される散乱光の影響が大きく、非導波路領域の面積がより狭い場所では散乱光の影響が少ないなど、フォトレジスト605を感光する紫外線の、基板表面による散乱光の量が場所によって異なるため、場所によりパターン変換誤差が異なる。従って、場所により導波路の幅が異なる、又は設計どおりの集積素子を作製することが困難となってしまう等という問題があった。
更に、図6に示したように、従来のハイメサ導波路は導波路領域のみに構造物が存在し、導波路と導波路との間などには構造物が存在しないため、物理的な衝撃が加わった場合は力が構造物に集中し、導波路の破損に繋がってしまう。そのため、素子を切り出す劈開作業の際にも導波路の破損による歩留まりの低下を生じてしまうという問題もあった。
従って本発明の目的は、上記問題点を鑑み、導波路幅の場所依存性を除去することでパターン変換誤差が少なく均一に再現性よく形成され、且つ物理的な衝撃に強い光導波路及びその作製方法を提供することにある。
上記の課題を解決するための本発明の請求項1に係る光導波路は、上部クラッド層と、下部クラッド層と、前記上部クラッド層及び前記下部クラッド層により挟まれたコア層とを有し、前記上部クラッド層、前記下部クラッド層及び前記コア層より構成される光導波領域と、空気との屈折率差により基板面内方向の光閉じ込めがなされている光導波路において、前記光導波領域に沿って前記光導波領域の両側に一定の幅を有する溝が形成されていることを特徴とする。
本発明の請求項2に係る光導波路は、請求項1記載の光導波路において、前記溝の幅が、前記溝の深さより大きく、且つ120μm以下であることを特徴とする。
本発明の請求項3に係る光導波路作製方法は、下部クラッド層上にコア層及び上部クラッド層を順に積層し、前記上部クラッド層上にフォトレジストを塗布し、フォトマスクを介して前記フォトレジストを露光してレジストマスクを形成し、前記レジストマスクに基づいてエッチングを行う光導波路作製方法において、前記フォトマスクが、前記上部クラッド層、前記下部クラッド層及び前記コア層より構成される光導波領域に対応する部分に沿って前記光導波領域に対応する部分の両側に一定の幅で設けられた透明領域を有することを特徴とする。
上述した本発明に係る光導波路によれば、上部クラッド層及び下部クラッド層により挟まれたコア層を有し、該上部クラッド層、コア層、ならびに下部クラッド層と空気との屈折率差により横方向の光閉じ込めがなされている光導波路において、光導波領域の両側に一定の幅の溝が形成されている。これによりパターン変換誤差の少ない、且つ物理的な衝撃に対して耐性を有する光導波路の提供が可能となる。
また、光導波領域の両側に一定の幅で形成された溝の幅を、溝の深さより大きく、且つ120μm以下とすれば、よりパターン変換誤差の少ない、且つ物理的な衝撃に対して耐性を有する光導波路の提供が可能となる。
更に本発明に係る光導波路作製方法によれば、下部クラッド層上にコア層ならびに上部クラッド層を順に積層し、光導波領域の両側の、光導波領域に沿った一定の幅を有する部分のみに対してエッチングを行うことで光導波路を作製する。これによりパターン変換誤差の少ない、且つ物理的な衝撃に対して耐性を有する光導波路の提供が可能となる。
以上により、上述した本発明に係る光導波路及びその作製法によれば、導波路幅の場所依存性を除去し、均一に再現性よく導波路をパターン変換誤差なく形成することが可能となり、且つ、物理的な衝撃に強い光導波路を提供することが可能となった。
本発明を実施するための最良の形態については、後述する実施例により説明するものとする。
以下に、本願において開示される発明のうち、代表的なものの概要を簡単に説明する。図1はハイメサ導波路の断面構造を示しており、図中101は下部クラッド層を構成するInP基板(以下、下部クラッド層101という)、102はInGaAsPにより構成されるコア層、103はInPにより構成される上部クラッド層、104a及び104bは導波路の両側に沿ってエッチングによりコア層102より深く形成された溝である。
基板面内方向の光閉じ込めは、下部クラッド層101、コア層102及び上部クラッド層103を構成する媒質と、空気との屈折率差により行われている。本実施例による導波路幅をw11、溝104a及び104bそれぞれの幅をw12及びw13とする。
図2は本実施例によるハイメサ導波路の作製工程を示す図であり、図中101は下部クラッド層を構成するInP基板(以下、下部クラッド層101という)、102はInGaAsPにより構成されるコア層、103はInPにより構成される上部クラッド層、105はフォトレジスト、106a〜106cはメタル、107はフォトマスク、108a及び108bはメタルがコーティングされていない透明領域である。なお、メタル106bは導波路領域に対応し、メタル106a及び106cは非導波路領域に対応する。また、透明領域108a及び108bはメタル106bの両側にメタル106bに沿ってほぼ一定の幅で設けるものとし、本実施例において、メタル106bの幅w21は2.0μm、透明領域108a及び108bそれぞれの幅w22及びw23は共に25μmとした。
以下、図2に基づいて本実施例によるハイメサ導波路の作製工程を説明する。まず図2(a)に示すように、下部クラッド層101上にコア層102と上部クラッド層103を堆積した後、フォトレジスト105を塗布する。次に、メタル106bによって導波路の回路パターンが施されたフォトマスク107を取り付ける。図中矢印で示すように紫外線を照射し、フォトマスク107を介してフォトレジスト105を露光する。このとき、メタル106a〜106cは紫外線を透過しないため、透明領域108a及び108bの直下のフォトレジスト105のみが露光される。
次に図2(b)に示すように、感光させたフォトレジスト105を現像し、感光したフォトレジスト105を除去してレジストマスクを形成する。更にエッチングを行い、最後に感光していないフォトレジスト105を除去することで、図1に示すような導波路を形成する。
従来の構造では、紫外線は基板表面で散乱し、この散乱光によりメタル106b直下のフォトレジスト105まで感光されてしまう。しかしながら本実施例によれば、上述したように、メタル幅w21が2.0μmであるのに対し、透明領域108a及び108bの幅w22及びw23は25μmと設定しており、メタル幅w21に対して透明領域108a及び108bの幅w22又はw23は高々12〜13倍程度である。
従って、基板表面に到達する紫外線の量は、従来の構造と比べて大幅に減少し、基板表面で散乱される紫外線の量は従来の構造と比較すると1/10以下程度となる。従って散乱光によって生じるパターン変換誤差を大幅に抑制することが可能となり、導波路幅w11を、ほぼ設計通りの幅w21とすることができる。更にパターン変換誤差の抑制に伴い、設計とのずれによる性能劣化を最小限に抑えることができる。
更に、本実施例の場合は、透明領域108a及び108bそれぞれの幅w22及びw23がほぼ一定に保たれるため、光集積回路のように導波路が複雑に入り込んでいる場合でも、導波路部のメタル106bと透明領域108a及び108bとの面積比がほぼ一定に保たれ、場所によらずパターン変換誤差をほぼ一定の値に保つことが可能である。
従って、パターン変換誤差が場所によって異なるといった従来の問題点が解決され、設計どおりのレジストマスクを形成することが可能となり、その結果、このレジストマスクを用いてエッチングした導波路の幅w11も設計どおりに作製することができるため、高性能な集積素子を作製することが可能となった。
このように、本実施例においてはメタル106bに沿って透明領域108a及び108bを設け、この透明領域108a及び108bの幅をほぼ一定に保ったフォトマスク107を用いることが重要であり、そのために、本実施例では、導波路領域の両側にほぼ一定の幅w12,w13の溝を形成する構成となっている。
ここで、導波路の両側に形成する溝の幅について説明する。図3は光機能回路の一例である、いわゆるサニャク(Sagnac)干渉計の上面図である。図中、304a〜304dは溝であり、310a及び310bは導波路領域、320a〜320cは非導波路領域である。図3において、溝部分を白抜きで、また導波路領域及び非導波路領域を斜線で示した。図3に示すように導波路領域310a及び310bは直線のみでなく曲線部分も有し、溝304a〜304dは、この導波路領域310a及び310bの両側に沿って、入力側から出力側に至るまでほぼ一定の幅で連続して設けるものとする。
また、図4は図3における素子端面であるA−A’断面を示す断面図であり、図中、101は下部クラッド層を構成するInP基板(以下、下部クラッド層101という)、102はInGaAsPにより構成されるコア層、103はInPにより構成される上部クラッド層、104c〜104fは導波路の両側に沿ってエッチングによりコア層102より深く形成された溝である。
入出力導波路の端面(A−A’断面)における導波路間の距離dは、接続されるファイバの中心間の距離によって決定され、通常は250μm程度である。
従来の、導波路の構造において導波路に物理的な衝撃が加わった場合、導波路領域に形成された構造物に力が集中し、導波路の破損に繋がるという問題を解決するため、図4に示すように本実施例では非導波路領域にも構造物を有する構成とする。更に、導波路と導波路との間の非導波路領域に設けられた構造物の幅をw47とし、幅w47が導波路幅よりも広くなるように設定するものとすると、溝幅w43,w44,w45及びw46が導波路間の距離dの半分以下程度、即ち120μm以下程度であることが要求される。これを溝幅w43,w44,w45及びw46の上限とする。
一方、溝幅w43,w44,w45及びw46の下限は以下により決定する。一般にハイメサ導波路は、ドライエッチングにより作製される。これは図3に一例を示したように、ハイメサ導波路の方向が結晶面に対しさまざまな方向を向いており、面方位に依存するようなウェットエッチングを行うことができないためである。
ドライエッチングを用いる場合、エッチング部の開口率(エッチングされる部分とエッチングされない部分、あるいはエッチングマスクが存在しない部分とエッチングマスクが存在する部分の面積の比)によってエッチング速度やエッチング形状が異なることが一般的に知られている。
例えば図4のように、コア層102よりも深い位置まで溝104c〜104fのエッチングを行う場合、エッチング装置によっては、開口部、即ち溝幅w43,w44,w45及びw46が小さいと、溝幅w43,w44,w45及びw46に律速される深さ以上はエッチング時間を延長してもエッチングが進まないといった現象が生じる場合がある。
このような現象を防ぐためには、溝幅w43,w44,w45及びw46が溝104a〜104fの深さと同等以上の数値であることが望ましく、エッチングされる溝幅w43,w44,w45及びw46をエッチングの深さと同等以上の数値に設定し、溝幅と溝深さの比、即ち(溝幅)/(溝深さ)が1より大きくなるようにすることで、エッチング装置によらず再現性よく安定したエッチングを行うことが可能となる。
以上説明したように、露光工程において、光導波領域に対応するメタル106bの面積に対して、透明領域108a及び108bの面積がほぼ一定に保たれるような構成としたことにより、光集積回路のように導波路が複雑に入り込んだ場合でも、パターン変換誤差が最小限に抑制されたレジストマスクを作製することが可能となり、設計どおりの集積素子を作製することが可能となった。
更に、溝幅w43,w44,w45及びw46を溝の深さと同等以上の数値としたことで、ドライエッチング装置の特性に左右されることなく、再現性よく導波路を作製することが可能となった。更に加えて、溝幅w43,w44,w45及びw46を120μm以下程度としたことで、二つの導波路領域310a及び310b間に非導波路領域320bを有することとなり、物理的な衝撃に強くなり、歩留まりよく素子を作製することが可能となった。
なお、本構成で用いる下部クラッド層、コア層又は上部クラッド層の組成に関しては、特に制約を設けるものではなく、通常用いられるすべての構造の導波路について本構成を用いることで、上述したような効果が得られる。
即ち、半導体ではInGaAsP,GaAs,AlGaAs,InGaAs,GaInNAs,Siなど、任意の材質について適用が可能であり、半導体以外でも、石英ガラス等のアモルファス材料、有機材料に適用が可能である。また、コア層、クラッド層の構造に関しても、バルク、多重量子井戸(multiple−quantum well;MQW)、量子細線、量子ドットを問わず、同様な効果がある。コア層とクラッド層の間に、例えば通常のレーザで用いられているような分離閉じ込め(separate confinement heterostructures;SCH)構造が形成されていてもまったく同様の効果が得られることはいうまでもない。
以下、本発明の第二の実施例について説明する。図5は本実施例を適用することで効果が奏される導波路の例を示したものであり、図中、501a〜501dは下部クラッド層を構成するInP基板、502a〜502dはInGaAsPにより構成されるコア層、503a〜503eはInPにより構成される上部クラッド層である。
上述した実施例1においては、導波路構造として図5(a)に示すような光導波領域に沿ってコア層502aより深い溝を有する、いわゆるハイメサ導波路を用いて説明を行ったが、光導波領域の両側のクラッド層厚が、光導波領域のクラッド層503a厚よりも薄く構成されていれば同様の効果が奏される。
図5(b)に示した構造は光導波領域の両側の上部クラッド層503bを薄くした、いわゆるリッジ型導波路、図5(c)に示した構造は光導波領域の両側の上部クラッド厚をゼロにしたリッジ型導波路の変形、図5(d)に示した構造は光導波領域の両側をコア層502dまで削り込んだリッジ型導波路の変形である。
これらの構造は全て光導波領域が光導波領域以外の部分に対して上に凸なる部分を有しているため、作製時に用いるフォトマスクの構成に伴うパターン変換誤差については上述した従来例と同様の議論が成り立つ。また、光導波領域が上に凸なる形状を有しているため、物理的衝撃が光導波領域へ集中する、という問題についても上述した従来例と同様に考えられる。
従って、図5(a)〜(d)に示したように、光導波領域の両側の上部クラッド層厚が少なくとも光導波領域の上部クラッド層503a〜503dの厚さより薄い導波路構造であれば、本実施例による効果が奏される。そのため、本実施例をレーザ等に適用すれば、実装時に下部クラッド層を裏返しにして素子表面を下向きに実装する、いわゆるフェースダウン実装を行っても素子が壊れることがなく、埋め込み型導波路素子と同等なハンドリングが可能となる。
上述したように本発明は、三次元導波路(基板面内方向のみならず基板面に垂直な方向にも光閉じ込めがある光導波路)における基板面内方向の光閉じ込めを行う際に、三次元導波路が、三次元導波路の両側に該三次元導波路に沿ってほぼ一定の幅を有する溝を具備することを特徴とする。このような構成をとることにより、作製の際にパターン変換誤差がない三次元導波路を提供することができる。
本発明は、光集積回路に用いる光導波路及びその作製方法に利用可能である。
101,501a〜501d,601 下部クラッド層
102,502a〜502d,602 コア層
103,503a〜503d,603 上部クラッド層
104a〜104f,304a〜304d 溝
105,605 フォトレジスト
106a〜106c,606 メタル
107,607 フォトマスク
108a,108b 透明領域
310a,310b 導波路領域
320a〜320c 非導波路領域
102,502a〜502d,602 コア層
103,503a〜503d,603 上部クラッド層
104a〜104f,304a〜304d 溝
105,605 フォトレジスト
106a〜106c,606 メタル
107,607 フォトマスク
108a,108b 透明領域
310a,310b 導波路領域
320a〜320c 非導波路領域
Claims (3)
- 上部クラッド層と、下部クラッド層と、前記上部クラッド層及び前記下部クラッド層により挟まれたコア層とを有し、前記上部クラッド層、前記下部クラッド層及び前記コア層より構成される光導波領域と、空気との屈折率差により基板面内方向の光閉じ込めがなされている光導波路において、前記光導波領域に沿って前記光導波領域の両側に一定の幅を有する溝が形成されていることを特徴とする光導波路。
- 前記溝の幅が、前記溝の深さより大きく、且つ120μm以下であることを特徴とする請求項1記載の光導波路。
- 下部クラッド層上にコア層及び上部クラッド層を順に積層し、前記上部クラッド層上にフォトレジストを塗布し、フォトマスクを介して前記フォトレジストを露光してレジストマスクを形成し、前記レジストマスクに基づいてエッチングを行う光導波路作製方法において、前記フォトマスクが、前記上部クラッド層、前記下部クラッド層及び前記コア層より構成される光導波領域に対応する部分に沿って前記光導波領域に対応する部分の両側に一定の幅で設けられた透明領域を有することを特徴とする光導波路作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005146416A JP2006323136A (ja) | 2005-05-19 | 2005-05-19 | 光導波路及びその作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005146416A JP2006323136A (ja) | 2005-05-19 | 2005-05-19 | 光導波路及びその作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006323136A true JP2006323136A (ja) | 2006-11-30 |
Family
ID=37542872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005146416A Pending JP2006323136A (ja) | 2005-05-19 | 2005-05-19 | 光導波路及びその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006323136A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009170710A (ja) * | 2008-01-17 | 2009-07-30 | Furukawa Electric Co Ltd:The | 光集積素子および光集積素子の製造方法 |
CN105474481A (zh) * | 2013-09-16 | 2016-04-06 | 英特尔公司 | 包括光波导的混合式光学装置 |
JP2018018059A (ja) * | 2016-07-13 | 2018-02-01 | 学校法人法政大学 | 屈曲部を有する誘電体光導波路 |
US10606143B2 (en) | 2017-06-27 | 2020-03-31 | Sumitomo Electric Industries, Ltd. | Multimode interferometer, Mach-Zehnder modulation device |
-
2005
- 2005-05-19 JP JP2005146416A patent/JP2006323136A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009170710A (ja) * | 2008-01-17 | 2009-07-30 | Furukawa Electric Co Ltd:The | 光集積素子および光集積素子の製造方法 |
CN105474481A (zh) * | 2013-09-16 | 2016-04-06 | 英特尔公司 | 包括光波导的混合式光学装置 |
KR101910551B1 (ko) * | 2013-09-16 | 2018-10-22 | 인텔 코포레이션 | 광 도파관을 포함하는 하이브리드 광학 장치 |
JP2018018059A (ja) * | 2016-07-13 | 2018-02-01 | 学校法人法政大学 | 屈曲部を有する誘電体光導波路 |
JP7002092B2 (ja) | 2016-07-13 | 2022-02-04 | 学校法人法政大学 | 屈曲部を有する誘電体光導波路 |
US10606143B2 (en) | 2017-06-27 | 2020-03-31 | Sumitomo Electric Industries, Ltd. | Multimode interferometer, Mach-Zehnder modulation device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4499611B2 (ja) | 多モード干渉型光導波路 | |
US6821903B2 (en) | Method for making an integrated optical circuit | |
JP5005775B2 (ja) | 多モード干渉型光導波路の製造方法 | |
JP2006251063A (ja) | 光コネクタ、光結合方法及び光素子 | |
JP2006323136A (ja) | 光導波路及びその作製方法 | |
US8571362B1 (en) | Forming optical device using multiple mask formation techniques | |
JP2752851B2 (ja) | 光導波路の製造方法 | |
JP4482486B2 (ja) | 半導体スターカプラ型光合流分岐回路及び半導体アレイ回折格子 | |
US7593610B2 (en) | Multi-mode optical coherence device and fabrication method thereof | |
US20060120428A1 (en) | Distributed feedback (DFB) semiconductor laser and fabrication method thereof | |
JPH05142435A (ja) | 導波路形ビーム変換素子およびその製造方法 | |
JP2007017494A (ja) | フォトニック結晶導波路 | |
JP2824314B2 (ja) | 反射型光曲げ導波路の製造方法 | |
JP2016161915A (ja) | 光導波路素子および光学デバイス | |
JP2005172932A (ja) | 細線導波路付2次元フォトニック結晶の製造方法 | |
JP2005157091A (ja) | 分岐光導波路の製造方法 | |
JP3920260B2 (ja) | 細線導波路付2次元フォトニック結晶の製造方法 | |
JPH0485503A (ja) | 半導体光入出力回路の製造方法 | |
JPH10142434A (ja) | 光合波素子 | |
JP2894775B2 (ja) | 半導体光導波路 | |
JP3235627B2 (ja) | 分布帰還型半導体レーザ及びその製造方法 | |
JP2003023210A (ja) | 半導体レーザ素子の製造方法 | |
JP4366123B2 (ja) | 半導体光変調器の製造方法 | |
JPS59165485A (ja) | 光集積回路用接続導波路 | |
JP2001005168A (ja) | 近接場光露光用マスクおよびその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091201 |