JP2006310940A - 信号生成回路、周波数変換回路、周波数シンセサイザ及び通信システム - Google Patents

Abstract

【課題】 小さな回路面積でスプリアスが低減された正弦波を生成することができる信号生成回路を提供する。
【解決手段】 方形波状の信号を出力する方形波出力回路１２と、方形波出力回路１２から出力された信号が入力され、この入力される信号に含まれる第３次高調波に自己の周波数領域の極を対応させたポリフェーズフィルタ１４を備えることを特徴とする。これにより、スプリアスの発生要因として最も影響の大きい第３次高調波が低減された正弦波状の信号を、小さな回路面積で得ることができる。
【選択図】 図１

Description

本発明は、正弦波を生成する信号生成回路、及びそれを用いた周波数変換回路、周波数シンセサイザイ、並びに通信システムに関する。

通信システムでは、周波数変換回路が使用され、周波数変換回路としてミキサが利用可能である（例えば、特許文献１参照）。このようなミキサなどの周波数変換回路において、不要トーンすなわちスプリアスを含む信号が入力されると、出力信号にもスプリアスが発生する。

例えば、周波数シンセサイザなどでミキサを使用する場合、ミキサの入力端子の前段には分周器が接続されることが多い。この場合、ミキサの入力信号は方形波となる。ここで、ある周波数ω_０の方形波を考えると、この方形波はフーリエ級数展開すれば分かるように、周波数ω_０，２ω_０，３ω_０，４ω_０，５ω_０・・・の正弦波の合成で表される。つまり、方形波どうしがミキシングされると、その高調波どうしもミキシングされ、多くのスプリアスが生成される。これを避けるために、ミキサに入力する信号は、正弦波状であることが望ましい。
特開２００２−１３５１５７号公報

しかしながら、従来、スプリアスを含む信号や方形波からほぼ完全な正弦波を得るためには、Low Path Filter（ＬＰＦ）、High Path Filter（ＨＰＦ）、Band Path Filter（ＢＰＦ）、Band Rejection Filter（ＢＲＦ）といったフィルタが用いられてきたが、この場合、周波数選択性の高い高次ＢＰＦやＬＣ共振器が必要となり、これらの回路は大きな面積を必要とするため、半導体チップのコストを引き上げる要因ともなっていた。

本発明はこうした状況に鑑みてなされたものであり、その目的は、小さな回路面積でスプリアスが低減された正弦波を生成することができる信号生成回路を提供することにある。

本発明のある態様は、信号生成回路に関する。方形波状の信号を出力する方形波出力回路と、方形波出力回路から出力された信号が入力され、この入力される信号に含まれる第Ｎ次高調波（Ｎは３以上の奇数）に自己の周波数領域の極を対応させたポリフェーズフィルタを、１段もしくは複数段備えることを特徴とする。

この態様によれば、ポリフェーズフィルタによって、スプリアス発生の要因となる、方形波状の信号の高調波を除去できる。したがって、簡単な回路構成で実現可能な方形波出力回路と、回路面積の小さいポリフェーズフィルタによって、スプリアスが除去または低減された正弦波を得ることが可能である。

この態様において、１段もしくは複数段のポリフェーズフィルタのうち、少なくとも１段のポリフェーズフィルタは、入力される信号に含まれる第３次高調波に自己の周波数領域の極を対応させてもよい。これにより、小さな回路面積で、所望波の最も近傍にスプリアスを生じさせる原因となる第３次高調波を除去または低減できる。

この態様において、前記１段もしくは複数段のポリフェーズフィルタのうち、少なくとも１段のポリフェーズフィルタは可変素子を含み、「極」を制御可能にしてもよい。これにより、方形波状の入力信号の周波数が変動するような場合でも、可変素子を制御することによって、常にポリフェーズフィルタの「極」を入力信号の第３次高調波に対応させることができる。

本発明の別の態様は、周波数変換回路に関する。この回路は、ミキサと、前記ミキサの入力ポートのうち、少なくとも１つに接続された本発明に係る信号生成回路と、を備えることを特徴とする。この態様によると、不要なスプリアスが取り除かれた信号がミキサに入力されるため、周波数変換された信号にもスプリアスのない信号を得ることができる。しかも、ポリフェーズフィルタを使用するため、回路規模も余り増大することがない。したがって、周波数変換回路の特性向上と小型化を両立することができる。

本発明のさらに別の態様は、周波数シンセサイザに関する。この周波数シンセサイザは、複数の周波数変換回路を含み、これら複数の周波数変換回路が並列もしくは縦列に接続された周波数シンセサイザであって、少なくとも最終段に位置する周波数変換回路が本発明に係る周波数変換回路であることを特徴とする。この態様によると、少なくとも最終段に位置する周波数変換回路がポリフェーズフィルタを用いた周波数変換回路であるため、周波数シンセサイザの出力は、不要なスプリアスが抑制された所望の周波数を持つ正弦波を得ることができ、しかも小規模な回路面積で構成可能である。したがって、特性向上と小型化を両立することができる。

本発明のさらに別の態様は、通信システムに関する。この通信システムは、ローカル信号を発振する発振部と、発振したローカル信号と外部から受信した信号をミキシングして、所定の周波数の信号を生成する周波数変換回路と、を備え、発振部は、本発明に係る周波数シンセサイザで構成されることを特徴とする。この態様によると、特性と回路規模を両立した通信システムを構築することができる。

なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、小さな回路面積でスプリアスが低減された正弦波状の信号を得ることができる。

以下、本発明の好適な実施の形態をもとに説明する。

（実施の形態１）
図１は、本発明の実施の形態１に係る正弦波生成回路１０の構成を示す図である。正弦波生成回路１０は、方形波出力回路１２と、ポリフェーズフィルタ（ＰＰＦ）１４によって構成されている。

方形波出力回路１２は、多重位相の方形波を出力する。すなわち、いずれも同じ周波数Ｆ１をもち、互いに９０°ずつ位相がずれた４つの方形波Ｉ＋、Ｉ−、Ｑ＋、Ｑ−を出力する。Ｉ＋を基準位相とした場合、基準位相から９０°進んだ波形がＱ＋、基準位相から１８０°進んだ波形がＩ−、基準位相から２７０°進んだ波形がＱ−である。このような方形波を出力する方形波出力回路１２は、Phase Locked Loop（ＰＬＬ）回路、リングVoltage Controlled Oscillators（ＶＣＯ）、リング発振器などによって実現可能である。また、方形波出力回路１２として、分周器を用いてもよい。この場合、方形波出力回路１２は、方形波状の信号が入力される入力端子を持つ。

方形波出力回路１２によって出力された４つの方形波Ｉ＋、Ｉ−、Ｑ＋、Ｑ−は、ポリフェーズフィルタ１４に入力される。詳細については後述するが、ポリフェーズフィルタ１４は、負の周波数特性で動作させたとき、その周波数特性の極に相当する周波数成分を除去または減衰させる特性を持つもので、四本の入力端子と四本の出力端子とを備え、それらを接続する四本の経路が存在する。そして、方形波Ｉ＋が第１経路の入力端子に、方形波Ｑ＋が第２経路の入力端子に、方形波Ｉ−が第３経路の入力端子に、方形波Ｑ−が第４経路の入力端子に入力される。また、本実施の形態１におけるポリフェーズフィルタ１４は、その周波数特性の極Ｆｄが、方形波出力回路１２から出力された方形波の周波数Ｆ１の３倍に調整される。

以下、ポリフェーズフィルタの詳細について説明する。図２は、ポリフェーズフィルタの構成を示す図である。ポリフェーズフィルタ１４は、前述の通り、四本の入力端子と四本の出力端子とを備え、それらを接続する四本の経路には、それぞれ抵抗Ｒ２，Ｒ４，Ｒ６，Ｒ８が設けられる。第１経路の第１抵抗Ｒ２の入力側と、第２経路の第２抵抗Ｒ４の出力側とが接続され、その経路中に第１容量Ｃ２が直列に挿入される。また、第１経路の第１抵抗Ｒ２の出力側と、第４経路の第４抵抗Ｒ８の入力側とが接続され、その経路中に第４容量Ｃ８が直列に設けられる。同様に、第２経路の第２抵抗Ｒ４の入力側と、第３経路の第３抵抗Ｒ６の出力側とが接続され、その経路中に第２容量Ｃ４が直列に設けられる。さらに、第３経路の第３抵抗Ｒ６の入力側と、第４経路の第４抵抗Ｒ８の出力側とが接続され、その経路中に第３容量Ｃ６が直列に設けられる。４つの抵抗Ｒ２、Ｒ４、Ｒ６、Ｒ８は同じ抵抗値Ｒを持ち、４つの容量Ｃ２、Ｃ４、Ｃ６、Ｃ８は同じ容量値Ｃを持つ。

この構成において、基準位相の正弦波が第１経路の入力端子に入力され、基準位相から９０°進んだ正弦波が第２経路の入力端子に入力され、基準位相から１８０°進んだ正弦波が第３経路の入力端子に入力され、基準位相から２７０°進んだ正弦波が第４経路の入力端子に入力された場合、ポリフェーズフィルタ１４は正の周波数領域で動作する。

これに対し、基準位相の正弦波が第２経路の入力端子に入力され、基準位相から９０°進んだ正弦波が第１経路の入力端子に入力され、基準位相から１８０°進んだ正弦波が第４経路の入力端子に入力され、基準位相から２７０°進んだ正弦波が第３経路の入力端子に入力された場合は、ポリフェーズフィルタ１４は負の周波数領域で動作する。

図３は、ポリフェーズフィルタの正と負の周波数特性を連結して示す図である。ポリフェーズフィルタには、図３に示すように、正および負の両方の周波数領域に極ａ、ｂが存在する。とくに、負の周波数領域には大きな減衰を伴う極ａ、すなわちディップ周波数が存在する。図２のポリフェーズフィルタにおいて、このディップ周波数は、１／（２πＲＣ）で表される。

本実施形態では、前述のように、ポリフェーズフィルタ１４のディップ周波数が入力方形波の周波数の３倍になるよう調整される。つまり、ポリフェーズフィルタ１４は、入力される方形波に含まれる高調波とくに第３次高調波を除去することができる。

ここで、方形波に含まれる高調波のうち第３次高調波を除去すべき事情について説明する。一例としてデューティ比５０％の方形波を考える。これは奇関数であるので、含まれる高調波は奇数次数成分のみとなる。フーリエ級数展開すると下記式となる。
Ｅ＝ｓｉｎω_０−１／３ｓｉｎ３ω_０＋１／５ｓｉｎ５ω_０−１／７ｓｉｎ７ω_０＋・・・
高調波の中では、第３次高調波が最も振幅が大きく、第５次、第７次と次数が上がるにしたがって、振幅は小さくなっていく。また、第３次高調波は基本波成分に周波数が最も近いため、所望波の最も近傍にスプリアスを生じさせる。つまり、第３次の影響が最も大きく、第５次、第７次と次数が上がるにしたがって悪影響が生じにくくなる。よって、方形波の第３次高調波を除去できれば、近時的に正弦波と見なすことのできる波形を得ることができる。

図４(a)は方形波出力回路１２から出力された方形波I＋、図４（ｂ）は方形波Ｑ＋、図４（ｃ）は方形波Ｉ−、図４（ｄ）は方形波Ｑ−それぞれのフェーザ図を示している。４つの方形波の位相がそれぞれ互いに９０°ずれると、それぞれの１次成分（１ｓｔ）も互いに９０°ずれる。一方、第３次高調波（３ｒｄ）は、１次成分の３倍の位相回転量を持つため、互いに２７０°（−９０°）ずれることになる。つまり、４つの方形波Ｉ＋、Ｉ−、Ｑ＋、Ｑ−における第３次高調波の位相関係は、１次成分のものとは逆になる。

前述のように、ポリフェーズフィルタ１４には、方形波Ｉ＋が第１経路の入力端子に、方形波Ｑ＋が第２経路の入力端子に、方形波Ｉ−が第３経路の入力端子に、方形波Ｑ−が第４経路の入力端子に入力される。これにより、方形波の第１次成分は正の周波数特性でフィルタリングされ、第３次高調波は負の周波数特性でフィルタリングされる。したがって、方形波の１次成分はほぼそのままポリフェーズフィルタ１４を通過して出力される。一方、ポリフェーズフィルタ１４はその周波数特性の極Ｆｄが方形波出力回路１２から出力された方形波の周波数Ｆ１の３倍に調整されているため、方形波の第３次高調波は、ポリフェーズフィルタ１４によって除去もしくは減衰される。すなわち、ポリフェーズフィルタ１４によって、方形波から第３次高調波が除去された正弦波を得ることができる。

高次バンドパスフィルタやＬＣ共振器は、第１次成分と第３次高調波成分との間に鋭い周波数選択性を必要とするため、急峻な周波数特性が必要であり、この場合、フィルタの多段化が必要となる。ポリフェーズフィルタを使う場合、方形波の第１次成分と第３次高調波成分との間で鋭い周波数選択性を持つ必要はない。すなわち、図３に示す負の周波数領域において、急峻な周波数特性を必要としない。これは、上述のように、ポリフェーズフィルタが、方形波の第１次成分と第３次高調波の動作領域がそれぞれ「正」と「負」に別れるため、急峻な周波数特性を有していなくても、第１次成分はポリフェーズフィルタをほぼそのまま通過し、第３次高調波だけが除去もしくは減衰されるためである。したがって、ポリフェーズフィルタは多段化の必要がなく、小さな回路で実現可能である。

また、高次バンドパスフィルタやＬＣ共振器は、第１次成分を通過させるフィルタであり、第１次成分に対応する時定数で構成されるのに対し、ポリフェーズフィルタは、第３次高調波を除去または低減させるフィルタであるので、第３次高調波に対応する時定数で構成すればよい。低周波数に対応する時定数で構成される回路のほうが大きいな回路が必要であり、この点もポリフェーズフィルタが高次バンドパスフィルタやＬＣ共振器よりも小面積化が可能な理由である。

このように、本実施の形態１によれば、ＰＬＬやＶＣＯ、分周器などの回路で簡単に多重位相の方形波を生成し、周波数特性の極が、生成された方形波の３倍の周波数に調整されたポリフェーズフィルタで方形波をフィルタリングすることにより、高次バンドパスフィルタやＬＣ共振器などを使用する場合と比較して、小さな回路面積で、ほぼ完全な正弦波を得ることができる。

（実施の形態２）
図５は、本発明の実施の形態２に係る正弦波生成回路２０の構成を示した図である。実施の形態２における正弦波生成回路２０の構成は、基本的に実施の形態１における構成と同様である。相違点は、実施の形態１におけるポリフェーズフィルタ１４を可変素子で構成した点である。

すなわち、実施の形態２におけるポリフェーズフィルタ２２は、可変抵抗や可変容量などの可変素子を構成素子とする。具体的には、図２のポリフェーズフィルタの抵抗Ｒ２、Ｒ４、Ｒ６、Ｒ８と容量Ｃ２、Ｃ４、Ｃ６、Ｃ８を、それぞれ可変抵抗、可変容量とし、外部の信号によってそれらの抵抗値および容量値を制御できるようになっている。

上述のように、ポリフェーズフィルタの周波数特性の極は、１／（２πＲＣ）となる。したがって、抵抗Ｒ２、Ｒ４、Ｒ６、Ｒ８の抵抗値Ｒと、容量Ｃ２、Ｃ４、Ｃ６、Ｃ８の容量値Ｃを、外部信号によって制御することにより、ポリフェーズフィルタの周波数特性の極を制御することが可能となる。

これにより、正弦波生成回路２０では、方形波出力回路１２から出力された方形波の周波数が変化する場合でも、この方形波の周波数にあわせて、ポリフェーズフィルタ２２の可変素子の値を外部から制御することができる。すなわち、ポリフェーズフィルタ２２の周波数特性の極を、上記方形波の周波数の３倍に容易に設定することができる。

このように実施の形態２における正弦波生成回路２０では、方形波出力回路１２から出力された方形波の周波数と、ポリフェーズフィルタ２２の周波数特性の極を動的に制御することにより、得られる正弦波の周波数を可変にすることができる。しかも、ポリフェーズフィルタを使用するため、小規模な回路面積で構成可能である。

（実施の形態３）
図６は、本発明おける正弦波生成回路を適用した、実施の形態３に係る周波数変換回路３０の構成を示した図である。周波数変換回路３０は、２つの正弦波生成回路３２、３４と片側波帯（ＳＳＢ；single side band）ミキサ（以下、ＳＳＢミキサと表記する。）３６とを備えている。正弦波生成回路３２、３４は、実施の形態１もしくは実施の形態２の正弦波生成回路１０、２０を適用することができる。

周波数変換回路３０は、正弦波生成回路３２で生成した、いずれも周波数Ｆ１をもち、互いに９０°ずつ位相がずれた４つの正弦波Ｉ＋、Ｉ−、Ｑ＋、Ｑ−が、ＳＳＢミキサ３２の一方の入力ポートに入力される。また、ＳＳＢミキサ３２の他方の入力ポートには、正弦波生成回路３４で生成した、いずれも周波数Ｆ２をもち、互いに９０°ずつ位相がずれた４つの正弦波Ｉ＋、Ｉ−、Ｑ＋、Ｑ−が入力される。ＳＳＢミキサ３６は、それぞれ周波数Ｆ１、Ｆ２を持つ２組の正弦波から、それらの差の周波数（Ｆ１−Ｆ２）を持ち、互いに９０°ずつ位相がずれた４つの正弦波Ｉ＋、Ｉ−、Ｑ＋、Ｑ−を生成する。

ＳＳＢミキサ３６に入力される２組の正弦波は、ともに方形波に含まれる高調波が低減されてから、ＳＳＢミキサ３６に信号が入力されることから、不要なスプリアスを効率的に抑制することができる。しかも、ポリフェーズフィルタを使用するため、小規模な回路面積で構成可能である。

このように、実施の形態３における周波数変換回路３０では、特性向上と小型化を両立することができる。

（実施の形態４）
図７は、本発明おける周波数変換回路を適用した、実施の形態４に係る周波数シンセサイザ４０の構成を示した図である。図６の周波数シンセサイザは、複数の周波数変換回路で構成され、このうち周波数シンセサイザの出力段に設けられたＰＰＦ搭載周波数変換回路３０が、実施の形態３で説明した周波数変換回路３０を適応することができる。

図６にて、外部から入力された信号（周波数ＦＩＮ）は、周波数変換回路４２と４４へ入力され、それぞれ所望の周波数に周波数変換される。周波数変換回路４２で周波数変換された信号は、ＰＰＦ搭載周波数変換回路３０の一方の入力ポートに入力される。また、周波数変換回路４４で周波数変換された信号は、さらに周波数変換回路４６、４８で周波数変換され、ＰＰＦ搭載周波数変換回路３０のもう一方の入力ポートに入力される。ＰＰＦ搭載周波数変換回路３０は、周波数変換回路４２及び４８から入力された信号に基づいて、実施の形態３で説明したように周波数変換を行い、周波数ＦＯＵＴを持つ正弦波信号を出力する。

なお、本実施の形態４の周波数シンセサイザ４０では、入力信号がＰＰＦ搭載周波数変換回路３０の２つの入力ポートに入力されるまでの間に、一方は周波数変換回路１段、もう一方は周波数変換回路３段を通過するが、これに限るものではなく、周波数変換回路の段数は何段であってもよい。また、周波数変換回路を経ずに、入力信号が直接ＰＰＦ搭載周波数変換回路３０に入力されてもよい。また、最終段以外の周波数変換回路にＰＰＦ搭載周波数変換回路を用いてもよい。

以上のように、実施の形態４における周波数シンセサイザ４０は、最終段に位置する周波数変換回路として、実施の形態３で説明した周波数変換回路３０を適用しているので、不要なスプリアスが抑制された所望の周波数を持つ正弦波を得ることができる。しかも、ポリフェーズフィルタを使用するため、小規模な回路面積で構成可能である。したがって、実施の形態４における周波数変換回路４０では、特性向上と小型化を両立することができる。

（実施の形態５）
図８は、本発明における周波数シンセサイザを適用した、実施の形態５に係る通信システムを示す図である。図８の通信システム５０は、ダイレクトコンバージョン受信（ＤＣＲ）方式を示すが、それに限るものではなくヘテロダイン受信方式など、他の受信方式にも適用可能である。

図８にて、アンテナ５２から受信されたＲＦ信号は、バンドパスフィルタ５４を介して、ＬＮＡ（Low Noise Amplifier）５６に入力される。ＬＮＡ５６は、低雑音でＲＦ信号を増幅し、直交ベースバンド信号であるＩ信号用とＱ信号用の二つの周波数変換回路５７に出力する。

局部発振器５８は、ローカル（Ｌｏ）周波数のローカル信号を出力する。この局部発振器５８に、実施の形態４で説明した周波数シンセサイザ４０を適用することができる。位相器６０は、Ｉ系統の周波数変換回路１０には、当該Ｌｏ信号の位相を変化させずに出力し、Ｑ系統の周波数変換回路１０へ出力した当該Ｌｏ信号に対して、位相が９０°進んだ当該Ｌｏ信号をＱ系統の周波数変換回路１０へも出力する。なお、これらに出力される信号は、方形波状のものである。

Ｉ系統用およびＱ系統用の周波数変換回路５７は、ＲＦ信号とＬｏ信号とをミキシングし、それらの差の周波数を持つ信号を、それぞれローパスフィルタ６２、６８に出力する。各ローパスフィルタ６２、６８の出力信号は、それぞれの系統の増幅器６４、７０により増幅され、それぞれの系統のアナログデジタル変換器６６、７２によりデジタル信号に変換される。

このように、通信システム５０に本実施形態における局部発振器５８を用いることにより、通信システムの特性向上と小型化を両立することができる。とくに、通信システム５０として説明した回路要素の全部または一部を周波数シンセサイザとして半導体チップ化する場合、チップ面積を縮小することができる。

以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

例えば、実施の形態１、２において、第３次高調波を低減するべく、自己の周波数領域の極を第３次高調波に対応させたポリフェーズフィルタ１段の構成とした。この点、第３次、５次高調波を低減すべく、自己の周波数領域の極を第３次高調波に対応させたポリフェーズフィルタ１段と、５次高調波に対応させたポリフェーズフィルタ１段の、計２段構成としてもよい。さらに、７次高調波以降の周波数成分も低減すべく、それぞれの高調波毎に、自己の周波数領域の極を対応させたポリフェーズフィルタを縦列に接続した、３段以上の構成としてもよい。これによれば、さらに精度よくスプリアスを低減することができる。

また、実施の形態２にて、可変素子を含むポリフェーズフィルタを説明した。この実施の形態２では、抵抗及び容量ともに可変素子として制御できる、としたが、どちらか一方のみを可変素子として制御できるようにしてもよい。この点、周波数変換回路を構成する複数のポリフェーズフィルタのうち、一つ以上が可変素子を含む構成であってもよい。これによっても、得られる正弦波の周波数を可変にすることができる。

また、実施の形態３にて、ＳＳＢミキサ３６への異なる周波数の二つの入力信号の両方に対して、ポリフェーズフィルタ３２、３４を設ける構成を説明した。この点、片方にだけポリフェーズフィルタを設けてもよい。これによっても、ある程度のスプリアス低減効果は発揮される。

さらに、ＳＳＢミキサ３６の出力側にポリフェーズフィルタを設けてもよい。この場合、このポリフェーズフィルタにおける周波数領域の極を、ＳＳＢミキサ３６の出力信号に発生する低減すべきスプリアスの周波数領域に、対応させることにより、スプリアスを低減することができる。この場合、ＳＳＢミキサ３６の入力側にポリフェーズフィルタ３２を設けなくてもよい。

本発明の実施の形態１に係る正弦波生成回路の構成図である。 ポリフェーズフィルタの構成を示す図である。 ポリフェーズフィルタの正と負の周波数特性を連結して示す図である。 （ａ）正弦波Ｉ＋のフェーザ図である。（ｂ）正弦波Ｑ＋のフェーザ図である。（ｃ）正弦波Ｉ−のフェーザ図である。（ｄ）正弦波Ｑ−のフェーザ図である。 本発明の実施の形態２に係る正弦波生成回路の構成図である。 本発明の実施の形態３に係る周波数変換回路の構成図である。 本発明の実施の形態４に係る周波数シンセサイザの構成図である。 本発明の実施の形態５に係る通信システムの構成図である。

符号の説明

１０ 正弦波生成回路
１２ 方形波出力回路
１４ ポリフェーズフィルタ
２０ 正弦波生成回路
２２ ポリフェーズフィルタ
３０ 周波数変換回路
３２ 正弦波生成回路
３４ 正弦波生成回路
３６ ＳＳＢミキサ
４０ 周波数シンセサイザ
４２、４４、４６、４８ 周波数変換回路
５０ 通信システム
５２ アンテナ
５４ バンドパスフィルタ
５６ ＬＮＡ
５７ 周波数変換回路
５８ 局部発振器
６０ 位相器
６２ ローパスフィルタ
６４ 増幅器
６６ アナログデジタル変換器

Claims (6)

1. 方形波状の信号を出力する方形波出力回路と、
   前記方形波出力回路から出力された信号が入力され、この入力される信号に含まれる第Ｎ次高調波（Ｎは３以上の奇数）に自己の周波数領域の極を対応させたポリフェーズフィルタを、１段もしくは複数段備えることを特徴とする信号生成回路。
2. 前記１段もしくは複数段のポリフェーズフィルタのうち、少なくとも１段のポリフェーズフィルタは、入力される信号に含まれる第３次高調波に自己の周波数領域の極を対応させることを特徴とする請求項１に記載の信号生成回路。
3. 前記１段もしくは複数段のポリフェーズフィルタのうち、少なくとも１段のポリフェーズフィルタは可変素子を含み、前記極を制御可能にすることを特徴とする請求項１又は２に記載の信号生成回路。
4. ミキサと、
   前記ミキサの入力ポートのうち、少なくとも１つに接続された請求項１〜３のいずれか１項に記載の信号生成回路と、
   を備えることを特徴とする周波数変換回路。
5. 複数の周波数変換回路を含み、これら複数の周波数変換回路が並列もしくは縦列に接続された周波数シンセサイザであって、
   少なくとも最終段に位置する周波数変換回路が前記請求項４に記載の周波数変換回路であることを特徴とする周波数シンセサイザ。
6. ローカル信号を発振する発振部と、
   発振したローカル信号と外部から受信した信号をミキシングして、所定の周波数の信号を生成する周波数変換回路と、を備え、
   前記発振部は、請求項５に記載の周波数シンセサイザで構成されることを特徴とする通信システム。

Images