JPH10200376A - 受信装置および移相器 - Google Patents
受信装置および移相器Info
- Publication number
- JPH10200376A JPH10200376A JP9003949A JP394997A JPH10200376A JP H10200376 A JPH10200376 A JP H10200376A JP 9003949 A JP9003949 A JP 9003949A JP 394997 A JP394997 A JP 394997A JP H10200376 A JPH10200376 A JP H10200376A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase shifter
- input signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/20—Two-port phase shifters providing an adjustable phase shift
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/18—Two-port phase shifters providing a predetermined phase shift, e.g. "all-pass" filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/22—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/66—Phase shifters
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 入力信号に対して位相差が90゜以外の例えば
45゜、60゜などの出力信号が得られる汎用性の高い、か
つ高性能な信号分配移相器を実現する。 【解決手段】 この受信装置の信号分配移相器7は、複
数の素子からなる第1の帯域通過フィルタ回路21と、
この第1の帯域通過フィルタ回路21と各素子の接続構
造が等しくかつ素子の値(定数)が異なる第2の帯域通
過フィルタ回路22とをICチップ上に実装してなる。
ICチップ上に回路構造が同じ素子を形成すると、素子
間の相対誤差は少ないので、ICチップ全体としての周
波数特性も平行移動するだけなので周波数特性の誤差が
少ないものが実現できる。
45゜、60゜などの出力信号が得られる汎用性の高い、か
つ高性能な信号分配移相器を実現する。 【解決手段】 この受信装置の信号分配移相器7は、複
数の素子からなる第1の帯域通過フィルタ回路21と、
この第1の帯域通過フィルタ回路21と各素子の接続構
造が等しくかつ素子の値(定数)が異なる第2の帯域通
過フィルタ回路22とをICチップ上に実装してなる。
ICチップ上に回路構造が同じ素子を形成すると、素子
間の相対誤差は少ないので、ICチップ全体としての周
波数特性も平行移動するだけなので周波数特性の誤差が
少ないものが実現できる。
Description
【0001】
【発明の属する技術分野】本発明は、例えば無線通信信
号などの高周波信号を受信し復調する受信装置およびこ
れに用いられる移相器に関する。
号などの高周波信号を受信し復調する受信装置およびこ
れに用いられる移相器に関する。
【0002】
【従来の技術】例えば携帯電話機などの無線受信装置な
どの内部には、直交復調回路およびイメージ除去周波数
変換器などが利用されている。これらの直交復調器およ
びイメージ除去周波数変換器には、乗算回路と移相器が
主要な構成要素として用いられている。
どの内部には、直交復調回路およびイメージ除去周波数
変換器などが利用されている。これらの直交復調器およ
びイメージ除去周波数変換器には、乗算回路と移相器が
主要な構成要素として用いられている。
【0003】従来の移相器としては、Hiroyuki Kikuchi
らによる「GHz-Band Monolithic Modem IC's」(IEEE TR
ANSACTION ON MICROWAVE THEORY AND TECHNIQUES VOL.M
TT-35,NO.12 DECENVER 1987)のFig.5 に示されているも
のがある。ここには、外部より制御電圧を与えて位相を
調整する移相器が示されている。これは、集積回路上に
移相器を形成すると、必ず製造誤差が生じるため、この
製造誤差を回避する目的で発案されたものである。
らによる「GHz-Band Monolithic Modem IC's」(IEEE TR
ANSACTION ON MICROWAVE THEORY AND TECHNIQUES VOL.M
TT-35,NO.12 DECENVER 1987)のFig.5 に示されているも
のがある。ここには、外部より制御電圧を与えて位相を
調整する移相器が示されている。これは、集積回路上に
移相器を形成すると、必ず製造誤差が生じるため、この
製造誤差を回避する目的で発案されたものである。
【0004】また、Kazuya Yamamoto らによる「A 1.9-
GHz-Band GaAs Direct-Quadature Modulator IC with a
Phase Shifter 」(IEEE JOURNAL OF SOLID-STATE CIR
CUITS, VOL.28, NO.10 OCTOBER 1993 pp.994-1000)のFi
g.6 に示されているものもある。ここに示されている移
相器は、第1のフィルタ回路に抵抗素子と容量素子とを
組み合わせた高域通過特性を有する微分回路を用い、第
2のフィルタ回路に抵抗素子と容量素子とを組み合わせ
た低域通過特性を有する積分回路を用い、入力信号に対
して位相を90゜ずらした出力信号を得るものである。こ
の回路では、各素子の相対精度が高ければ、位相誤差の
少ない二つの出力を得ることができる。ところで、上記
移相器は、携帯電話機の内部では、RF段の一部として
利用されることから、1チップ化、つまりICチップ上
に実装する必要がある。またICチップ上では、個々の
素子の絶対精度は高くとれないものの、相対精度は高く
とれるので、周波数特性上の位相誤差は小さくなり、移
相器を高精度化する上では、ICチップ上に移相器を形
成する必要がある。
GHz-Band GaAs Direct-Quadature Modulator IC with a
Phase Shifter 」(IEEE JOURNAL OF SOLID-STATE CIR
CUITS, VOL.28, NO.10 OCTOBER 1993 pp.994-1000)のFi
g.6 に示されているものもある。ここに示されている移
相器は、第1のフィルタ回路に抵抗素子と容量素子とを
組み合わせた高域通過特性を有する微分回路を用い、第
2のフィルタ回路に抵抗素子と容量素子とを組み合わせ
た低域通過特性を有する積分回路を用い、入力信号に対
して位相を90゜ずらした出力信号を得るものである。こ
の回路では、各素子の相対精度が高ければ、位相誤差の
少ない二つの出力を得ることができる。ところで、上記
移相器は、携帯電話機の内部では、RF段の一部として
利用されることから、1チップ化、つまりICチップ上
に実装する必要がある。またICチップ上では、個々の
素子の絶対精度は高くとれないものの、相対精度は高く
とれるので、周波数特性上の位相誤差は小さくなり、移
相器を高精度化する上では、ICチップ上に移相器を形
成する必要がある。
【0005】しかし、ICチップ上では、素子の絶対精
度を高くとることができないため、Kazuya Yamamoto ら
による移相器のように各フィルタ回路の素子構成を変え
たのでは、それぞれのフィルタ回路から得られる二つの
信号の振幅をそろえることは難しい。
度を高くとることができないため、Kazuya Yamamoto ら
による移相器のように各フィルタ回路の素子構成を変え
たのでは、それぞれのフィルタ回路から得られる二つの
信号の振幅をそろえることは難しい。
【0006】一方、Jan Crols らによる「A Signale Ch
ip 900 MHz CMOS Recever Front-end with a High Perf
omance Low-IF Topology」(IEEE JOURNAL OF SOLID-STA
TE CIRCUITS, VOL.28, NO.10 OCTOBER 1993 pp.994-100
0)のFig.6 に示されているものもある。ここに示されて
いる移相器は、抵抗素子と容量素子とを多数用い、位相
と振幅との互いの誤差を少なくしたものである。
ip 900 MHz CMOS Recever Front-end with a High Perf
omance Low-IF Topology」(IEEE JOURNAL OF SOLID-STA
TE CIRCUITS, VOL.28, NO.10 OCTOBER 1993 pp.994-100
0)のFig.6 に示されているものもある。ここに示されて
いる移相器は、抵抗素子と容量素子とを多数用い、位相
と振幅との互いの誤差を少なくしたものである。
【0007】しかしながら、この場合、入力信号に対し
て90゜位相をずらした出力信号を得るときのみ有効であ
り、例えば45゜などに位相をずらした出力信号を得るこ
とはできない。
て90゜位相をずらした出力信号を得るときのみ有効であ
り、例えば45゜などに位相をずらした出力信号を得るこ
とはできない。
【0008】この45゜の位相差を生成する移相器として
は、USP-4612518 に開示されているものがある。ここに
開示されている移相器は、 8分の 1波長の伝送線路であ
り、ハーモニックミキサを用いてベクトル変調回路を構
成する上で利用されている。この場合、伝送線路は、群
遅延が周波数に依存しないので、周波数に比例して移相
量を変化させることができるが、移相量を変化させるた
めには伝送線路の長さを変える必要があるため、携帯電
話機や無線機などに利用されるRF信号の周波数帯、例
えばマイクロ波(ミリ波)やGHz帯などの高周波数で
は、伝送線路の長さがある程度長く必要になり、ICチ
ップの面上には、物理的に作ることができないという欠
点がある。
は、USP-4612518 に開示されているものがある。ここに
開示されている移相器は、 8分の 1波長の伝送線路であ
り、ハーモニックミキサを用いてベクトル変調回路を構
成する上で利用されている。この場合、伝送線路は、群
遅延が周波数に依存しないので、周波数に比例して移相
量を変化させることができるが、移相量を変化させるた
めには伝送線路の長さを変える必要があるため、携帯電
話機や無線機などに利用されるRF信号の周波数帯、例
えばマイクロ波(ミリ波)やGHz帯などの高周波数で
は、伝送線路の長さがある程度長く必要になり、ICチ
ップの面上には、物理的に作ることができないという欠
点がある。
【0009】
【発明が解決しようとする課題】上述したように、IC
チップ、つまり集積回路上に抵抗素子または容量素子を
組み合わせて複数のフィルタを形成し移相器として利用
する上で、個々の素子の相対誤差として例えば 3%以下
などとして実現することは困難ではないが、複数のフィ
ルタを組み合わせた絶対精度を例えば10%以下などに高
精度化することは至って困難であるという問題があっ
た。
チップ、つまり集積回路上に抵抗素子または容量素子を
組み合わせて複数のフィルタを形成し移相器として利用
する上で、個々の素子の相対誤差として例えば 3%以下
などとして実現することは困難ではないが、複数のフィ
ルタを組み合わせた絶対精度を例えば10%以下などに高
精度化することは至って困難であるという問題があっ
た。
【0010】また、移相器は、入力信号に対して位相差
をもった信号を複数出力するものなので、異なる周波数
特性を有する複数のフィルタ回路を集積回路上に構成す
る必要がある。例えばYamamotoらが提案した移相器のよ
うに、第1のフィルタ回路として高域通過特性を有する
微分回路を用い、第2のフィルタ回路として低域通過特
性を有する積分回路を用いるようにすれば、絶対精度10
%以下の実現も可能であるが、この場合、微分回路と積
分回路では各フィルタ回路毎に各素子の接続構造を変え
る必要があることから、例えば位相差の設定を変えるな
ど、汎用性を持たせることが至って困難であるという問
題があった。
をもった信号を複数出力するものなので、異なる周波数
特性を有する複数のフィルタ回路を集積回路上に構成す
る必要がある。例えばYamamotoらが提案した移相器のよ
うに、第1のフィルタ回路として高域通過特性を有する
微分回路を用い、第2のフィルタ回路として低域通過特
性を有する積分回路を用いるようにすれば、絶対精度10
%以下の実現も可能であるが、この場合、微分回路と積
分回路では各フィルタ回路毎に各素子の接続構造を変え
る必要があることから、例えば位相差の設定を変えるな
ど、汎用性を持たせることが至って困難であるという問
題があった。
【0011】本発明はこのような課題を解決するために
なされたもので、汎用性があり、かつ高性能な移相器を
集積回路上に実現することを目的としている。
なされたもので、汎用性があり、かつ高性能な移相器を
集積回路上に実現することを目的としている。
【0012】
【課題を解決するための手段】上記した目的を達成する
ために、請求項1記載の発明の移相器は、複数の素子を
組み合わせて接続した回路構造をなし、入力信号に対し
て異なる位相でかつ前記入力信号の中の所定周波数帯域
を通過させた第1の信号を出力する第1のフィルタ回路
と、前記第1のフィルタ回路の回路構造と各素子の接続
構造が等しくかついずれかの素子の値が異なり、前記入
力信号とは異なる位相でかつ前記入力信号の中の所定周
波数帯域を通過させた第2の出力信号を出力する第2の
フィルタ回路とを具備したことを特徴としている。
ために、請求項1記載の発明の移相器は、複数の素子を
組み合わせて接続した回路構造をなし、入力信号に対し
て異なる位相でかつ前記入力信号の中の所定周波数帯域
を通過させた第1の信号を出力する第1のフィルタ回路
と、前記第1のフィルタ回路の回路構造と各素子の接続
構造が等しくかついずれかの素子の値が異なり、前記入
力信号とは異なる位相でかつ前記入力信号の中の所定周
波数帯域を通過させた第2の出力信号を出力する第2の
フィルタ回路とを具備したことを特徴としている。
【0013】また請求項2記載の発明の移相器は、複数
の素子を組み合わせて接続した回路構造をなし、入力信
号に対して異なる位相でかつ前記入力信号の全周波数帯
域を通過させた第1の信号を出力する第1のフィルタ回
路と、前記第1のフィルタ回路の回路構造と各素子の接
続構造が等しくかついずれかの素子の値が異なり、前記
入力信号とは異なる位相でかつ前記入力信号の全周波数
帯域を通過させた第2の出力信号を出力する第2のフィ
ルタ回路とを具備したことを特徴としている。さらに請
求項3記載の発明の移相器は、複数の素子を組み合わせ
て接続した回路構造をなし、入力信号に対して異なる位
相でかつ前記入力信号の中の所定周波数帯域の通過を阻
止した第1の信号を出力する第1のフィルタ回路と、前
記第1のフィルタ回路の回路構造と各素子の接続構造が
等しくかついずれかの素子の値が異なり、前記入力信号
とは異なる位相でかつ前記入力信号の中の所定周波数帯
域の通過を阻止した第2の出力信号を出力する第2のフ
ィルタ回路とを具備したことを特徴としている。
の素子を組み合わせて接続した回路構造をなし、入力信
号に対して異なる位相でかつ前記入力信号の全周波数帯
域を通過させた第1の信号を出力する第1のフィルタ回
路と、前記第1のフィルタ回路の回路構造と各素子の接
続構造が等しくかついずれかの素子の値が異なり、前記
入力信号とは異なる位相でかつ前記入力信号の全周波数
帯域を通過させた第2の出力信号を出力する第2のフィ
ルタ回路とを具備したことを特徴としている。さらに請
求項3記載の発明の移相器は、複数の素子を組み合わせ
て接続した回路構造をなし、入力信号に対して異なる位
相でかつ前記入力信号の中の所定周波数帯域の通過を阻
止した第1の信号を出力する第1のフィルタ回路と、前
記第1のフィルタ回路の回路構造と各素子の接続構造が
等しくかついずれかの素子の値が異なり、前記入力信号
とは異なる位相でかつ前記入力信号の中の所定周波数帯
域の通過を阻止した第2の出力信号を出力する第2のフ
ィルタ回路とを具備したことを特徴としている。
【0014】また請求項4記載の発明の移相器は、請求
項1乃至3いずれか記載の移相器において、前記第1の
出力信号または前記第2の出力信号のいずれか一方を選
択して出力する信号選択手段をさらに具備したことを特
徴としている。
項1乃至3いずれか記載の移相器において、前記第1の
出力信号または前記第2の出力信号のいずれか一方を選
択して出力する信号選択手段をさらに具備したことを特
徴としている。
【0015】さらに請求項5記載の発明の移相器は、請
求項1乃至3いずれか記載の移相器において、前記第1
および第2のフィルタ回路が、抵抗素子と容量素子とか
ら構成されるブリッジ回路と、このブリッジ回路の出力
を緩衝増幅する緩衝増幅回路とからなることを特徴とし
ている。
求項1乃至3いずれか記載の移相器において、前記第1
および第2のフィルタ回路が、抵抗素子と容量素子とか
ら構成されるブリッジ回路と、このブリッジ回路の出力
を緩衝増幅する緩衝増幅回路とからなることを特徴とし
ている。
【0016】また請求項6記載の発明の移相器は、請求
項5記載の移相器において、前記ブリッジ回路を複数従
属接続してなることを特徴としている。
項5記載の移相器において、前記ブリッジ回路を複数従
属接続してなることを特徴としている。
【0017】請求項7記載の発明の受信装置は、請求項
1乃至6いずれか記載の移相器を高周波信号処理段に集
積回路として組み込んだことを特徴としている。
1乃至6いずれか記載の移相器を高周波信号処理段に集
積回路として組み込んだことを特徴としている。
【0018】すなわち、本発明の移相器は、フィルタ回
路を構成する複数の素子の接続構造が等しく、いずれか
の素子の素子値が異なる第1のフィルタ回路と第2のフ
ィルタ回路とを集積回路上に形成して構成したものであ
る。
路を構成する複数の素子の接続構造が等しく、いずれか
の素子の素子値が異なる第1のフィルタ回路と第2のフ
ィルタ回路とを集積回路上に形成して構成したものであ
る。
【0019】一般に、集積回路上では、例えば設計値 1
kΩの抵抗が誤差のために実際には1.1kΩになった場
合、設計値 2kΩの抵抗はほぼ 2.2kΩになっている。
kΩの抵抗が誤差のために実際には1.1kΩになった場
合、設計値 2kΩの抵抗はほぼ 2.2kΩになっている。
【0020】このため、入力信号の周波数が10ΜHzの
ときに入力信号と出力信号との移相差が45゜に設計され
た第1のフィルタ回路は、実際には出力周波数が11MH
zで入出力信号の移相差が45°になる。また、入力信号
の周波数が20ΜHzのときに入力信号と出力信号との移
相差が45°に設計された第2のフィルタ回路は、実際に
は出力周波数が22ΜHzで入出力信号の移相差が45゜に
なる。
ときに入力信号と出力信号との移相差が45゜に設計され
た第1のフィルタ回路は、実際には出力周波数が11MH
zで入出力信号の移相差が45°になる。また、入力信号
の周波数が20ΜHzのときに入力信号と出力信号との移
相差が45°に設計された第2のフィルタ回路は、実際に
は出力周波数が22ΜHzで入出力信号の移相差が45゜に
なる。
【0021】本発明のように、素子の接続構造を等し
く、かつ素子の素子値のみを変えた第1および第2のフ
ィルタ回路を集積回路上に形成したことにより、周波数
特性および位相シフト特性の誤差が同じ割合で変化する
移相器を構成することができる。 このため、2つのフ
ィルタ回路の特性は、集積回路上の素子値がずれたこと
によって、対数表示の周波数軸上を同じ向きに同じ距離
だけ移動または変形する。また、入力信号周波数付近で
は、互いのフィルタ回路が通過域となるように周波数特
性を選ぶことで振幅がほぼ等しい2つの信号を得ること
ができる。
く、かつ素子の素子値のみを変えた第1および第2のフ
ィルタ回路を集積回路上に形成したことにより、周波数
特性および位相シフト特性の誤差が同じ割合で変化する
移相器を構成することができる。 このため、2つのフ
ィルタ回路の特性は、集積回路上の素子値がずれたこと
によって、対数表示の周波数軸上を同じ向きに同じ距離
だけ移動または変形する。また、入力信号周波数付近で
は、互いのフィルタ回路が通過域となるように周波数特
性を選ぶことで振幅がほぼ等しい2つの信号を得ること
ができる。
【0022】一方、RCブリッジ回路は、90゜位相回路
として知られてきたが、全域通過フィルタとみなすこと
もできる。素子値の異なるRCブリッジ回路を組み合わ
せる事で集積回路上で素子感度が小さい移相器を構成で
きる。
として知られてきたが、全域通過フィルタとみなすこと
もできる。素子値の異なるRCブリッジ回路を組み合わ
せる事で集積回路上で素子感度が小さい移相器を構成で
きる。
【0023】さらに上記RCブリッジ回路を複数従属接
続すると素子値の変動による位相差の変動をより小さく
することができる。
続すると素子値の変動による位相差の変動をより小さく
することができる。
【0024】この結果、汎用性がありかつ絶対精度の高
い高性能な移相器を集積回路上に実現することができ
る。
い高性能な移相器を集積回路上に実現することができ
る。
【0025】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。
を参照して詳細に説明する。
【0026】図1は本発明に係る第1の実施形態の移相
器を用いた無線受信機(受信装置)の構成を示す図、図
2は図1の無線受信機の信号分配移相器を示す図、図3
は図2の移相器の内部構成を示す回路図である。
器を用いた無線受信機(受信装置)の構成を示す図、図
2は図1の無線受信機の信号分配移相器を示す図、図3
は図2の移相器の内部構成を示す回路図である。
【0027】図1において、この無線受信機は、無線周
波数信号(RF信号)などの高周波信号を受信するアン
テナ1と、受信された高周波信号を低雑音で増幅する低
雑音増幅器2(以下Low Noise Amplifier :LNA2と
称する)と、このLNA2の増幅出力を帯域瀘波するバ
ンドパスフィルタ3(以下BPF3と称す)と、帯域瀘
波された信号出力を分配する信号分配器4と、RF信号
に対応する周波数の局部発振信号を生成する局部発振器
5と、RF信号とほぼ同じ周波数にされた局部発振信号
を入力信号とし、この入力信号に対して位相の異なる第
1の出力信号S1と第2の出力信号S2とを生成する信
号分配移相器7と、この信号分配移相器7から出力され
た第1の出力信号S1と信号分配器4により分配された
RF信号とを乗算する乗算器8と、この乗算器8の出力
の低域成分を通過させて乗算器8の出力を瀘波するロー
パスフィルタ9(以下LPF9と称す)と、このLPF
9のアナログ出力をディジタル信号に変換するA/D変
換器10と、信号分配移相器7から出力された第2の出
力信号S2と信号分配器4により分配されたRF信号と
を乗算する乗算器11と、この乗算器11の出力の低域
成分を通過させて乗算器11の出力を瀘波するLPF1
2と、このLPF12のアナログ出力をディジタル信号
に変換するA/D変換器13と、A/D変換器10、1
3よりそれぞれ出力されるディジタル信号を処理するデ
ィジタル信号処理部14と、処理されたディジタル信号
を後段に出力する端子15とを備えている。
波数信号(RF信号)などの高周波信号を受信するアン
テナ1と、受信された高周波信号を低雑音で増幅する低
雑音増幅器2(以下Low Noise Amplifier :LNA2と
称する)と、このLNA2の増幅出力を帯域瀘波するバ
ンドパスフィルタ3(以下BPF3と称す)と、帯域瀘
波された信号出力を分配する信号分配器4と、RF信号
に対応する周波数の局部発振信号を生成する局部発振器
5と、RF信号とほぼ同じ周波数にされた局部発振信号
を入力信号とし、この入力信号に対して位相の異なる第
1の出力信号S1と第2の出力信号S2とを生成する信
号分配移相器7と、この信号分配移相器7から出力され
た第1の出力信号S1と信号分配器4により分配された
RF信号とを乗算する乗算器8と、この乗算器8の出力
の低域成分を通過させて乗算器8の出力を瀘波するロー
パスフィルタ9(以下LPF9と称す)と、このLPF
9のアナログ出力をディジタル信号に変換するA/D変
換器10と、信号分配移相器7から出力された第2の出
力信号S2と信号分配器4により分配されたRF信号と
を乗算する乗算器11と、この乗算器11の出力の低域
成分を通過させて乗算器11の出力を瀘波するLPF1
2と、このLPF12のアナログ出力をディジタル信号
に変換するA/D変換器13と、A/D変換器10、1
3よりそれぞれ出力されるディジタル信号を処理するデ
ィジタル信号処理部14と、処理されたディジタル信号
を後段に出力する端子15とを備えている。
【0028】図2に示すように、信号分配移相器7は、
複数の素子(抵抗素子R1、R2、容量素子(コンデン
サ)C、演算増幅器(AMP)A1など)を図のように
組み合わせ接続して構成され、入力信号の位相をシフト
する第1の帯域通過フィルタ回路21と、この第1の帯
域通過フィルタ回路21と同様の素子接続構造をとり、
入力信号の位相をシフトする第2の帯域通過フィルタ回
路22とからなる。これらの帯域通過フィルタ回路2
1、22は、高周波信号処理段(RF段)の一部として
ICチップ上に形成されている。
複数の素子(抵抗素子R1、R2、容量素子(コンデン
サ)C、演算増幅器(AMP)A1など)を図のように
組み合わせ接続して構成され、入力信号の位相をシフト
する第1の帯域通過フィルタ回路21と、この第1の帯
域通過フィルタ回路21と同様の素子接続構造をとり、
入力信号の位相をシフトする第2の帯域通過フィルタ回
路22とからなる。これらの帯域通過フィルタ回路2
1、22は、高周波信号処理段(RF段)の一部として
ICチップ上に形成されている。
【0029】ここで、各帯域通過フィルタ回路21、2
2における素子間の接続構造自体は等しく、一部の素子
の値、この場合、コンデンサCの定数が異なるものであ
る。各帯域通過フィルタ回路21、22は、入力信号の
周波数に対して所定の帯域通過特性と位相シフト特性と
を有している。なおコンデンサCではなく抵抗素子R
1、R2の値を変えても良い。
2における素子間の接続構造自体は等しく、一部の素子
の値、この場合、コンデンサCの定数が異なるものであ
る。各帯域通過フィルタ回路21、22は、入力信号の
周波数に対して所定の帯域通過特性と位相シフト特性と
を有している。なおコンデンサCではなく抵抗素子R
1、R2の値を変えても良い。
【0030】次に、この受信装置の動作を説明する。
【0031】この受信装置の場合、アンテナ1によりR
F信号が受信されると、受信されたRF信号は、LNA
2により低雑音で増幅された後、BPF3を通じて信号
分配器4に入力され、RF信号は、直交復調を行うため
に二つに分配される。
F信号が受信されると、受信されたRF信号は、LNA
2により低雑音で増幅された後、BPF3を通じて信号
分配器4に入力され、RF信号は、直交復調を行うため
に二つに分配される。
【0032】一方、局部発振器5からは、局部発振信号
(Lo信号)が発生されて可変減衰器により減衰されて上
記RF信号とほぼ同じ周波数の信号が信号分配移相器7
に入力信号として入力される。この信号分配移相器7で
は、以下のように入力信号に対して位相シフトした第1
および第2の出力信号S1、S2が生成される。
(Lo信号)が発生されて可変減衰器により減衰されて上
記RF信号とほぼ同じ周波数の信号が信号分配移相器7
に入力信号として入力される。この信号分配移相器7で
は、以下のように入力信号に対して位相シフトした第1
および第2の出力信号S1、S2が生成される。
【0033】信号分配移相器7では、入力信号を分岐さ
せて第1の帯域通過フィルタ回路21および第2の帯域
通過フィルタ回路22にそれぞれ入力される。第1およ
び第2の帯域通過フィルタ回路21、22では、入力信
号に対して回路素子の定数に応じて位相をシフトさせ、
第1の出力信号S1および第2の出力信号S2を出力す
る。
せて第1の帯域通過フィルタ回路21および第2の帯域
通過フィルタ回路22にそれぞれ入力される。第1およ
び第2の帯域通過フィルタ回路21、22では、入力信
号に対して回路素子の定数に応じて位相をシフトさせ、
第1の出力信号S1および第2の出力信号S2を出力す
る。
【0034】ここで、例えば10ΜHzの入力信号を例え
ば45゜の位相差を持った2つの信号に分割して出力する
場合は、第1の帯域通過フィルタ回路21を、R1= 5
kΩ、R2=10kΩ、C=1.74pFとし、第2の帯域通
過フィルタ回路22を、R1= 5kΩ、R2=10kΩ、
C=3.10pFとする。
ば45゜の位相差を持った2つの信号に分割して出力する
場合は、第1の帯域通過フィルタ回路21を、R1= 5
kΩ、R2=10kΩ、C=1.74pFとし、第2の帯域通
過フィルタ回路22を、R1= 5kΩ、R2=10kΩ、
C=3.10pFとする。
【0035】このときの第1および第2の帯域通過フィ
ルタ回路21、22の周波数−振幅特性を図3に示す。
この図3の周波数−振幅特性をみると、中心周波数(10
ΜHz)の位置でグラフが交差しており、この周波数に
おいて出力振幅が等しいことを示している。
ルタ回路21、22の周波数−振幅特性を図3に示す。
この図3の周波数−振幅特性をみると、中心周波数(10
ΜHz)の位置でグラフが交差しており、この周波数に
おいて出力振幅が等しいことを示している。
【0036】図4は位相特性である。この図4の位相特
性をみると、10ΜHz近辺において、第1および第2の
フィルタ回路21、22の位相特性の傾きが概略等しい
ことが判る。このときの位相差の周波数特性の傾きは 0
になる。
性をみると、10ΜHz近辺において、第1および第2の
フィルタ回路21、22の位相特性の傾きが概略等しい
ことが判る。このときの位相差の周波数特性の傾きは 0
になる。
【0037】図5は、位相差の周波数特性を示す図であ
る。
る。
【0038】この周波数特性図の中で、nominal と表示
したものが、設計中心値における周波数特性であり、第
1の帯域通過フィルタ回路21と第2の帯域通過フィル
タ回路22の抵抗値をそれぞれ10%ずつ大きくした場合
の特性と10%ずつ小さくした場合の特性とを示してい
る。この図5から、抵抗値が10%程度増減しても位相差
は、44〜45゜の範囲に維持されることが判る。
したものが、設計中心値における周波数特性であり、第
1の帯域通過フィルタ回路21と第2の帯域通過フィル
タ回路22の抵抗値をそれぞれ10%ずつ大きくした場合
の特性と10%ずつ小さくした場合の特性とを示してい
る。この図5から、抵抗値が10%程度増減しても位相差
は、44〜45゜の範囲に維持されることが判る。
【0039】このようして信号分配移相器7で生成され
た第1および第2の出力信号S1、S2は、信号分配器
4により分配されたRF信号と乗算器8、11でそれぞ
れ乗算された後、LPF9、12により瀘波されて低域
成分のみが通過しそれぞれの信号(アナログ出力)がA
/D変換器10、13によりディジタル信号に変換さ
れ、それぞれから出力されたディジタル信号がディジタ
ル信号処理部14で処理される。そして、処理後のディ
ジタル信号は端子15から後段に出力される。
た第1および第2の出力信号S1、S2は、信号分配器
4により分配されたRF信号と乗算器8、11でそれぞ
れ乗算された後、LPF9、12により瀘波されて低域
成分のみが通過しそれぞれの信号(アナログ出力)がA
/D変換器10、13によりディジタル信号に変換さ
れ、それぞれから出力されたディジタル信号がディジタ
ル信号処理部14で処理される。そして、処理後のディ
ジタル信号は端子15から後段に出力される。
【0040】ここで、図6を参照して上記信号分配移相
器7の変形例について説明する。
器7の変形例について説明する。
【0041】この場合、信号分配移相器7は、第1の帯
域通過フィルタ回路21を二つ直列に接続し、第2の帯
域通過フィルタ回路22を二つ直列に接続して構成す
る。
域通過フィルタ回路21を二つ直列に接続し、第2の帯
域通過フィルタ回路22を二つ直列に接続して構成す
る。
【0042】この信号分配移相器7の各回路素子の値
を、図2の場合と同じにすると、信号分配移相器7から
出力される第1および第2の出力信号は、入力信号に対
して位相を90゜シフトさせたものになる。
を、図2の場合と同じにすると、信号分配移相器7から
出力される第1および第2の出力信号は、入力信号に対
して位相を90゜シフトさせたものになる。
【0043】また、二つの第1の帯域通過フィルタ回路
21の各素子の定数を、R1= 5kΩ、R2=10kΩ、
C=1.94pFとし、二つの第2の帯域通過フィルタ回路
22の各素子の定数を、R1= 5kΩ、R2=10kΩ、
C=2.57pFとすると、信号分配移相器7全体としての
第1および第2の出力信号は、入力信号に対して位相を
45゜シフトさせたものになる。
21の各素子の定数を、R1= 5kΩ、R2=10kΩ、
C=1.94pFとし、二つの第2の帯域通過フィルタ回路
22の各素子の定数を、R1= 5kΩ、R2=10kΩ、
C=2.57pFとすると、信号分配移相器7全体としての
第1および第2の出力信号は、入力信号に対して位相を
45゜シフトさせたものになる。
【0044】この位相差45゜の場合の位相差の周波数特
性を図7に示す。この図7の周波数特性は、図5の周波
数特性と同様に45゜付近で平坦な特性となっている。
性を図7に示す。この図7の周波数特性は、図5の周波
数特性と同様に45゜付近で平坦な特性となっている。
【0045】図8は、この信号分配移相器7の出力振幅
の周波数特性である。この図8の周波数特性と図3の周
波数特性(図2の構成例)とを比較すると、図3の周波
数特性の方が、両フィルタ回路21、22の通過帯域中
心周波数が近くなっていることが判る。このため10ΜH
z近辺での振幅変動が少なく、信号分配移相器7をさら
に高精度化できる。
の周波数特性である。この図8の周波数特性と図3の周
波数特性(図2の構成例)とを比較すると、図3の周波
数特性の方が、両フィルタ回路21、22の通過帯域中
心周波数が近くなっていることが判る。このため10ΜH
z近辺での振幅変動が少なく、信号分配移相器7をさら
に高精度化できる。
【0046】このようにこの第1の実施形態の受信装置
によれば、ICチップ上に、素子構成(各素子の接続構
造)が等しくかつ素子値の異なる第1および第2の帯域
通過フィルタ回路21、22とからなる信号分配移相器
7を形成したことにより回路素子の形成誤差の影響が少
なくなり、例えば抵抗値が10%程度増減しても位相差
は、44〜45゜の範囲に維持されるので、信号分配移相器
7から出力する2つの出力信号の周波数特性を向上する
ことができる。そしてこのように周波数特性のよい信号
分配移相器7をICチップ上に実装することにより、無
線通信機器の小型化および軽量化に寄与することができ
る。
によれば、ICチップ上に、素子構成(各素子の接続構
造)が等しくかつ素子値の異なる第1および第2の帯域
通過フィルタ回路21、22とからなる信号分配移相器
7を形成したことにより回路素子の形成誤差の影響が少
なくなり、例えば抵抗値が10%程度増減しても位相差
は、44〜45゜の範囲に維持されるので、信号分配移相器
7から出力する2つの出力信号の周波数特性を向上する
ことができる。そしてこのように周波数特性のよい信号
分配移相器7をICチップ上に実装することにより、無
線通信機器の小型化および軽量化に寄与することができ
る。
【0047】また、高調波ミキサを用いる無線機のよう
に入力信号に対して位相差が90゜以外の例えば45゜、60
゜などといった信号を生成する必要がある受信装置にも
適用でき、さまざまな位相差を得るケースに対応可能で
あり、ICチップ上に実装した移相器として汎用性を高
めることができる。
に入力信号に対して位相差が90゜以外の例えば45゜、60
゜などといった信号を生成する必要がある受信装置にも
適用でき、さまざまな位相差を得るケースに対応可能で
あり、ICチップ上に実装した移相器として汎用性を高
めることができる。
【0048】さらに、図6のように第1および第2の帯
域通過フィルタ回路21、22を多段接続したことによ
り、10ΜHz近辺での振幅変動が少なくなり、信号分配
移相器7をさらに高精度化することができる。
域通過フィルタ回路21、22を多段接続したことによ
り、10ΜHz近辺での振幅変動が少なくなり、信号分配
移相器7をさらに高精度化することができる。
【0049】次に、図9〜図11を参照して本発明の第
2の実施形態に係る信号分配移相器について説明する。
図9は本発明の第2の実施形態に係る信号分配移相器の
構成を示す図、図10および図11はこの第2の実施形
態の信号分配移相器の周波数特性図である。
2の実施形態に係る信号分配移相器について説明する。
図9は本発明の第2の実施形態に係る信号分配移相器の
構成を示す図、図10および図11はこの第2の実施形
態の信号分配移相器の周波数特性図である。
【0050】この信号分配移相器は、図9に示すよう
に、第1の全域通過フィルタ回路41と第2の全域通過
フィルタ回路42とからなる。第1の全域通過フィルタ
回路41は、入力信号の周波数に応じて信号経路が変わ
るRCブリッジ回路43と、このRCブリッジ回路43
から出力される信号を緩衝増幅する緩衝増幅回路(BUFF
ER AMP)A2とから構成されている。また第2の全域通
過フィルタ回路42は、RCブリッジ回路43と素子構
成が等しくかつ素子値が異なるRCブリッジ回路44と
このRCブリッジ回路44から出力される信号を緩衝増
幅する緩衝増幅回路(BUFFER AMP)A2とから構成され
ている。
に、第1の全域通過フィルタ回路41と第2の全域通過
フィルタ回路42とからなる。第1の全域通過フィルタ
回路41は、入力信号の周波数に応じて信号経路が変わ
るRCブリッジ回路43と、このRCブリッジ回路43
から出力される信号を緩衝増幅する緩衝増幅回路(BUFF
ER AMP)A2とから構成されている。また第2の全域通
過フィルタ回路42は、RCブリッジ回路43と素子構
成が等しくかつ素子値が異なるRCブリッジ回路44と
このRCブリッジ回路44から出力される信号を緩衝増
幅する緩衝増幅回路(BUFFER AMP)A2とから構成され
ている。
【0051】この信号分配移相器の場合、第1および第
2の全域通過フィルタ回路41、42は、入力信号の周
波数全域を通過させる全域通過特性を有するものなの
で、出力振幅は周波数に依存しない。したがって、2つ
の全域通過フィルタ回路41、42の出力振幅はほぼ等
しくなる。但し、各RCブリッジ回路43、44から大
きな信号電流を取り出す場合は、振幅や移相の誤差が大
きくなるので、これを考慮して緩衝増幅回路(BUFFER A
MP)A2を用いている。
2の全域通過フィルタ回路41、42は、入力信号の周
波数全域を通過させる全域通過特性を有するものなの
で、出力振幅は周波数に依存しない。したがって、2つ
の全域通過フィルタ回路41、42の出力振幅はほぼ等
しくなる。但し、各RCブリッジ回路43、44から大
きな信号電流を取り出す場合は、振幅や移相の誤差が大
きくなるので、これを考慮して緩衝増幅回路(BUFFER A
MP)A2を用いている。
【0052】上述した第1の実施形態の信号分配移相器
(図2に示した帯域通過フィルタ回路21、22)で
は、演算増幅回路A1などが必要であり、このような場
合は、高周波での利用は困難であるが、この第2の実施
形態では、緩衝増幅回路(BUFFER AMP)A2を用いてお
り、この緩衝増幅回路(BUFFER AMP)は、高周波でも利
用できるので、この第2の実施形態の信号分配移相器
は、高周波での利用に適するものと言える。
(図2に示した帯域通過フィルタ回路21、22)で
は、演算増幅回路A1などが必要であり、このような場
合は、高周波での利用は困難であるが、この第2の実施
形態では、緩衝増幅回路(BUFFER AMP)A2を用いてお
り、この緩衝増幅回路(BUFFER AMP)は、高周波でも利
用できるので、この第2の実施形態の信号分配移相器
は、高周波での利用に適するものと言える。
【0053】図10は 1GHz付近で45゜の位相差にな
るように設計した信号分配移相器において、設計上で容
量値を10%増やした場合と設計上で容量値を10%減らし
た場合の位相差の周波数特性である。この図10の周波
数特性から、この信号分配移相器の 1GHzにおける位
相差は、45°± 1゜以内であることが判る。
るように設計した信号分配移相器において、設計上で容
量値を10%増やした場合と設計上で容量値を10%減らし
た場合の位相差の周波数特性である。この図10の周波
数特性から、この信号分配移相器の 1GHzにおける位
相差は、45°± 1゜以内であることが判る。
【0054】またこの信号分配移相器において入力信号
に対する出力信号の位相差を60゜とした場合と90゜とし
た場合の周波数特性を図11に示す。この図11の周波
数特性図からは、それぞれの位相差について良好な結果
が得られることが判る。なおこの場合の第1および第2
の全域通過フィルタ回路41、42の各素子値、つまり
定数を表1に示す。
に対する出力信号の位相差を60゜とした場合と90゜とし
た場合の周波数特性を図11に示す。この図11の周波
数特性図からは、それぞれの位相差について良好な結果
が得られることが判る。なおこの場合の第1および第2
の全域通過フィルタ回路41、42の各素子値、つまり
定数を表1に示す。
【0055】
【表1】 なお各素子の定数は設計値である。
【0056】このようにこの第2の実施形態の信号分配
移相器によれば、RCブリッジ回路43と緩衝増幅回路
(BUFFER AMP)A2とからなる第1の全域通過フィルタ
回路41と、RCブリッジ回路43と素子構成が等しく
かつ素子値が異なるRCブリッジ回路44と緩衝増幅回
路(BUFFER AMP)A2とからなる第2の全域通過フィル
タ回路42とをICチップ上に形成したことにより、 1
GHzにおける位相差が45°± 1゜以内である高性能な
信号分配移相器を実現することができる。また演算増幅
回路A1ではなく緩衝増幅回路(BUFFER AMP)A2を用
いているので、高周波での利用に適した信号分配移相器
を実現することができる。
移相器によれば、RCブリッジ回路43と緩衝増幅回路
(BUFFER AMP)A2とからなる第1の全域通過フィルタ
回路41と、RCブリッジ回路43と素子構成が等しく
かつ素子値が異なるRCブリッジ回路44と緩衝増幅回
路(BUFFER AMP)A2とからなる第2の全域通過フィル
タ回路42とをICチップ上に形成したことにより、 1
GHzにおける位相差が45°± 1゜以内である高性能な
信号分配移相器を実現することができる。また演算増幅
回路A1ではなく緩衝増幅回路(BUFFER AMP)A2を用
いているので、高周波での利用に適した信号分配移相器
を実現することができる。
【0057】次に、図12〜図14を参照して本発明の
第3の実施形態に係る信号分配移相器について説明す
る。図12は本発明の第3の実施形態に係る信号分配移
相器の構成を示す図、図13および図14はこの第3の
実施形態の信号分配移相器の周波数特性図である。
第3の実施形態に係る信号分配移相器について説明す
る。図12は本発明の第3の実施形態に係る信号分配移
相器の構成を示す図、図13および図14はこの第3の
実施形態の信号分配移相器の周波数特性図である。
【0058】図12に示すように、この第3の実施形態
の信号分配移相器は、第1の全域通過フィルタ回路51
と第2の全域通過フィルタ回路52とからなる。これら
第1および第2の全域通過フィルタ回路51、52は、
それぞれ上記第2の実施形態で例示したRCブリッジ回
路43、44を2つ従属接続(直列接続)し、後側のR
Cブリッジ回路43、44に緩衝増幅回路(BUFFER AM
P)A2を接続して構成したものである。
の信号分配移相器は、第1の全域通過フィルタ回路51
と第2の全域通過フィルタ回路52とからなる。これら
第1および第2の全域通過フィルタ回路51、52は、
それぞれ上記第2の実施形態で例示したRCブリッジ回
路43、44を2つ従属接続(直列接続)し、後側のR
Cブリッジ回路43、44に緩衝増幅回路(BUFFER AM
P)A2を接続して構成したものである。
【0059】これら第1および第2の全域通過フィルタ
回路51、52によって構成された信号分配移相器で
は、位相差の周波数特性は、図13に示すようになる。
回路51、52によって構成された信号分配移相器で
は、位相差の周波数特性は、図13に示すようになる。
【0060】この図13の位相差の周波数特性と、RC
ブリッジ回路43、44が一段の場合(図10の周波数
特性図)とを比較すると、周波数特性がよりなだらかに
変化していることが判る。このことは、各RCブリッジ
回路43、44を複数段従属接続することにより、さら
に素子値の誤差の影響が受け難くなることを示してい
る。但し、振幅特性については、図14に示すように、
RCブリッジ回路が一段の場合と比較すると、変化が少
ない帯域阻止特性となるが、中心周波数における振幅は
等しい。
ブリッジ回路43、44が一段の場合(図10の周波数
特性図)とを比較すると、周波数特性がよりなだらかに
変化していることが判る。このことは、各RCブリッジ
回路43、44を複数段従属接続することにより、さら
に素子値の誤差の影響が受け難くなることを示してい
る。但し、振幅特性については、図14に示すように、
RCブリッジ回路が一段の場合と比較すると、変化が少
ない帯域阻止特性となるが、中心周波数における振幅は
等しい。
【0061】このようにこの第3の実施形態の信号分配
移相器によれば、RCブリッジ回路43、44を2段従
属接続した構成の第1および第2の全域通過フィルタ回
路51、52をICチップ上に形成したことにより、上
記第2実施形態よりも回路素子の形成誤差の影響をさら
に受け難くでき、信号分配移相器から出力する2つの出
力信号の位相差の周波数特性をさらに向上することがで
きる。
移相器によれば、RCブリッジ回路43、44を2段従
属接続した構成の第1および第2の全域通過フィルタ回
路51、52をICチップ上に形成したことにより、上
記第2実施形態よりも回路素子の形成誤差の影響をさら
に受け難くでき、信号分配移相器から出力する2つの出
力信号の位相差の周波数特性をさらに向上することがで
きる。
【0062】次に、図15を参照して本発明の第4の実
施形態に係る信号分配移相器について説明する。図15
は第1および第2の信号分配移相器を直列接続すること
で異なる 2ビットの位相出力を得ることを実現した信号
分配移相器の構成図である。図15に示すように、この
信号分配移相器は、第1の出力信号S1と第2の出力信
号S2とを生成する第1の移相器61と、第3の出力信
号S3と第4の出力信号S4とを生成する第2の移相器
62と、選択制御信号SEL1の入力に応じて第1また
は第2の出力信号S1、S2のいずれか一方を選択する
信号選択手段63と、選択制御信号SEL2の入力に応
じて第3または第4の出力信号S3、S4のいずれか一
方を選択する信号選択手段64とから構成されている。
なお信号選択手段63、64は、半導体スイッチなどで
ある。
施形態に係る信号分配移相器について説明する。図15
は第1および第2の信号分配移相器を直列接続すること
で異なる 2ビットの位相出力を得ることを実現した信号
分配移相器の構成図である。図15に示すように、この
信号分配移相器は、第1の出力信号S1と第2の出力信
号S2とを生成する第1の移相器61と、第3の出力信
号S3と第4の出力信号S4とを生成する第2の移相器
62と、選択制御信号SEL1の入力に応じて第1また
は第2の出力信号S1、S2のいずれか一方を選択する
信号選択手段63と、選択制御信号SEL2の入力に応
じて第3または第4の出力信号S3、S4のいずれか一
方を選択する信号選択手段64とから構成されている。
なお信号選択手段63、64は、半導体スイッチなどで
ある。
【0063】すなわち、この信号分配移相器は、上記第
1〜第3の実施形態で説明した信号分配移相器を直列に
二段に接続し、それぞれから出力される複数の出力信号
を切り替え可能にしたものである。
1〜第3の実施形態で説明した信号分配移相器を直列に
二段に接続し、それぞれから出力される複数の出力信号
を切り替え可能にしたものである。
【0064】この場合、第1の移相器61により生成さ
れる第1および第2の出力信号S1、S2のうちいずれ
か一方が信号選択手段63により選択されて第2の移相
器62の入力信号として利用される。
れる第1および第2の出力信号S1、S2のうちいずれ
か一方が信号選択手段63により選択されて第2の移相
器62の入力信号として利用される。
【0065】また第2の移相器62においては、生成さ
れる第3および第4の出力信号S3、S4のうちいずれ
か一方が信号選択手段64により選択され、入力信号に
対して位相差の異なる出力信号として出力される。これ
により、異なる 2ビットの位相の信号が得られる。
れる第3および第4の出力信号S3、S4のうちいずれ
か一方が信号選択手段64により選択され、入力信号に
対して位相差の異なる出力信号として出力される。これ
により、異なる 2ビットの位相の信号が得られる。
【0066】このようにこの第4の実施形態の信号分配
移相器によれば、第1の移相器61と第2の移相器62
間に信号選択手段63を介在させて従属接続し、選択制
御信号を信号選択手段に与えて出力信号の流れを切り替
えることにより、入力信号に対して90゜の他に45゜、60
゜などといった位相差の出力信号を出力させることがで
き、汎用性を得ることができる。
移相器によれば、第1の移相器61と第2の移相器62
間に信号選択手段63を介在させて従属接続し、選択制
御信号を信号選択手段に与えて出力信号の流れを切り替
えることにより、入力信号に対して90゜の他に45゜、60
゜などといった位相差の出力信号を出力させることがで
き、汎用性を得ることができる。
【0067】この結果、汎用性があり、かつ高性能な信
号分配移相器を集積回路上に実現することができる。
号分配移相器を集積回路上に実現することができる。
【0068】なお、上記第1〜第4の各実施形態では、
帯域通過フィルタ回路や全域通過フィルタ回路について
説明したが、これ以外にも、例えば入力信号の所定周波
数帯域の通過を阻止する帯域阻止フィルタ回路などとし
ても良く、本願発明は、位相シフトするフィルタ回路の
周波数特性が限定されるものではない。この場合も、各
フィルタ回路を構成する複数の素子の接続構造を等しく
しかつ素子値を変えて構成する。
帯域通過フィルタ回路や全域通過フィルタ回路について
説明したが、これ以外にも、例えば入力信号の所定周波
数帯域の通過を阻止する帯域阻止フィルタ回路などとし
ても良く、本願発明は、位相シフトするフィルタ回路の
周波数特性が限定されるものではない。この場合も、各
フィルタ回路を構成する複数の素子の接続構造を等しく
しかつ素子値を変えて構成する。
【0069】
【発明の効果】以上説明したように本発明によれば、各
素子の接続構造が等しくかついずれかの素子値が異なる
第1および第2のフィルタ回路を集積回路上に形成した
ことにより、回路素子の形成誤差の影響が少なくなり、
それぞれから出力する第1および第2の出力信号の周波
数特性を向上することができる。
素子の接続構造が等しくかついずれかの素子値が異なる
第1および第2のフィルタ回路を集積回路上に形成した
ことにより、回路素子の形成誤差の影響が少なくなり、
それぞれから出力する第1および第2の出力信号の周波
数特性を向上することができる。
【0070】また、このようなフィルタ回路の素子構成
にすることにより入力信号に対して出力信号の位相差を
さまざまな値に変える場合にも適用でき、移相器として
汎用性を得ることができる。
にすることにより入力信号に対して出力信号の位相差を
さまざまな値に変える場合にも適用でき、移相器として
汎用性を得ることができる。
【0071】この結果、汎用性があり、かつ高性能な移
相器を集積回路上に実現することができる。
相器を集積回路上に実現することができる。
【図1】本発明の第1の実施形態に係る無線受信機の構
成を示す図。
成を示す図。
【図2】図1の無線受信機の信号分配移相器の構成を示
す図。
す図。
【図3】図2の信号分配移相器の周波数−振幅特性。
【図4】図2の信号分配移相器の周波数−位相特性。
【図5】図2の信号分配移相器の周波数−位相差特性。
【図6】図1の信号分配移相器の他の構成例を示す図。
【図7】図6の信号分配移相器の周波数−位相差特性。
【図8】図6の信号分配移相器の周波数−振幅特性。
【図9】本発明の第2の実施形態に係る信号分配移相器
の構成を示す図。
の構成を示す図。
【図10】図9の信号分配移相器の周波数−位相差特
性。
性。
【図11】図9の信号分配移相器の周波数−位相差特
性。
性。
【図12】本発明の第3の実施形態に係る信号分配移相
器の構成を示す図。
器の構成を示す図。
【図13】図12の信号分配移相器の周波数−位相差特
性。
性。
【図14】図12の信号分配移相器の周波数−振幅特
性。
性。
【図15】本発明の第4の実施形態に係る信号選択式の
信号分配移相器の構成を示す図。
信号分配移相器の構成を示す図。
1…アンテナ、2…低雑音増幅器(LNA)、3…バン
ドパスフィルタ(BPF)、4…信号分配器、5…局部
発振器、6…可変減衰器、7…信号分配移相器、8、1
1…乗算器、9、12…ローパスフィルタ(LPF)、
10、13…A/D変換器、14…ディジタル信号処理
部、15…端子、21…第1の帯域通過フィルタ回路、
22…第2の帯域通過フィルタ回路。
ドパスフィルタ(BPF)、4…信号分配器、5…局部
発振器、6…可変減衰器、7…信号分配移相器、8、1
1…乗算器、9、12…ローパスフィルタ(LPF)、
10、13…A/D変換器、14…ディジタル信号処理
部、15…端子、21…第1の帯域通過フィルタ回路、
22…第2の帯域通過フィルタ回路。
Claims (7)
- 【請求項1】 複数の素子を組み合わせて接続した回路
構造をなし、入力信号に対して異なる位相でかつ前記入
力信号の中の所定周波数帯域を通過させた第1の信号を
出力する第1のフィルタ回路と、 前記第1のフィルタ回路の回路構造と各素子の接続構造
が等しくかついずれかの素子の値が異なり、前記入力信
号とは異なる位相でかつ前記入力信号の中の所定周波数
帯域を通過させた第2の出力信号を出力する第2のフィ
ルタ回路とを具備したことを特徴とする移相器。 - 【請求項2】 複数の素子を組み合わせて接続した回路
構造をなし、入力信号に対して異なる位相でかつ前記入
力信号の全周波数帯域を通過させた第1の信号を出力す
る第1のフィルタ回路と、 前記第1のフィルタ回路の回路構造と各素子の接続構造
が等しくかついずれかの素子の値が異なり、前記入力信
号とは異なる位相でかつ前記入力信号の全周波数帯域を
通過させた第2の出力信号を出力する第2のフィルタ回
路とを具備したことを特徴とする移相器。 - 【請求項3】 複数の素子を組み合わせて接続した回路
構造をなし、入力信号に対して異なる位相でかつ前記入
力信号の中の所定周波数帯域の通過を阻止した第1の信
号を出力する第1のフィルタ回路と、 前記第1のフィルタ回路の回路構造と各素子の接続構造
が等しくかついずれかの素子の値が異なり、前記入力信
号とは異なる位相でかつ前記入力信号の中の所定周波数
帯域の通過を阻止した第2の出力信号を出力する第2の
フィルタ回路とを具備したことを特徴とする移相器。 - 【請求項4】 請求項1乃至3いずれか記載の移相器に
おいて、 前記第1の出力信号または前記第2の出力信号のいずれ
か一方を選択して出力する信号選択手段をさらに具備し
たことを特徴とする移相器。 - 【請求項5】 請求項1乃至3いずれか記載の移相器に
おいて、 前記第1および第2のフィルタ回路が、 抵抗素子と容量素子とから構成されるブリッジ回路と、 このブリッジ回路の出力を緩衝増幅する緩衝増幅回路と
からなることを特徴とする移相器。 - 【請求項6】 請求項5記載の移相器において、 前記ブリッジ回路を複数従属接続してなることを特徴と
する移相器。 - 【請求項7】 請求項1乃至6いずれか記載の移相器を
高周波信号処理段に集積回路として組み込んだことを特
徴とする受信装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00394997A JP3357807B2 (ja) | 1997-01-13 | 1997-01-13 | 受信装置および移相器 |
US09/006,044 US6057723A (en) | 1997-01-13 | 1998-01-12 | Phase shifter |
KR1019980000511A KR100341231B1 (ko) | 1997-01-13 | 1998-01-12 | 이상기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00394997A JP3357807B2 (ja) | 1997-01-13 | 1997-01-13 | 受信装置および移相器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10200376A true JPH10200376A (ja) | 1998-07-31 |
JP3357807B2 JP3357807B2 (ja) | 2002-12-16 |
Family
ID=11571375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00394997A Expired - Fee Related JP3357807B2 (ja) | 1997-01-13 | 1997-01-13 | 受信装置および移相器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6057723A (ja) |
JP (1) | JP3357807B2 (ja) |
KR (1) | KR100341231B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006090436A1 (ja) * | 2005-02-23 | 2006-08-31 | Renesas Technology Corp. | 受信回路 |
US7622967B2 (en) | 2006-09-21 | 2009-11-24 | Nec Electronics Corporation | Phase shifting circuit having a constant phase shift |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE529444T1 (de) * | 1994-01-11 | 2011-11-15 | Dyax Corp | Inhibitoren des humanplasmins, die sich von den kunitz domänen ableiten |
US6636107B2 (en) * | 2000-03-28 | 2003-10-21 | International Rectifier Corporation | Active filter for reduction of common mode current |
US6495998B1 (en) | 2000-09-28 | 2002-12-17 | Sunrise Telecom Corp. | Selectable band-pass filtering apparatus and method |
US6690230B2 (en) | 2001-05-17 | 2004-02-10 | International Rectifier Corporation | Active common mode filter connected in A-C line |
US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
US6819076B2 (en) * | 2002-05-02 | 2004-11-16 | International Rectifier Corporation | Active EMI filter with magnetoresistive sensor for common mode noise current |
JP2005328260A (ja) * | 2004-05-13 | 2005-11-24 | Mitsubishi Electric Corp | バンドパスフィルタ |
EP3570374B1 (en) | 2004-06-23 | 2022-04-20 | pSemi Corporation | Integrated rf front end |
EP1891733A1 (en) * | 2005-06-10 | 2008-02-27 | Telefonaktiebolaget LM Ericsson (publ) | A phase shifter device |
US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
EP2255443B1 (en) | 2008-02-28 | 2012-11-28 | Peregrine Semiconductor Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
JP5109886B2 (ja) * | 2008-09-11 | 2012-12-26 | 富士通株式会社 | 群遅延特性補償装置及び群遅延特性補償方法 |
US8723260B1 (en) | 2009-03-12 | 2014-05-13 | Rf Micro Devices, Inc. | Semiconductor radio frequency switch with body contact |
IT1395322B1 (it) * | 2009-08-20 | 2012-09-14 | Maccaferri Spa Off | Struttura di rivestimento di terreni comprendente uno strato di geocomposito ed un elemento di rinforzo ad elevata resistenza meccanica, e impianto e procedimento di fabbricazione di tale struttura |
US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
US20150236748A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Devices and Methods for Duplexer Loss Reduction |
US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2509500A1 (fr) * | 1981-07-10 | 1983-01-14 | Efcis | Analyseur spectral a filtres communs a deux voies, notamment pour la reconnaissance vocale |
JPH0799425A (ja) * | 1993-09-29 | 1995-04-11 | Mitsubishi Electric Corp | 移相器 |
-
1997
- 1997-01-13 JP JP00394997A patent/JP3357807B2/ja not_active Expired - Fee Related
-
1998
- 1998-01-12 US US09/006,044 patent/US6057723A/en not_active Expired - Fee Related
- 1998-01-12 KR KR1019980000511A patent/KR100341231B1/ko not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006090436A1 (ja) * | 2005-02-23 | 2006-08-31 | Renesas Technology Corp. | 受信回路 |
US7813710B2 (en) | 2005-02-23 | 2010-10-12 | Renesas Technology Corp. | Receiving circuit |
US8331895B2 (en) | 2005-02-23 | 2012-12-11 | Renesas Electronics Corporation | Receiving circuit |
US7622967B2 (en) | 2006-09-21 | 2009-11-24 | Nec Electronics Corporation | Phase shifting circuit having a constant phase shift |
Also Published As
Publication number | Publication date |
---|---|
KR19980070450A (ko) | 1998-10-26 |
JP3357807B2 (ja) | 2002-12-16 |
US6057723A (en) | 2000-05-02 |
KR100341231B1 (ko) | 2002-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3357807B2 (ja) | 受信装置および移相器 | |
JP3948533B2 (ja) | 多相フィルタからなる受信機及びフィルタ配置 | |
US6020783A (en) | RF notch filter having multiple notch and variable notch frequency characteristics | |
KR19980024842A (ko) | 집적 영상 제거 믹서 | |
US20060262230A1 (en) | Receiver if system having image rejection mixer and band-pass filter | |
US7555273B2 (en) | Bandpass filter with carrier frequency reduction | |
US7860478B2 (en) | Poly-phase filter | |
JP2002534828A (ja) | 広帯域幅のifイメージ排除受信機 | |
US9559735B2 (en) | Switching resonator filter circuits and methods | |
EP0909481B1 (en) | Receiver and filter arrangement comprising polyphase filters | |
US7127226B2 (en) | Twin-T dual notch filter | |
GB2357202A (en) | Image reject circuit | |
EP1489752A1 (en) | Receiver apparatus | |
US20050157826A1 (en) | Filtering signals | |
US6847811B2 (en) | Receiver circuit compensation for filter response error | |
WO2004040755A1 (ja) | フィルタ回路及び無線装置 | |
US20020111151A1 (en) | Block downconverter using a SBAR bandpass filter in a superheterodyne receiver | |
US6335659B1 (en) | Demodulator circuits | |
CN101753103A (zh) | 解调信号的装置 | |
EP2141806A1 (en) | System for automatic tuning of an analogue filter | |
JP2555145B2 (ja) | 周波数変換器 | |
JP3824250B2 (ja) | クワドラチャ検波器 | |
JP3515092B2 (ja) | Fm受信器 | |
JPH0870261A (ja) | 受信回路 | |
JPH02210906A (ja) | 移相器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |