JP4616226B2

JP4616226B2 - 受信回路

Info

Publication number: JP4616226B2
Application number: JP2006250576A
Authority: JP
Inventors: 隆士太矢
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2006-09-15
Filing date: 2006-09-15
Publication date: 2011-01-19
Anticipated expiration: 2026-09-15
Also published as: JP2008072564A

Description

本発明は、高周波信号を受信する受信回路に関する。

従来の受信回路としてはスーパーへテロダイン方式の回路が一般的である。スーパーへテロダイン方式の受信回路では、例えば、特許文献１に示されたように、受信信号（高周波信号）にＰＬＬ周波数シンセサイザ回路から出力されるローカル発振信号をミキサで混合してその受信信号を所定周波数の中間周波信号に変換し、中間周波信号に対して検波回路等の復調回路にて復調処理を施すことが行われる。

図１は電波時計の時刻自動修正用の標準電波である標準周波数信号として４０kHz、６０kHz、７７．５kHzを選択的に受信する受信回路を示している。この受信回路においては、アンテナ１で受信された標準周波数信号はミキサ２でＰＬＬ周波数シンセサイザ回路３から出力されるローカルクロック信号と混合される。ＰＬＬ周波数シンセサイザ回路３は、標準周波数信号４０kHzに対しては５０kHzのローカルクロック信号を生成し、６０kHzに対しては７０kHzのローカルクロック信号を生成し、７７．５kHzに対しては８７．５kHzのローカルクロック信号を生成する。ミキサ２は標準周波数信号とローカルクロック信号との差周波数１０kHzの信号を中間周波信号として次段の中間周波フィルタ４に出力する。中間周波フィルタ４は１０kHzの中間周波信号だけを抽出して図示しない復調回路に供給する。

ＰＬＬ周波数シンセサイザ回路３では、複数の周波数のローカルクロック信号を生成するために、例えば、水晶振動子の発振周波数32.168kHzと、出力ローカルクロック信号の周波数との間の最大公約数により位相比較周波数が決定され、その位相比較周波数を分周器を介して整数倍することによってローカルクロック信号が生成される。分周器の分周比を３段階に変化させることにより、上記の５０kHz、７０kHz、８７．５kHzのローカルクロック信号を生成することができる。
特開平０８−２０４６００号公報

しかしながら、上記のようにローカルクロック信号を生成するためにＰＬＬ周波数シンセサイザ回路を用いた場合には、位相比較周波数（上記の最大公約数）が小さくなると、位相比較精度が低下することになり、その結果、受信回路における受信周波数の安定度が低下してしまうという問題があった。

そこで、本発明の目的は、ＰＬＬ周波数シンセサイザ回路を用いることなく構成して安定した受信動作を行うことができる受信回路を提供することである。

本発明による受信回路は、高周波信号を受信する受信回路であって、同一の周波数で互いに位相が９０度異なる第１及び第２ローカルクロック信号と、スイッチングクロック信号とを生成するクロック生成手段と、前記高周波信号と前記第１ローカルクロック信号とを混合して受信周波数に対応した中間周波数の第１中間周波信号を生成する第１ミキサと、前記高周波信号と前記第２ローカルクロック信号とを混合して前記第１中間周波信号と同一中間周波数の第２中間周波信号を生成する第２ミキサと、前記スイッチングクロック信号に同期して動作して前記第１及び第２中間周波信号の中間周波数の帯域成分を抽出して通過させる複素型スイッチドキャパシタフィルタと、を備え、前記複素型スイッチドキャパシタフィルタによって通過させる帯域成分の中心周波数は前記スイッチングクロック信号の周波数に基づいて設定され、前記第１ローカルクロック信号の位相が前記第２ローカルクロック信号の位相より９０度進んでいるとき前記受信周波数は前記第１及び第２ローカルクロック信号の周波数に前記中心周波数を加算した周波数となり、前記第１ローカルクロック信号の位相が前記第２ローカルクロック信号の位相より９０度遅れているとき前記受信周波数は前記第１及び第２ローカルクロック信号の周波数から前記中心周波数を減算した周波数となり、前記クロック生成手段は、基準周波数の発振信号を発生する発振回路と、前記発振信号を分周して同一の周波数で互いに位相が９０度異なる第１及び第２分周信号を生成する第１分周手段と、前記発振信号を分周して同一の周波数で互いに位相が９０度異なる第３及び第４分周信号を生成する第２分周手段と、前記第１分周信号と前記第３分周信号とを乗算する第３ミキサと、前記第１分周信号と前記第４分周信号とを乗算する第４ミキサと、前記第２分周信号と前記第３分周信号とを乗算する第５ミキサと、前記第２分周信号と前記第４分周信号とを乗算する第６ミキサと、前記第４ミキサの出力信号と前記第５ミキサの出力信号と加算して前記第１ローカルクロック信号を生成する加算器と、前記第６ミキサの出力信号から前記第３ミキサの出力信号を差し引いて前記第２ローカルクロック信号を生成する減算器と、前記発振信号を分周して前記スイッチングクロック信号を生成する第３分周手段と、を有し、前記第１ないし第３分周手段各々の分周比が変更可能にされていることを特徴としている。

本発明によれば、受信周波数は第１及び第２ミキサで中間周波信号を得るための第１及び第２ローカルクロック信号の周波数、スイッチドキャパシタフィルタ用のスイッチングクロック信号の周波数、並びにその第１及び第２ローカルクロック信号の位相関係に応じて設定され、スイッチドキャパシタフィルタを用いたことにより中間周波数を一定にする必要が特にないので、受信周波数の設定のためにＰＬＬ周波数シンセサイザ回路を用いることなく受信回路を構成して安定した受信動作を行うことができる。

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

図２は本願の第１の発明の第１の実施例を示している。この第１の実施例の受信回路は、増幅器１１、ミキサ１２，１３、ローカルクロック生成回路１４、スイッチドキャパシタフィルタ１５及び復調回路１６を備えている。

増幅器１１は図示しないアンテナから供給される受信信号を増幅する高周波アンプである。ミキサ１２，１３は増幅器１１の出力に接続されている。ミキサ１２は増幅器１１から出力された受信信号と、ローカルクロック生成回路１４によって生成されるＩ(Inphase)位相のローカルクロック信号とを混合してＩ位相の中間周波信号を生成する。ミキサ１３は増幅器１１から出力された受信信号と、ローカルクロック生成回路１４によって生成されるＱ(Quadrature)位相のローカルクロック信号とを混合してＱ位相の中間周波信号を生成する。

ローカルクロック生成回路１４は、周波数ｆ_LOのＩ位相及びＱ位相のローカルクロック信号（第１及び第２ローカルクロック信号）を生成する。ローカルクロック生成回路１４は、具体的には図３に示すように、発振回路２１、及び分周器２２〜２４からなる。発振回路２１は２０００kHzの発振信号を生成する。分周器２２は発振回路２１による発振信号の周波数を５分周して４００kHzの分周信号を生成する。分周器２３は発振回路２１による発振信号の周波数を２分周して１０００kHzの分周信号を生成する。この１０００kHzの分周信号はスイッチドキャパシタフィルタ１５のクロック信号として用いられる。

分周器２４はＤフリップフロップ２５，２６及びインバータ２７，２８からなり、分周器２２から出力された分周信号を更に２分周して２００kHzのＩ位相及びＱ位相のローカルクロック信号を生成する。Ｄフリップフロップ２５の出力信号がＱ位相のローカルクロック信号であり、Ｄフリップフロップ２６の出力信号がＩ位相のローカルクロック信号である。Ｑ位相のローカルクロック信号とＩ位相のローカルクロック信号とは互いに９０度の位相差を有する。

スイッチドキャパシタフィルタ１５は、ミキサ１２，１３のＩ位相及びＱ位相の出力信号を入力し、５０kHzの帯域の信号成分のみを通過させるバンドバスフィルタとして動作する複素型スイッチドキャパシタフィルタである。スイッチドキャパシタフィルタ１５は、オペアンプＯＰ１，ＯＰ２、キャパシタＣ１〜Ｃ６、及びスイッチ素子ＳＷ１ａ〜ＳＷ１ｄ，ＳＷ２ａ〜ＳＷ２ｄ，ＳＷ３ａ〜ＳＷ３ｄ，ＳＷ４ａ〜ＳＷ４ｄを備えている。スイッチ素子ＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ｂ，ＳＷ２ｃ，ＳＷ３ａ，ＳＷ３ｂ，ＳＷ４ａ，ＳＷ４ｄは分周器２３の１０００kHzの分周信号に応じてオンオフ動作を行い、スイッチ素子ＳＷ１ｃ，ＳＷ１ｄ，ＳＷ２ａ，ＳＷ２ｄ，ＳＷ３ｃ，ＳＷ３ｄ，ＳＷ４ｂ，ＳＷ４ｃは、分周器２３の１０００kHzの分周信号をインバータ１７によって反転した信号に応じてオンオフ動作を行う。このオンオフ動作により、図２に示したようにスイッチ素子ＳＷ１ｃ，ＳＷ１ｄ，ＳＷ２ａ，ＳＷ２ｄ，ＳＷ３ｃ，ＳＷ３ｄ，ＳＷ４ｂ，ＳＷ４ｃがオンのとき、スイッチ素子ＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ｂ，ＳＷ２ｃ，ＳＷ３ａ，ＳＷ３ｂ，ＳＷ４ａ，ＳＷ４ｄはオフとなり、又はその逆となる。

図４は、演算増幅器Ａ１１〜Ａ１３、抵抗器Ｒ１１〜Ｒ１８、及びキャパシタＣ１１，Ｃ１２によって構成されたバンドパスフィルタ回路を示す。この回路は互いに９０度位相の異なる２入力(Ｉ位相入力及びＱ位相入力)及び２出力(Ｉ位相出力及びＱ位相出力)を有し、複素フィルタ或いはポリフェーズフィルタと呼ばれる構成であり、抵抗及びキャパシタの定数を設定することによりバンドパスフィルタとして動作させることができる。

スイッチドキャパシタフィルタ１５はこの図４のバンドパスフィルタ回路を構成する回路要素と等価な動作を行う回路に各々置き換えることにより構成されている。

キャパシタＣ１とスイッチ素子ＳＷ１ａ〜ＳＷ１ｄとからなる部分はスイッチ素子ＳＷ１ａ〜ＳＷ１ｄがオンオフを繰り返すことにより、キャパシタＣ１は抵抗と等価となる。その抵抗値Ｒは、キャパシタＣ１の容量をＣとし、オンオフ繰り返し周波数をｆとすると、Ｒ＝１／Ｃｆとなる。スイッチ素子ＳＷ１ａ，ＳＷ１ｂがオンのときオペアンプＯＰ１の反転入力端と出力端との間に抵抗が接続された構成となる。これはスイッチドキャパシタフィルタ１５の他のキャパシタＣ４と４つのスイッチ素子ＳＷ３ａ〜ＳＷ３ｄとからなる部分において同様である。

キャパシタＣ２とスイッチ素子ＳＷ２ａ〜ＳＷ２ｄとからなる部分については、キャパシタＣ２の両端各々の２つのスイッチ素子ＳＷ２ａ，ＳＷ２ｃ及びＳＷ２ｂ，ＳＷ２ｄのオン・オフが互いに逆になり、これによりスイッチ素子によって伝送される信号の極性が反転するため、ＳＷ２ｂ，ＳＷ２ｃがオンであるときにオペアンプＯＰ１部分との組み合わせにより図５の回路のように、反転増幅器＋抵抗器と等価となる。これはキャパシタＣ５とスイッチ素子ＳＷ４ａ〜ＳＷ４ｄとからなる部分についても同様である。

更に、キャパシタＣ２、スイッチ素子ＳＷ２ａ〜ＳＷ２ｄ、キャパシタＣ３及びオペアンプＯＰ１からなる部分と、キャパシタＣ５、スイッチ素子ＳＷ４ａ〜ＳＷ４ｄ、キャパシタＣ６及びオペアンプＯＰ２からなる部分とは積分回路を各々構成し、その積分回路は上記の反転増幅器＋抵抗器との組み合わせにより、２つの入力電圧の差を積分する動作を行い、図６に示す如き等価回路が得られる。

このように、スイッチドキャパシタフィルタ１５においては、スイッチ素子のオンオフにより上記の如き等価回路を部分的に形成することにより、図４のバンドパスフィルタ回路を構成することが行われている。

スイッチドキャパシタフィルタ１５の通過帯域の中心周波数ｆ_Cは、分周器２３の出力信号のクロック周波数をｆ_SCFとし、キャパシタＣ１〜Ｃ６の容量がＣ１＝Ｃ４，Ｃ２＝Ｃ５，Ｃ３＝Ｃ６とすると、

で表される。例えば、キャパシタＣ１〜Ｃ６の容量がＣ１＝Ｃ４＝０．５ｐＦ，Ｃ２＝Ｃ５＝１０ｐＦ，Ｃ３＝Ｃ６＝３２ｐＦとすると、ｆ_C＝４９．７kHzとなる。すなわち、通過帯域の中心周波数ｆ_Cをほぼ５０kHzにすることができる。

スイッチドキャパシタフィルタ１５は、ミキサ１３からのＱ位相の中間周波信号の位相がミキサ１２からのＩ位相の中間周波信号のそれよりも９０度だけ進んでいる場合には図７に示す如きバンドパス特性を有し、逆に、Ｉ位相の中間周波信号の位相がＱ位相の中間周波信号のそれよりも９０度だけ進んでいる場合には図８に示す如き減衰特性を有している。

復調回路１６はスイッチドキャパシタフィルタ１５の出力に接続され、スイッチドキャパシタフィルタ１５のＱ位相及びＩ位相の出力信号に対して復調処理を施す。振幅変調が採用されている場合には復調回路１６としては例えば、包絡線検波回路を用いることができる。

かかる構成の受信回路において、アンテナからの受信信号は増幅器１１によって高周波増幅された後、ミキサ１２，１３に供給される。ミキサ１２では受信信号とローカルクロック生成回路１４から出力されたＩ位相のローカルクロック信号とが混合され、Ｉ位相の中間周波信号が生成される。一方、ミキサ１３では受信信号とローカルクロック生成回路１４から出力されたＱ位相のローカルクロック信号とが混合され、Ｑ位相の中間周波信号が生成される。Ｉ位相の中間周波信号及びＱ位相の中間周波信号はスイッチドキャパシタフィルタ１５に供給され、そこで、その中間周波信号のうちの中心周波数ｆ_Cの成分だけが抽出される。

Ｑ位相の中間周波信号の位相がミキサ１２からのＩ位相の中間周波信号のそれよりも９０度だけ進んでいる場合には、上記したように、スイッチドキャパシタフィルタ１５は図７に示す如きバンドパス特性を有しているので、受信周波数ｆｒは、Ｉ位相及びＱ位相のローカルクロック信号の周波数ｆ_LOとすると、ｆｒ＝ｆ_C＋ｆ_LOとなる。上記したように、ｆ_C＝５０kHz，Ｉ位相及びＱ位相のローカルクロック信号の周波数ｆ_LO＝２００kHzであれば、受信周波数ｆｒ＝２５０kHzとなる。

スイッチドキャパシタフィルタ１５を通過したＱ位相及びＩ位相の中心周波数ｆ_Cの成分から復調回路１６による復調処理により復調結果が得られる。

図３のローカルクロック生成回路１４では分周器２２〜２４の分周比は一定であるので、受信周波数ｆｒが一定となる。しかしながら、発振回路２１による発振信号の周波数を一定としたまま、分周器２２〜２４を可変分周器とし、更に、Ｉ位相及びＱ位相のローカルクロック信号のミキサ１２，１３への供給先を交換してローカルクロック信号の位相の進み関係を換えることにより、受信周波数ｆｒを例えば、図９に示すように、変更することができる。

スイッチドキャパシタフィルタ１５の中心周波数ｆ_Cの変更は、クロック周波数ｆ_SCFの変更の他、上記の中心周波数ｆ_Cの式(1)に示されたように、キャパシタＣ１〜Ｃ４の容量を変更することによっても可能である。

更に、アンテナ入力、増幅部１１の出力部や中間周波信号の経路部分にフィルタを挿入することは、雑音による回路の飽和を防止したり、スイッチドキャパシタフィルタ１５のエイリアシング(折返し雑音)を減衰させたりすることに有効である。

以上のように、本発明の第１の実施例によれば、ＰＬＬ周波数シンセサイザ回路を用いることなく受信周波数の変更、設定が可能な受信回路を構成することができる。ＰＬＬ周波数シンセサイザ回路を使わないことにより、部品点数、特にループ時定数の大きなキャパシタを削減できる。ＰＬＬ周波数シンセサイザ回路を用いた受信回路では、受信周波数の変更、設定にループが安定するまでの遅延が発生するが、本願の第１の発明の実施例によれば、受信周波数の変更、設定は一瞬で変化し安定する。

また、かかる実施例においては、ローカルクロック生成回路１４の基準周波数生成にＰＬＬ周波数シンセサイザ回路を用いる場合でも有効である。すなわち、受信周波数の変更、設定を行う場合でもＰＬＬ周波数シンセサイザ回路自体は一定の周波数で動作させることになるので、受信周波数の変更、設定時の遅延が発生しない。更に、周波数設定の自由度が増すため、ＰＬＬ周波数シンセサイザ回路の位相比較周波数を高く選ぶことができ、ＰＬＬ周波数シンセサイザ回路の出力クロック信号の位相雑音特性を良好なものにすることができ、受信性能の向上に寄与することができる。

図１０は本願の第２の発明の実施例を示している。この実施例の受信回路は、増幅器１１、ローカルクロック生成回路１４、スイッチドキャパシタフィルタ１５及び復調回路１６を備えている。図２の第１の発明の実施例に示されたミキサ１２，１３が備えられていない。

スイッチドキャパシタフィルタ１５のオペアンプＯＰ１、キャパシタＣ１〜Ｃ３、及びスイッチ素子ＳＷ１ａ〜ＳＷ１ｄ，ＳＷ２ａ〜ＳＷ２ｄが第１成分抽出部であり、オペアンプＯＰ２、キャパシタＣ４〜Ｃ６、及びスイッチ素子ＳＷ３ａ〜ＳＷ３ｄ，ＳＷ４ａ〜ＳＷ４ｄが第２成分抽出部である。

図３のローカルクロック生成回路１４において、Ｄフリップフロップ２５から出力されるＱ位相のローカルクロック信号がスイッチドキャパシタフィルタ１５の第１成分抽出部のスイッチ素子ＳＷ１ａ〜ＳＷ１ｄ及びＳＷ２ａ〜ＳＷ２ｄのオンオフ用として用いられ、Ｄフリップフロップ２６から出力されるＩ位相のローカルクロック信号がスイッチドキャパシタフィルタ１５の第２成分抽出部のスイッチ素子ＳＷ３ａ〜ＳＷ３ｄ及びＳＷ４ａ〜ＳＷ４ｄのオンオフ用として用いられる。すなわち、スイッチ素子ＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ｂ，ＳＷ２ｃはＱ位相のローカルクロック信号に応じてオンオフし、スイッチ素子ＳＷ１ｃ，ＳＷ１ｄ，ＳＷ２ａ，ＳＷ２ｄはＱ位相のローカルクロック信号をインバータ１８によって反転した信号に応じてオンオフする。スイッチ素子ＳＷ３ａ，ＳＷ３ｂ，ＳＷ４ａ，ＳＷ４ｄはＩ位相のローカルクロック信号に応じてオンオフし、スイッチ素子ＳＷ３ｃ，ＳＷ３ｄ，ＳＷ４ｂ，ＳＷ４ｃはＩ位相のローカルクロック信号をインバータ１９によって反転した信号に応じてオンオフする。

このようにスイッチドキャパシタフィルタ１５のスイッチ素子がオンオフすることにより、増幅器１１の出力受信信号中から上記した式(1)の中心周波数ｆ_CのＩ位相及びＱ位相各々の帯域成分が抽出され、それが復調回路１６に供給される。

よって、かかる本願の第２の発明の実施例によれば、ミキサを設けることなく中心周波数ｆ_Cを受信周波数とした受信回路を構成することができる。また、回路規模や消費電力の削減が可能となる。

なお、この第２の発明の実施例においても、アンテナ入力、増幅部１１の出力部や中間周波信号の経路部分にフィルタを挿入しても良いことは第１の発明の実施例と同様にである。

図１１は本願第１の発明の他の実施例である受信回路を示している。この受信回路は、増幅器１１、ミキサ１２，１３、ローカルクロック生成回路１４ａ、スイッチドキャパシタフィルタ１５及び復調回路１６を備えている。

ローカルクロック生成回路１４ａは、発振回路３１、分周器３２〜３４、Ｄフリップフロップ３５，３６、インバータ３７，３８及びミキサ３９，４０からなる。発振回路３１は周波数ｆ_OSCの発振信号を生成する。分周器３２〜３４は可変分周器である。分周器３２は発振回路３１による発振信号の周波数を分周して周波数ｆlo1の分周信号を生成する。分周器２３は発振回路２１による発振信号の周波数を分周して周波数ｆlo2×２の分周信号を生成する。分周器３４発振回路２１による発振信号の周波数を分周して周波数ｆscfの分周信号を生成する。この周波数ｆscfの分周信号はスイッチドキャパシタフィルタ１５のクロック信号（スイッチングクロック信号）として用いられる。

スイッチドキャパシタフィルタ１５のスイッチ素子ＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ａ，ＳＷ２ｄ，ＳＷ３ａ，ＳＷ３ｂ，ＳＷ４ａ，ＳＷ４ｄは分周器３４の周波数ｆscfの分周信号に応じてオンオフ動作を行い、スイッチ素子ＳＷ１ｃ，ＳＷ１ｄ，ＳＷ２ｂ，ＳＷ２ｃ，ＳＷ３ｃ，ＳＷ３ｄ，ＳＷ４ｂ，ＳＷ４ｃは、分周器３４の周波数ｆscfの分周信号をインバータ４２によって反転した信号に応じてオンオフ動作を行う。

Ｄフリップフロップ３５，３６及びインバータ３７，３８は、分周器３３から出力された分周信号を更に２分周する分周器４１を構成している。Ｄフリップフロップ３５，３６は互いに位相が９０度異なる周波数ｆlo2の分周信号を生成する。ミキサ３９は分周器３２の周波数ｆlo1の分周信号とＤフリップフロップ３５の周波数ｆlo2の出力分周信号とを混合してＱ位相のローカルクロック信号を生成し、それをミキサ１３に供給する。ミキサ４０は分周器３２の周波数ｆlo1の分周信号とＤフリップフロップ３６の周波数ｆlo2の出力分周信号とを混合してＩ位相のローカルクロック信号を生成し、それをミキサ１２に供給する。

その他の構成は第１の発明の第１の実施例として示した図２の受信回路と同一である。

次に、かかる図１１の受信回路を、電波時計の時刻自動修正用の標準電波を受信する受信回路として用いる場合の動作例を説明する。受信周波数として、４０kHz、６０kHz、７７．５kHzのいずれか１が選択される。発振回路３１の発振周波数ｆ_OSCは、ｆ_OSC＝６５５．３６kHzと設定される。スイッチドキャパシタフィルタ１５のキャパシタＣ１〜Ｃ６の容量は、Ｃ１＝Ｃ４＝０．５ｐＦ，Ｃ２＝Ｃ５＝１０ｐＦ，Ｃ３＝Ｃ６＝３２ｐＦとする。スイッチドキャパシタフィルタ１５の通過帯域の中心周波数ｆ_Cは、上記の式(1)が用いられる。

先ず、受信周波数を４０kHzに設定するためには、分周器３２の分周比は１／１６、分周器３３の分周比は１／３６０とされる。よって、分周器３２は発振回路３１による発振信号の周波数ｆ_OSCを１６分周するので、出力分周信号の周波数ｆlo1はｆ_OSC／１６＝４０．９６kHzとなる。分周器３３は発振回路３１による発振信号の周波数ｆ_OSCを３６０分周するので、出力分周信号の周波数ｆlo2×２はｆ_OSC／３６０＝１８２０．４４４４Hzとなる。分周器４１のＤフリップフロップ３５，３６各々から出力される分周信号の周波数ｆlo2は９１０．２２２２Hzとなる。ミキサ３９，４０によるＱ位相及びＩ位相のローカルクロック信号の周波数は、差周波数ｆlo1−ｆlo2＝４００４９．７７７７Hzとなる。ミキサ１２，１３では、増幅器１１から出力される受信信号の周波数４０kHzとｆlo1−ｆlo2とが混合され、その差４９．７７７７HzがＱ位相及びＩ位相の中間周波信号の周波数となる。

また、分周器３４の分周比は１／６５３とされる。分周器３４は発振回路３１による発振信号の周波数ｆ_OSCを６５３分周して、出力分周信号の周波数ｆscfはｆ_OSC／６５３＝９９９Hzとなる。よって、スイッチドキャパシタフィルタ１５の通過帯域の中心周波数ｆ_Cは、上記の式(1)から４９．７Hzとなり、Ｑ位相及びＩ位相の中間周波信号の周波数にほぼ等しくなる。このように分周器３２〜３４の分周比が設定されることにより、４０kHzの標準周波数信号を受信することができる。

次に、受信周波数を６０kHzに設定するためには、、分周器３２の分周比は１／１２、分周器３３の分周比は１／６０とされる。よって、分周器３２は発振回路３１による発振信号の周波数ｆ_OSCを１２分周するので、出力分周信号の周波数ｆlo1はｆ_OSC／１２＝５４．６１３kHzとなる。分周器３３は発振回路３１による発振信号の周波数ｆ_OSCを６０分周するので、出力分周信号の周波数ｆlo2×２はｆ_OSC／６０＝１０９２２．６６６Hzとなる。分周器４１のＤフリップフロップ３５，３６各々から出力される分周信号の周波数ｆlo2は５４６１．３３３Hzとなる。ミキサ３９，４０によるＱ位相及びＩ位相のローカルクロック信号の周波数は、和周波数ｆlo1＋ｆlo2＝６００７４．６６６６Hzとなる。ミキサ１２，１３では、増幅器１１から出力される受信信号の周波数６０kHzとｆlo1＋ｆlo2とが混合され、その差７４．６６６６HzがＱ位相及びＩ位相の中間周波信号の周波数となる。

また、分周器３４の分周比は１／４３６とされる。分周器３４は発振回路３１による発振信号の周波数ｆ_OSCを４３６分周して、出力分周信号の周波数ｆscfはｆ_OSC／４３６＝１５０３．１Hzとなる。よって、スイッチドキャパシタフィルタ１５の通過帯域の中心周波数ｆ_Cは、上記の式(1)から７４．７Hzとなり、Ｑ位相及びＩ位相の中間周波信号の周波数にほぼ等しくなる。このように分周器３２〜３４の分周比が設定されることにより、６０kHzの標準周波数信号を受信することができる。

更に、受信周波数を７７．５kHzに設定するためには、分周器３２の分周比は１／８、分周器３３の分周比は１／７５とされる。よって、分周器３２は発振回路３１による発振信号の周波数ｆ_OSCを８分周するので、出力分周信号の周波数ｆlo1はｆ_OSC／８＝８１．９２kHzとなる。分周器３３は発振回路３１による発振信号の周波数ｆ_OSCを７５分周するので、出力分周信号の周波数ｆlo2×２はｆ_OSC／７５＝８７３８．１３Hzとなる。分周器４１のＤフリップフロップ３５，３６各々から出力される分周信号の周波数ｆlo2は４３６９．０７Hzとなる。ミキサ３９，４０によるＱ位相及びＩ位相のローカルクロック信号の周波数は、差周波数ｆlo1−ｆlo2＝７７５５０．９３３Hzとなる。ミキサ１２，１３では、増幅器１１から出力される受信信号の周波数７７．５kHzとｆlo1−ｆlo2とが混合され、その差５０．９３３３HzがＱ位相及びＩ位相の中間周波信号の周波数となる。

また、分周器３４の分周比は１／６４０とされる。分周器３４は発振回路３１による発振信号の周波数ｆ_OSCを６４０分周して、出力分周信号の周波数ｆscfはｆ_OSC／６４０＝１０２４Hzとなる。よって、スイッチドキャパシタフィルタ１５の通過帯域の中心周波数ｆ_Cは、上記の式(1)から５０．９Hzとなり、Ｑ位相及びＩ位相の中間周波信号の周波数にほぼ等しくなる。このように分周器３２〜３４の分周比が設定されることにより、７７．５kHzの標準周波数信号を受信することができる。

かかる本願の第１の発明の他の実施例によれば、第１の実施例と同様に発振回路３１の周波数を一定にしたまま、異なる複数の受信周波数を選択的に受信することができる。また、第１の実施例に比べ、ローカルクロック信号を生成するために２個の分周器とミキサを用いているので、周波数選択の自由度が大きくなり、細かい周波数間隔での受信周波数設定が可能となる。

第１の発明の他の実施例のローカルクロック生成回路１４ａを図１２に示すように構成することができる。図１２のローカルクロック生成回路１４ａにおいては、分周器３２の出力には、Ｄフリップフロップ５１，５２及びインバータ５３，５４からなる２分周の分周器４３が接続され、分周器３３の出力には、同様に、Ｄフリップフロップ５５，５６及びインバータ５７，５８からなる２分周の分周器４４が接続されている。分周器４３，４４の構成は上記の分周器２４，４１のそれと同一である。また、図１２のローカルクロック生成回路１４ａはミキサ４５〜４８、加算器４９及び減算器５０を備えている。

分周器３２は発振回路３１による発振信号の周波数ｆ_OSCを分周して周波数２×ｆ１の分周信号を生成し、分周器３３は発振回路３１による発振信号の周波数ｆ_OSCを分周して周波数２×ｆ２の分周信号を生成するとする。そうすると、分周器４３のＤフリップフロップ５１はcosｆ１の分周信号を生成し、Ｄフリップフロップ５２はsinｆ１の分周信号を生成する。cosｆ１の分周信号とsinｆ１の分周信号とは互いに位相が９０度異なるクワドラチャ出力となる。同様に、分周器４４のＤフリップフロップ５５はcosｆ２の分周信号を生成し、Ｄフリップフロップ５６はsinｆ２の分周信号を生成する。cosｆ２の分周信号とsinｆ２の分周信号とは互いに位相が９０度異なるクワドラチャ出力となる。

ミキサ４５はsinｆ１の分周信号とsinｆ２の分周信号とを乗算してsinｆ１×sinｆ２を混合出力を生成する。ミキサ４５はsinｆ１の分周信号とcosｆ２の分周信号とを乗算してsinｆ１×cosｆ２を混合出力を生成する。ミキサ４７はcosｆ１の分周信号とsinｆ２の分周信号とを乗算してcosｆ１×sinｆ２を混合出力を生成する。ミキサ４８はcosｆ１の分周信号とcosｆ２の分周信号とを乗算してcosｆ１×cosｆ２を混合出力を生成する。加算器４９はミキサ４６，４７の出力信号を加算し、減算器５０はミキサ４８の出力信号からミキサ４５の出力信号を差し引く。ミキサ４５〜４８の混合出力については次式(2)〜(5)の如く展開することができる。
sinｆ１×sinｆ２＝1/2(cos(ｆ１−ｆ２) - cos(ｆ１＋ｆ２)) ……(2)
sinｆ１×cosｆ２＝1/2(sin(ｆ１＋ｆ２) + sin(ｆ１−ｆ２)) ……(3)
cosｆ１×sinｆ２＝1/2(sin(ｆ１＋ｆ２) - sin(ｆ１−ｆ２)) ……(4)
cosｆ１×cosｆ２＝1/2(cos(ｆ１＋ｆ２) + cos(ｆ１−ｆ２)) ……(5)
よって、加算器４９は周波数sin(ｆ１＋ｆ２)のローカルクロック信号を生成し、減算器５０は周波数cos(ｆ１＋ｆ２)のローカルクロック信号を生成する。そのsin(ｆ１＋ｆ２)のローカルクロック信号とcos(ｆ１＋ｆ２)のローカルクロック信号とは互いに位相が９０度異なるクワドラチャ出力となる。この各ローカルクロック信号が図１１のミキサ１２，１３に供給される。

なお、加算器４９はミキサ４５，４８の出力信号を加算し、減算器５０はミキサ４６の出力信号からミキサ４７の出力信号を差し引くことにより、cos(ｆ１−ｆ２)のローカルクロック信号とsin(ｆ１−ｆ２)のローカルクロック信号とを得ることもできる。

上記した各実施例においては、無線信号としての高周波信号を受信する受信回路を示しているが、本発明は有線信号としての高周波信号を受信する受信回路にも適用可能である。また、上記した各実施例のスイッチドキャパシタフィルタ１５の構成は他の構成でも良く、実施例では１段構成であるが、多段に構成することも可能である。また、そのフィルタ特性として、バタワース、ベッセル、チェビシェフなどの各種特性を有してもよい。

更に、上記した各実施例の信号経路内にキャパシタ、インダクタ、誘電体素子等の素子によるフィルタを併用しても良い。また、中間周波部分に増幅器や可変利得増幅器を配置しても良い。

更に、上記した各実施例の復調回路１６としては、無線信号としてＡＭ（振幅変調）、ＦＭ（周波数変調）、ＰＭ（位相変調）等の各種変調方式に対応して適した復調回路を用いれば良い。ＦＭ及びＰＭの場合には、復調回路として遅延検波回路や同期検波回路を用いることができる。

従来の受信回路の概略構成を示すブロック図である。本願の第１の発明の実施例を示すブロック図である。図２の受信回路中のローカルクロック生成回路の構成例を示すブロック図である。図２の受信回路中のスイッチドキャパシタフィルタによって等価的に形成されるバンドパスフィルタ回路の構成を示す回路図である。図２の受信回路中のスイッチドキャパシタフィルタの一部の等価回路を示す回路図である。図２の受信回路中のスイッチドキャパシタフィルタの一部の等価回路を示す回路図である。図２の受信回路中のスイッチドキャパシタフィルタのバンドパス特性を示すである。図２の受信回路中のスイッチドキャパシタフィルタの減衰特性を示すである。図２の受信回路の分周器の分周比、ローカルクロック信号の周波数及び受信周波数の関係を示す図である。本願の第２の発明の実施例を示すブロック図である。本願の第１の発明の他の実施例を示すブロック図である。図１１の受信回路中のローカルクロック生成回路の他の構成例を示すブロック図である。

符号の説明

３ＰＬＬ周波数シンセサイザ回路
１１増幅器
１４，１４ａローカルクロック生成回路
１５スイッチドキャパシタフィルタ
１６復調回路

Claims

高周波信号を受信する受信回路であって、
同一の周波数で互いに位相が９０度異なる第１及び第２ローカルクロック信号と、スイッチングクロック信号とを生成するクロック生成手段と、
前記高周波信号と前記第１ローカルクロック信号とを混合して受信周波数に対応した中間周波数の第１中間周波信号を生成する第１ミキサと、
前記高周波信号と前記第２ローカルクロック信号とを混合して前記第１中間周波信号と同一中間周波数の第２中間周波信号を生成する第２ミキサと、
前記スイッチングクロック信号に同期して動作して前記第１及び第２中間周波信号の中間周波数の帯域成分を抽出して通過させる複素型スイッチドキャパシタフィルタと、を備え、
前記複素型スイッチドキャパシタフィルタによって通過させる帯域成分の中心周波数は前記スイッチングクロック信号の周波数に基づいて設定され、前記第１ローカルクロック信号の位相が前記第２ローカルクロック信号の位相より９０度進んでいるとき前記受信周波数は前記第１及び第２ローカルクロック信号の周波数に前記中心周波数を加算した周波数となり、前記第１ローカルクロック信号の位相が前記第２ローカルクロック信号の位相より９０度遅れているとき前記受信周波数は前記第１及び第２ローカルクロック信号の周波数から前記中心周波数を減算した周波数となり、
前記クロック生成手段は、基準周波数の発振信号を発生する発振回路と、前記発振信号を分周して同一の周波数で互いに位相が９０度異なる第１及び第２分周信号を生成する第１分周手段と、前記発振信号を分周して同一の周波数で互いに位相が９０度異なる第３及び第４分周信号を生成する第２分周手段と、前記第１分周信号と前記第３分周信号とを乗算する第３ミキサと、前記第１分周信号と前記第４分周信号とを乗算する第４ミキサと、前記第２分周信号と前記第３分周信号とを乗算する第５ミキサと、前記第２分周信号と前記第４分周信号とを乗算する第６ミキサと、前記第４ミキサの出力信号と前記第５ミキサの出力信号と加算して前記第１ローカルクロック信号を生成する加算器と、前記第６ミキサの出力信号から前記第３ミキサの出力信号を差し引いて前記第２ローカルクロック信号を生成する減算器と、前記発振信号を分周して前記スイッチングクロック信号を生成する第３分周手段と、を有し、前記第１ないし第３分周手段各々の分周比が変更可能にされていることを特徴とする受信回路。