JP2006287083A - 薄膜トランジスタ素子およびその製造方法 - Google Patents
薄膜トランジスタ素子およびその製造方法 Download PDFInfo
- Publication number
- JP2006287083A JP2006287083A JP2005107136A JP2005107136A JP2006287083A JP 2006287083 A JP2006287083 A JP 2006287083A JP 2005107136 A JP2005107136 A JP 2005107136A JP 2005107136 A JP2005107136 A JP 2005107136A JP 2006287083 A JP2006287083 A JP 2006287083A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- transistor element
- thin film
- substrate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】 移動度を大きくすることが可能な薄膜トランジスタ素子、およびその製造方法を提供すること。
【解決手段】 基板1と、基板1上に形成されており、かつチャネル領域21とこれを挟むソース領域22Aおよびドレイン領域22Bとを有するポリシリコン層2と、を備える薄膜トランジスタ素子Aであって、基板1およびポリシリコン層2の間に介在する介在部3aとポリシリコン層2から基板1の面内方向に延びる延出部3bとを有し、かつ基板1よりも熱伝導率が大きい絶縁層3をさらに備えている。
【選択図】 図1
【解決手段】 基板1と、基板1上に形成されており、かつチャネル領域21とこれを挟むソース領域22Aおよびドレイン領域22Bとを有するポリシリコン層2と、を備える薄膜トランジスタ素子Aであって、基板1およびポリシリコン層2の間に介在する介在部3aとポリシリコン層2から基板1の面内方向に延びる延出部3bとを有し、かつ基板1よりも熱伝導率が大きい絶縁層3をさらに備えている。
【選択図】 図1
Description
本発明は、薄膜トランジスタ素子およびその製造方法に関する。
従来の薄膜トランジスタ素子としては、図10に示すものがある。この薄膜トランジスタ素子Xは、たとえば液晶表示装置の画素スイッチングに用いられるものであり、基板91と、チャネル領域92、ソース領域95、ドレイン領域96からなるポリシリコン層と、ゲート電極94と、ソース電極98およびドレイン電極99とを具備している。ゲート電極94とチャネル領域92とは、ゲート絶縁膜93により絶縁されている。ゲート電極94および上記ポリシリコン層は、層間絶縁膜97により覆われている。ソース電極98およびドレイン電極99を形成する際には、層間絶縁膜97を貫通するコンタクトホール97a,97bをエッチングにより形成しておく。薄膜トランジスタ素子Xにおいては、MoSiからなる表層領域95’,96’を備えることにより、上記エッチング処理におけるエッチング深さ制御の容易化が図られている。これによりソース電極98およびドレイン電極99と、ソース領域95およびドレイン領域96との間において、いわゆるオーミックコンタクトの形成を促進することができる。オーミックコンタクトが適切に形成されていれば、この薄膜トランジスタ素子Xの駆動電力の省電力化を図ることが可能となる。
しかしながら、薄膜トランジスタ素子Xが用いられる液晶表示装置においては、高精細化、表示切替速度の高速化の要請が強くなっている。これに対応するために、薄膜トランジスタ素子Xとしても、スイッチング時間の短縮が望まれる。薄膜トランジスタ素子Xにおいて、スイッチング時間を短縮するためには、薄膜トランジスタ素子Xの移動度を大きくする必要がある。移動度とは、電界のもとで荷電粒子が移動するとき、その移動速度を電界の強さで割った量のことであり、薄膜トランジスタ素子Xにおけるキャリアの移動速度を表すものである。たとえばこの種の薄膜トランジスタ素子の移動度としては、1cm2/VS程度が一般的であるが、上述した液晶表示装置の高精細化、表示切替速度の高速化に対応するには、移動度を数十倍程度以上に大きくすることが必要となる場合がある。この点において、薄膜トランジスタ素子Xは、いまだ改善の余地があった。
本発明は、上記した事情のもとで考え出されたものであって、移動度を大きくすることが可能な薄膜トランジスタ素子、およびその製造方法を提供することをその課題とする。
上記課題を解決するため、本発明では、次の技術的手段を講じている。
本発明の第1の側面によって提供される薄膜トランジスタ素子は、基板と、上記基板上に形成されており、かつチャネル領域とこれを挟むソース領域およびドレイン領域とを有するポリシリコン層と、を備える薄膜トランジスタ素子であって、上記基板および上記ポリシリコン層の間に介在する部分と上記ポリシリコン層から上記基板の面内方向に延びる部分とを有し、かつ上記基板よりも熱伝導率が大きい絶縁層をさらに備えていることを特徴としている。
このような構成によれば、上記ポリシリコン層の平均結晶粒径の拡大に有利である。これにより、上記薄膜トランジスタ素子の移動度を大きくすることができる。したがって、上記薄膜トランジスタ素子のスイッチング時間の短縮が可能であり、たとえば液晶表示装置の高精細化、および表示切替速度の高速化に適切に対応することができる。
本発明の好ましい実施の形態においては、上記絶縁層は、Al2O3からなる。このような構成によれば、上記絶縁層をより熱伝導率が大きいものとすることができる。また、上記基板を通して上記ポリシリコン層へと向かってくる光を上記絶縁層により遮蔽することが可能である。したがって、上記薄膜トランジスタ素子の誤動作防止に適している。
本発明の好ましい実施の形態においては、上記絶縁層は、その厚さが100〜300Åである。このような構成によれば、上記ポリシリコン層の平均結晶粒径の拡大に好適である。
本発明の好ましい実施の形態においては、上記ポリシリコン層は、その平均結晶粒径が100〜150nmである。このような構成によれば、上記薄膜トランジスタ素子の移動度を、たとえば30〜100cm2/VSとすることが可能である。したがって、上記薄膜トランジスタ素子のスイッチング時間の短縮に有利である。
本発明の第2の側面によって提供される薄膜トランジスタ素子の製造方法は、基板上にこの基板よりも熱伝導率が大きい絶縁層を形成する工程と、上記絶縁層の一部分を覆い、かつ、他の部分を露出させるようにしてアモルファスシリコン層を形成する工程と、上記絶縁層を上記基板よりも高い温度とした状態で、上記アモルファスシリコン層に対して結晶化処理を施すことによりポリシリコン層を形成する工程と、を有することを特徴としている。このような構成によれば、本発明の第1の側面によって提供される薄膜トランジスタ素子を適切に製造することができる。特に、上記結晶化処理における上記アモルファスシリコン層の冷却速度を遅くすることが可能であり、上記ポリシリコン層の平均結晶粒径の拡大を図ることができる。
本発明の好ましい実施の形態においては、上記ポリシリコン層を形成する工程においては、雰囲気温度を500〜600℃とした状態で上記結晶化処理を施す。このような構成によれば、上記ポリシリコン層の平均結晶粒径の拡大に好ましい。
本発明の好ましい実施の形態においては、上記絶縁層を形成する工程においては、Al2O3により上記絶縁層を形成する。このような構成によれば、上記絶縁層を比較的熱伝導率が高いものとすることが可能であり、上記結晶化処理における上記アモルファスシリコン層の冷却速度を遅くするのに適している。
本発明の好ましい実施の形態においては、上記絶縁層を形成する工程においては、上記絶縁層の厚さが100〜300Åとなるように形成する。このような構成によれば、上記ポリシリコン層の平均結晶粒径を大きくするのに好適である。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図1は、本発明の第1の側面に係る薄膜トランジスタ素子の一例を示している。この薄膜トランジスタ素子Aは、基板1、絶縁層3、ポリシリコン層2、ゲート電極4、ソース電極5A,ドレイン電極5B、ゲート絶縁膜6、および層間絶縁膜7を具備して構成されている。薄膜トランジスタ素子Aは、たとえば液晶表示装置(図示略)にマトリクス状に配置された複数の画素(図示略)について、それぞれの画素に対応する液晶層(図示略)の偏光状態を切り替えるいわゆる画素スイッチングのために用いられるものである。
基板1は、いわゆる絶縁基板であり、たとえば石英ガラスからなる。基板1の表面を平滑化するために、SiO2などの被膜が形成される場合もある。
絶縁層3は、たとえばAl2O3などの絶縁体からなり、その厚さがたとえば100〜300Å程度とされており、基板1上に形成されている。絶縁層3は、介在部3aと延出部3bとを有している。介在部3aは、基板1とポリシリコン層2との間に介在する部分である。延出部3bは、ポリシリコン層2から基板1の面内方向に延びている部分である。
ポリシリコン層2は、絶縁層3上に形成されており、その厚さが500〜1000Å程度とされている。ポリシリコン層2は、たとえばアモルファスシリコン層に対してエキシマレーザアニール(以下ELA)などの結晶化処理を施すことにより形成される。ポリシリコン層2には、チャネル領域21、ソース領域22A、およびドレイン領域22Bが形成されている。これにより、ポリシリコン層2は、薄膜トランジスタ素子Aのスイッチング機能を実現するいわゆる活性層となっている。チャネル領域21は、ポリシリコン層2のほぼ中央に位置している。ソース領域22Aおよびドレイン領域22Bは、チャネル領域21を挟むように配置されている。ソース領域22Aおよびドレイン領域22Bは、後述するインプランテーション処理により得られるn+型のポリシリコンからなる。
ゲート絶縁膜6は、たとえばSiO2からなり、ポリシリコン層2を覆っている。ゲート絶縁膜6は、たとえば500〜800Å程度の厚さとされる。
ゲート電極4は、チャネル領域21に作用させる電界を発生させるためのものであり、ゲート絶縁膜6を介してチャネル領域21の図中上方に設けられている。本実施形態においては、ゲート電極4は、ポリシリコンからなり、たとえば4000Å程度の厚さとされる。ゲート電極4が高電位または低電位の状態とされることにより、薄膜トランジスタ素子AがON状態またはOFF状態とされ、上記画素に対するスイッチングがなされる。
ソース電極5Aおよびドレイン電極5Bは、金属製の電極であり、たとえばAl、Al−Si−CuまたはAl−Siからなる。ソース電極5Aは、画素電極(図示略)に導通しており、ドレイン電極5Bは、信号配線(図示略)に導通している。また、ソース電極5Aおよびドレイン電極5Bは、ポリシリコン層2のソース領域22Aおよびドレイン領域22Bにそれぞれ導通している。薄膜トランジスタ素子AがON状態とされると、ソース電極5Aとドレイン電極5Bとの間に画素電圧による電流が流れる。
層間絶縁膜7は、たとえばSiO2またはSiNからなり、基板1、ポリシリコン層2、ゲート絶縁膜6、およびゲート電極4や、ソース電極5Aおよびドレイン電極5Bそれぞれの図中下部を覆っている。層間絶縁膜7には、コンタクトホール7a,7bが形成されており、ソース電極5Aおよびドレイン電極5Bがそれぞれ貫通している。層間絶縁膜7の表面には、ソース電極5Aおよびドレイン電極5Bの図中上端がそれぞれ露出している。
次に、薄膜トランジスタ素子Aの製造方法について、図2〜図8を参照しつつ以下に説明する。
まず図2に示すように、基板1上に絶縁層3を形成する。絶縁層3の形成は、たとえばAl2O3を用いたスパッタ法により100〜300Å程度の厚さのAl2O3の薄膜を形成し、このAl2O3の薄膜に対してエッチングなどを用いたパターン形成を施すことにより行う。
次に図3に示すように、ポリシリコン層2を形成する。このポリシリコン層2を形成するには、まず、成膜ガスとしてSiH4、キャリアガスとしてN2またはHeを用いたCVD法などを用いて基板1および絶縁層3を覆うように600〜1200Åの厚さでアモルファスシリコンを堆積させ、このアモルファスシリコンに対してドライエッチングなどを用いたパターン形成を施すことによりアモルファスシリコン層を形成する。このパターン形成の結果、絶縁層3のうち上記アモルファスシリコン層と基板1との間に介在する部分が介在部3aとなり、上記アモルファスシリコン層から露出した部分が延出部3bとなる。
上記アモルファスシリコン層を形成した後には、上記アモルファスシリコン層に対して結晶化処理を施すことにより、ポリシリコン層2を形成する。この結晶化処理としては、たとえばELAを用いる。ELAを行う際には、雰囲気温度を常温よりも高い温度、たとえば500〜600℃程度としておく。このとき、絶縁層3のうち、延出部3bは上記雰囲気にさらされているため、上記雰囲気から延出部3bを介して介在部3aへと熱が伝達される。絶縁層3は、比較的熱伝導率の大きいAl2O3からなるため、この伝熱は比較的迅速に行われる。これにより、絶縁層3は、たとえば常温程度の基板1と比べて高温となっている。この状態で、上記アモルファスシリコン層の上面にエキシマレーザの高出力パルス光Lを照射する。このパルス光Lが上記アモルファスシリコン層に吸収されると熱エネルギへと変換される。これにより、上記アモルファスシリコン層が高温となり溶融する。パルス光Lの照射が終了すると、上記アモルファスシリコン層の溶融部の冷却が開始する。上述したように絶縁層3は比較的高温とされているため、上記ポリシリコン層の溶融部からの放熱が抑制され、上記溶融部における冷却が比較的緩やかに進む。この冷却速度が遅いほど、上記冷却過程において結晶粒の成長が促進される。したがって、上記アモルファスシリコン層の固化が完了したときには、平均結晶粒径が比較的大きいポリシリコン層2が得られる。このような結晶化処理によれば、ポリシリコン層2の平均結晶粒径を、たとえば100〜150nm程度とすることができる。
次に、図4に示すように、ポリシリコン層2を覆うようにゲート絶縁膜6を形成する。これは、たとえば、ポリシリコン層2を950〜1050℃程度でいわゆるO2ドライ酸化させることにより行う。これにより、ポリシリコン層2の厚さが500〜1000Å程度に減じるとともに、SiO2からなる500〜800Å程度の厚さのゲート絶縁膜6が形成される。
続いて、図5に示すように、ゲート電極4を形成する。ゲート電極4を形成は、ゲート絶縁膜6を覆うように、ポリシリコンの薄膜を形成し、このポリシリコンの薄膜に対してSF6を用いたドライエッチングなどによるパターン形成を施すことによりおこなう。ゲート電極4は、たとえば4000Å程度の厚さとしておく。ゲート電極4を形成した後は、たとえばヒ素を用いたインプランテーション処理を施すことにより、ソース領域22Aおよびドレイン領域22Bを形成する。ポリシリコン層2のうちソース領域22Aおよびドレイン領域22Bに挟まれた部分がチャネル領域21となる。
続いて、図6に示すように、SiO2またはSiNからなる層間絶縁膜7を形成する。層間絶縁膜7の形成は、たとえば400℃程度の環境下においてプラズマCVD法を用いてなされる。
層間絶縁膜7を形成した後は、図7に示すように、たとえばドライエッチングによりコンタクトホール7a,7bを形成する。このドライエッチングの処理においては、コンタクトホール7a,7bの先端がポリシリコン層2内にとどまるようにエッチング制御を行う。
次に、図8に示すように導体の薄膜5’を形成する。導体の薄膜5’の形成は、たとえばAi、Al−Si−CuまたはAl−Siを用いたスパッタ法により行う。スパッタ法によれば、コンタクトホール7a,7b内を埋めるように導体の薄膜5’を形成することができる。
この後は、導体の薄膜5’に対してドライエッチングなどを施すことにより、図1に示すソース電極5Aおよびドレイン電極5Bを形成する。以上の工程により、薄膜トランジスタ素子Aが得られる。
次に、薄膜トランジスタ素子Aの作用について説明する。
本実施形態によれば、ポリシリコン層2の平均結晶粒径が100〜150nmと比較的大粒径であることにより、薄膜トランジスタ素子Aの移動度を、30〜100cm2/VSとすることが可能である。これは、従来の薄膜トランジスタ素子において、ポリシリコン層の平均結晶粒径が30〜50nmである場合に、その移動度が1cm2/VS程度であることと比べて、格段に大きい移動度である。このため、薄膜トランジスタ素子Aにおけるキャリアの移動速度が速くなり、スイッチング時間の短縮が可能である。したがって、液晶表示装置の高精細化、および表示切替速度の高速化に適切に対応することができる。
絶縁層3の材質として、Al2O3を用いることにより、絶縁層3がソース領域22Aとドレイン領域22Bとを不当に導通させることを回避しつつ、絶縁層3を熱伝導率が比較的大きいものとすることができる。絶縁層3の熱伝導率が大きいほど、図3に示したアモルファスシリコン層の結晶化処理において、雰囲気から絶縁層3への伝熱を促進して、絶縁層3を比較的高温とすることが可能である。これにより、アモルファスシリコン層の溶融部からの放熱が緩やかとなり冷却速度が遅くなる。これは、ポリシリコン層2の平均結晶粒径を大きくするのに有利である。発明者らの研究によれば、絶縁層3の厚さを100〜300Å程度とすれば、上記アモルファスシリコン層の冷却速度のコントロールを適切に行うことができるという結果が得られた。なお、Al2O3は、透光性を有さないため、図1において図中下方から向かってくる光を絶縁層3により遮蔽して、このような光がポリシリコン層2に照射されることを回避することが可能である。したがって、薄膜トランジスタ素子Aの誤動作防止効果が期待できる。
ポリシリコン層2を500〜1000Å程度の比較的薄い層とすることにより、薄膜トランジスタ素子AのいわゆるON/OFF電流比を大きくすることができる。ON/OFF電流比が大きいと、OFF時のリーク電流を小さくする一方で、ON電流を大きくするのに有利である。したがって、薄膜トランジスタ素子Aが用いられた液晶表示装置のコントラストを向上させることが可能であり、画質の向上を図ることができる。
本発明に係る薄膜トランジスタ素子およびその製造方法は、上述した実施形態に限定されるものではない。本発明に係る薄膜トランジスタ素子の各部の具体的な構成は、種々に設計変更自在である。また、本発明に係る薄膜トランジスタ素子の製造方法に含まれる各処理は、種々に変更自在である。
絶縁層の材質としては、Al2O3に限定されず、良好な絶縁体であり、かつ基板の材質やアモルファスシリコンよりも熱伝導率が大きい材質であればよい。
ポリシリコン層を形成するための結晶化処理においては、雰囲気を500〜600℃とすることにより絶縁層を昇温することのほかに、図9に示すようにヒータHを絶縁層3の延出部3bに押し付けることにより絶縁層3を昇温してもよい。また、上記結晶化処理としては、ELAを用いれば処理時間の短縮に適しているが、本発明はこれに限定されない。
本発明に係る薄膜トランジスタ素子は、液晶表示装置のスイッチングに用いられるのに適しているが、これは一例でありこれに限定されるものではない。
A 薄膜トランジスタ素子
1 基板
2 ポリシリコン層
21 チャネル領域
22A ソース領域
22B ドレイン領域
3 絶縁層
3a 介在部
3b 延出部
4 ゲート電極
5A ソース電極
5B ドレイン電極
6 ゲート絶縁膜
7 層間絶縁膜
7a,7b コンタクトホール
1 基板
2 ポリシリコン層
21 チャネル領域
22A ソース領域
22B ドレイン領域
3 絶縁層
3a 介在部
3b 延出部
4 ゲート電極
5A ソース電極
5B ドレイン電極
6 ゲート絶縁膜
7 層間絶縁膜
7a,7b コンタクトホール
Claims (8)
- 基板と、
上記基板上に形成されており、かつチャネル領域とこれを挟むソース領域およびドレイン領域とを有するポリシリコン層と、を備える薄膜トランジスタ素子であって、
上記基板および上記ポリシリコン層の間に介在する部分と上記ポリシリコン層から上記基板の面内方向に延びる部分とを有し、かつ上記基板よりも熱伝導率が大きい絶縁層をさらに備えていることを特徴とする、薄膜トランジスタ素子。 - 上記絶縁層は、Al2O3からなる、請求項1に記載の薄膜トランジスタ素子。
- 上記絶縁層は、その厚さが100〜300Åである、請求項1または2に記載の薄膜トランジスタ素子。
- 上記ポリシリコン層は、その平均結晶粒径が100〜150nmである、請求項1ないし3のいずれかに記載の薄膜トランジスタ素子。
- 基板上にこの基板よりも熱伝導率が大きい絶縁層を形成する工程と、
上記絶縁層の一部分を覆い、かつ、他の部分を露出させるようにしてアモルファスシリコン層を形成する工程と、
上記絶縁層を上記基板よりも高い温度とした状態で、上記アモルファスシリコン層に対して結晶化処理を施すことによりポリシリコン層を形成する工程と、を有することを特徴とする薄膜トランジスタ素子の製造方法。 - 上記ポリシリコン層を形成する工程においては、雰囲気温度を500〜600℃とした状態で上記結晶化処理を施す、請求項5に記載の薄膜トランジスタ素子の製造方法。
- 上記絶縁層を形成する工程においては、Al2O3により上記絶縁層を形成する、請求項5または6に記載の薄膜トランジスタ素子の製造方法。
- 上記絶縁層を形成する工程においては、上記絶縁層の厚さが100〜300Åとなるように形成する、請求項5ないし7のいずれかに記載の薄膜トランジスタ素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005107136A JP2006287083A (ja) | 2005-04-04 | 2005-04-04 | 薄膜トランジスタ素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005107136A JP2006287083A (ja) | 2005-04-04 | 2005-04-04 | 薄膜トランジスタ素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006287083A true JP2006287083A (ja) | 2006-10-19 |
Family
ID=37408624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005107136A Pending JP2006287083A (ja) | 2005-04-04 | 2005-04-04 | 薄膜トランジスタ素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006287083A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05206468A (ja) * | 1991-09-02 | 1993-08-13 | Fuji Xerox Co Ltd | 薄膜トランジスタおよびその製造方法 |
JPH07235490A (ja) * | 1994-02-23 | 1995-09-05 | Sony Corp | 多結晶シリコン薄膜形成方法およびmosトランジスタのチャネル形成方法 |
-
2005
- 2005-04-04 JP JP2005107136A patent/JP2006287083A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05206468A (ja) * | 1991-09-02 | 1993-08-13 | Fuji Xerox Co Ltd | 薄膜トランジスタおよびその製造方法 |
JPH07235490A (ja) * | 1994-02-23 | 1995-09-05 | Sony Corp | 多結晶シリコン薄膜形成方法およびmosトランジスタのチャネル形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107275350B (zh) | 阵列基板及其制作方法和显示装置 | |
JP4109266B2 (ja) | 低温ポリシリコン薄膜トランジスタ及びその製造方法 | |
TWI509810B (zh) | 薄膜電晶體及其製造方法與液晶顯示裝置 | |
JPWO2002095834A1 (ja) | 薄膜トランジスタ及びアクティブマトリクス型表示装置及びそれらの製造方法 | |
CN103839825A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
JP2003273361A (ja) | 半導体装置およびその製造方法 | |
JPH10189998A (ja) | 表示用薄膜半導体装置及びその製造方法 | |
KR20100069270A (ko) | 박막 트랜지스터, 그의 형성방법 및 박막 트랜지스터를 구비하는 평판 표시장치 | |
US8158984B2 (en) | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same | |
KR100585873B1 (ko) | 폴리실리콘 액정표시소자 및 그 제조방법 | |
JPH05206468A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP3896624B2 (ja) | 薄膜半導体装置及びそれを用いた表示装置 | |
JP2006287084A (ja) | 薄膜トランジスタ素子およびその製造方法 | |
CN105261636B (zh) | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 | |
JP2004039701A (ja) | 半導体装置の作製方法 | |
US20050224876A1 (en) | [structure of ltps-tft and method of fabricating channel layer thereof] | |
JPH10209467A (ja) | 薄膜半導体装置 | |
JP4364481B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2006287083A (ja) | 薄膜トランジスタ素子およびその製造方法 | |
US8343796B2 (en) | Method of fabricating thin film transistor by crystallization through metal layer forming source and drain electrodes | |
JP4545260B2 (ja) | 半導体装置の作製方法 | |
WO2019171590A1 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2006229026A (ja) | 薄膜トランジスタ素子およびその製造方法 | |
JP2001320056A (ja) | 薄膜トランジスタの製造方法及び薄膜半導体装置 | |
JP2002110542A (ja) | Si系半導体薄膜の製造方法、薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A02 | Decision of refusal |
Effective date: 20111115 Free format text: JAPANESE INTERMEDIATE CODE: A02 |