JP2002110542A

JP2002110542A - Ｓｉ系半導体薄膜の製造方法、薄膜トランジスタ

Info

Publication number: JP2002110542A
Application number: JP2000296352A
Authority: JP
Inventors: Norihiko Kamiura; 紀彦上浦; Shuichi Uchikoga; 修一内古閑
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-09-28
Filing date: 2000-09-28
Publication date: 2002-04-12

Abstract

(57)【要約】【課題】移動度などの膜電気特性がよく、膜の汚染を
防ぐ事の可能な、Ｓｉ系半導体薄膜の製造方法、このＳ
ｉ系半導体薄膜を用いた薄膜トランジスタを提供する。【解決手段】本発明は絶縁性基板１１上にアモルファ
スのＳｉ系半導体層１２を形成する工程と、アモルファ
スのＳｉ系半導体層１２の上に絶縁性層１３を形成して
パターニングする工程と、Ｓｉ系半導体１２の結晶化の
臨界エネルギー以上のエネルギーのレーザーをＳｉ系半
導体層１２に間欠的に複数回照射するレーザー照射工程
とを具備することを特徴とするＳｉ系半導体薄膜の製造
方法を提供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、Ｓｉ系半導体薄膜
の製造方法、薄膜トランジスタに関する。

【０００２】

【従来の技術】エレクトロルミネッセンス、プラズマ、
液晶等を用いた表示デバイスは、表示部の大型化が可能
である為、事務機器やコンピュータ等の表示装置、或い
は特殊な表示装置として要求が高まっている。これらの
中で、スイッチング素子として薄膜トランジスタのアク
ティブマトリックスアレイを用いた液晶表示装置は、表
示品位が高く低消費電力である為、その開発が盛んに行
われている。

【０００３】ところで、アクティブマトリックスアレイ
を作成するには、ガラス等の基板上にアモルファスシリ
コン（ａ−Ｓｉ）等の薄膜を形成する必要がある。また
近年、トランジスタの活性層には従来用いられていたａ
−Ｓｉに代わって、多結晶シリコン（ｐｏｌｙ−Ｓｉ）
薄膜が用いられるようになってきている。

【０００４】ｐｏｌｙ−Ｓｉ膜の利点は、ａ−Ｓｉ膜と
比較して膜中を担体（キャリア）が速く移動することが
可能な点である。キャリアが速く移動できることによ
り、スイッチング時間を短くする事が出来、また小さな
素子サイズでも高速で液晶を駆動することが出来る。

【０００５】また、従来のａ−Ｓｉ膜を用いた液晶ディ
スプレイでは、画素のトランジスタを駆動する回路は高
速である必要性がある為に、駆動用回路は、画素とは別
に用意し、周辺に実装していた。しかしｐｏｌｙ−Ｓｉ
膜を用いれば、その高速性により画素のトランジスタと
駆動用回路は同工程で作成する事が可能となり、コスト
ダウンにもつながる。

【０００６】近年、ガラス等の絶縁性基板上にｐｏｌｙ
−Ｓｉ膜を作成する技術が進歩し、例えば特開平７−１
６１６３５には新たな固相成長法が、また日経ＢＰ社発
行のフラットパネルディスプレイ９８，ｐ２１８（１９
９８）にはエキシマレーザを用いたアニール方法（ＥＬ
Ａ法）などが示されている。これらの方法によって、プ
ロセス温度を実質的に低下させる事が可能となり、安価
なガラス基板で表示装置を作成する事が出来るようにな
った。

【０００７】しかしながら、これらの方法でｐｏｌｙ−
Ｓｉ膜を作成した場合、ｐｏｌｙ−Ｓｉの結晶の粒径が
小さく粒界が多い為移動度が低く、十分な膜電気特性が
得られなかった。

【０００８】また、これらの方法でｐｏｌｙ−Ｓｉ膜を
作成した際はこれらの粒界の位置も制御出来ないことか
ら、最終的に出来たデバイスの位置関係によっては、不
適切な位置にｐｏｌｙ−Ｓｉの粒界や良い結晶部分があ
るということも起こるため、素子間の特性のばらつきの
要因となっていた。

【０００９】さらに、ＥＬＡ法によるｐｏｌｙ−Ｓｉ膜
の作成プロセスでは、ａ−Ｓｉ膜の表面に大気中で直接
ＥＬＡを行い、その後にゲート絶縁膜を成膜する為、ｐ
ｏｌｙ−Ｓｉ膜界面が汚染されて、所望のしきい電圧に
制御することが困難であるという問題があった。特に、
大気中等から混入する炭素は、出来たｐｏｌｙ−Ｓｉ膜
の特性を大きく変えてしまうことがわかっている。した
がって、トランジスタのしきい電圧のばらつきとして数
十ｍＶ程度が限界であるようなアナログ回路や、デジタ
ル−アナログ変換器等には適さない。すると、結局いく
つかのアナログ回路は別に実装する事が必要となる。

【００１０】

【発明が解決しようとする課題】上述したように、従来
の方法でｐｏｌｙ−Ｓｉ膜を作成した場合、ｐｏｌｙ
−Ｓｉの結晶の粒径が小さく粒界が多い為、移動度が低
く、十分な膜電気特性が得られなかった。

【００１１】また、これらの粒界の位置も制御出来ない
ことから、最終的に出来たデバイスの位置関係によって
は、不適切な位置にｐｏｌｙ−Ｓｉの粒界や良い結晶部
分があるということも起こるため、素子間の特性のばら
つきの要因となっていた。

【００１２】さらに、ＥＬＡ法によるｐｏｌｙ−Ｓｉ
膜の作成プロセスでは、ａ−Ｓｉ膜の表面に大気中で直
接ＥＬＡを行い、その後にゲート絶縁膜を成膜する為、
ｐｏｌｙ−Ｓｉ膜界面が汚染されて、所望のしきい電圧
に制御することが困難であるという問題があった。

【００１３】そこで、本発明はこれらのことに鑑み、移
動度などの膜電気特性がよく、膜の汚染を防ぐ事の可能
な、Ｓｉ系半導体薄膜の製造方法、このＳｉ系半導体薄
膜を用いた薄膜トランジスタの提供を目的とする。

【００１４】

【課題を解決するための手段】そこで本発明の第１は、
絶縁性基板上にアモルファスのＳｉ系半導体層を形成す
る工程と、アモルファスのＳｉ系半導体層の上に絶縁性
層を形成してパターニングする工程と、Ｓｉ系半導体の
結晶化の臨界エネルギー以上のエネルギーのレーザーを
Ｓｉ系半導体層に間欠的に複数回照射するレーザー照射
工程とを具備することを特徴とするＳｉ系半導体薄膜の
製造方法を提供する。

【００１５】本発明の第１では、レーザー照射工程を、
真空中または窒素雰囲気中において行っても良い。

【００１６】また本発明の第１では、レーザー照射工程
を、絶縁性基板を２００℃以上に加熱しながら行っても
良い。

【００１７】本発明の第２は、絶縁性基板と、絶縁性基
板上に設けられるＳｉ系半導体層と、Ｓｉ系半導体層上
に設けられるゲート絶縁膜とを具備し、Ｓｉ系半導体層
のゲート絶縁膜の端部下で、Ｓｉ系半導体の結晶粒がゲ
ート絶縁膜中心部から端部方向へ端部を越えて延在し、
ゲート絶縁膜の外側のＳｉ系半導体層の結晶粒は、端部
下のＳｉ系半導体層の結晶粒より粒径が小さいことを特
徴とする薄膜トランジスタを提供する。

【００１８】本発明の第２では、ゲート絶縁膜として、
ＳｉＯ_２、Ｓｉ_３Ｎ_４、ＳｉＯＮまたはＴａ_２Ｏ_５の単
層膜、もしくはこれらの積層膜を用いても良い。

【００１９】

【発明の実施の形態】以下に本発明の実施形態を図面を
参照しつつ詳細に説明するが、本発明はこれらの実施形
態に限定されるものではない。

【００２０】（第１の実施形態）本発明の第１の実施形
態のＳｉ薄膜の平面図を図１（ａ）に、図１（ａ）のＡ
−Ａ´に沿う断面図を図１（ｂ）に示す。本実施形態の
Ｓｉ薄膜は、図１に示すように、絶縁性基板１１とＳｉ
層１２、絶縁性層１３からなる。図１（ａ）は透視図と
し、絶縁性層１３下のＳｉ層１２も破線で示す。本実施
形態の半導体薄膜の製造方法を次に示す。

【００２１】まず、絶縁性基板１１としてコーニング社
製１７３７を用い、この絶縁性基板１１の上にＣＶＤ法
またはスパッタリング法によって、Ｓｉ層１２としてａ
−Ｓｉ膜を約５０ｎｍの厚さとなるよう形成する。Ｓｉ
層１２の上にはＣＶＤ法またはスパッタリング法によっ
て、絶縁性層１３としてＳｉＯ_２膜を約５０ｎｍの厚さ
となるよう形成し、約０．３μｍ〜約１０μｍの幅のス
トライプ状となるようパターニングを行う。図１では、
形成するＳｉ薄膜の一部を示しているが、実際には、絶
縁性基板１１の上にＳｉ層１２が形成され、その上にス
トライプ状の絶縁性層１３が複数本形成された構成とな
る。

【００２２】パターニングされた絶縁性層１３を介して
Ｓｉ層１２にエキシマレーザーを多数回照射してアニー
ルを施す。エキシマレーザーは、エネルギーをＳｉの臨
界エネルギー以上として、パルス幅が約１０ｎｓ〜約２
００ｎｓのパルス状のものを多数回照射する。本実施形
態では、常圧窒素雰囲気中で、基板温度を約２００℃と
してＥＬＡを行い、多結晶化させる。

【００２３】多結晶化させたＳｉ層１２をＳＥＭで観察
したところ、Ｓｉ層１２の結晶粒は、絶縁性層１３のス
トライプの長さ方向の端部に対応する部分以外は、図１
に示すように、絶縁性層１３のストライプ幅の中心部付
近に粒界を持ち、結晶粒はストライプ幅の中心部付近か
ら絶縁性層１３の端部を超えるように、絶縁性層１３の
ストライプ幅方向に伸びていた。そして、この絶縁性層
１３のストライプ幅の中心部付近からストライプ幅方向
に絶縁性層１３端部を越えた位置まで伸びる長い結晶
が、ストライプ幅の長さ方向に隙間なく並ぶ。絶縁性層
１３下からその端部を越えて伸びるＳｉ層１２の結晶粒
の粒径は、それより外側の、絶縁性層１３が上にない部
分の結晶粒の粒径よりも大きい。ここで粒径とは、結晶
粒の長手方向を結ぶ直線距離のことを示す。

【００２４】本実施形態では、Ｓｉの結晶化の臨界エネ
ルギー以上のエネルギーのエキシマレーザーを、絶縁性
層１３を介して多数回照射することにより、エキシマレ
ーザーのエネルギーが十分にＳｉ層１２に透過し、Ｓｉ
層１２に加えられた熱の流れがＳｉ層１２の平面方向に
十分発生し、絶縁性層１３のストライプの外側の部分か
ら絶縁性層１３の中心付近に対応する部分までの結晶粒
の成長が起こるのである。また、このエキシマレーザー
を多数回照射することから結晶粒の粒径が大きくなる。

【００２５】また、本実施形態においてＳｉ層１２にＥ
ＬＡを行う際は、Ｓｉ層１２上に絶縁性層１３を形成し
てから行う為、Ｓｉ層１２に不純物が混入することを防
ぐことが出来る。従って、従来に比べ、格段に制御性が
向上する。

【００２６】さらに、絶縁性層１３としてＳｉＯ_２を用
いた場合は、絶縁性層１３の膜厚は約２０ｎｍ以上約８
０ｎｍ以下であることが好ましい。このような膜厚とす
ることにより、エキシマレーザーを照射する際に、絶縁
性層１３が無い場合よりも、絶縁性層１３を介してエキ
シマレーザーを照射する方が、Ｓｉ層１２に対するエキ
シマレーザーの入射強度が大きくなり、Ｓｉ層１２に十
分な熱が加わる。そして、Ｓｉ層１２で、絶縁性層１３
のストライプの幅方向の熱の流れが十分に発生し、スト
ライプの幅の外側からの粒径成長が起こる。

【００２７】また、このような方法で結晶粒を成長させ
ることにより、Ｓｉ層１２では、約０．３μｍ以上約１
０μｍ以下の粒径の結晶粒が出来るため、絶縁性層１３
のストライプ幅方向では、その中心付近に粒界があり、
ストライプ幅方向に、２つの結晶粒が絶縁性層１３のな
い部分にも広がっている。従って、Ｓｉ層１２の、絶縁
性層１３の外側の部分にも粒径の大きな結晶粒が伸びて
いる為、絶縁性層１３を新たに加工しなくても、この部
分に直接電極を接続させることで、良好な位置に粒界の
ある半導体素子を形成できる。

【００２８】本実施形態では、Ｓｉ層１２の膜厚はＥＬ
Ａによる再結晶化時のランダムな核発生を抑制する為
に、約１５０ｎｍ以下であることが望ましい。

【００２９】また、本実施形態では、ＥＬＡを行う際
に、常圧窒素雰囲気中としているが、これに限られるも
のではなく、例えば真空中で行っても良い。このよう
に、窒素雰囲気中または真空中で行うことにより、Ｓｉ
層１２への酸素の取り込み量を減らすことが出来る。Ｅ
ＬＡを行う際の雰囲気中の酸素濃度が増えると、約０．
１％を境として、Ｓｉ層１２の上に絶縁性層１３がのっ
ていない部分での結晶粒の粒界の凹凸が大きくなり、Ｍ
ＯＳ半導体の耐圧不良等の原因となる。従って、窒素雰
囲気中または真空中においてＥＬＡを行うことにより、
好ましい結晶粒が形成される。ここで、真空中とは約１
０^−３ｔｏｒｒ以下のことを示し、窒素雰囲気中とは窒
素を約９９％以上、酸素を約０．１％以下とすることを
示す。

【００３０】さらに、本実施形態では、ＥＬＡを行う際
に、絶縁性基板１１を約２００℃に加熱して行ってい
る。絶縁性基板を約２００℃以上で加熱することによ
り、エキシマレーザーによる熱が逃げず、結晶粒が十分
大きく成長するまでの時間Ｓｉ層１２を暖めておくこと
が出来る為、粒径の大きな結晶粒を形成することができ
る。また、絶縁性基板１１を加熱することによって、ラ
ンダムな核発生を抑えることも出来る。

【００３１】次に、本実施形態のＳｉ薄膜を用いて薄膜
トランジスタを作成する。本実施形態の薄膜トランジス
タの断面図を図２に示す。図２に示すように、本実施形
態の薄膜トランジスタは、本実施形態のＳｉ薄膜の絶縁
性基板１１上のＳｉ層１２をパターニングして活性層及
びソース・ドレイン電極コンタクト部とし、Ｓｉ層１２
の上の絶縁性層１３をゲート絶縁膜とする。そして、絶
縁性層１３の上にゲート電極２１が、ゲート電極２１上
には全面に層間絶縁膜２２が形成され、その上にソース
・ドレイン電極２３が形成される。ソース・ドレイン電
極２３は、コンタクトホール２４を介してＳｉ層１２の
ソース・ドレイン電極コンタクト部と接続している。

【００３２】次に、本実施形態の薄膜トランジスタの製
造方法を示す。

【００３３】まず、絶縁性基板１１上のＳｉ層１２を所
定の形状にパターニングすることにより、活性層とソー
ス・ドレイン電極コンタクト部とする。ゲート絶縁膜と
しては絶縁性層１３を用い、その上にゲート電極２１と
してＭｏを約２００ｎｍの膜厚となるようにスパッタリ
ングして、パターニングする。ゲート電極２１をパター
ニングした後に、この薄膜トランジスタをｐ型トランジ
スタとするため、イオンドーピングを行う。イオンドー
ピングの原料としては、水素希釈した約５％のジボラン
ガスを用い、加速電圧を約７０ｅＶ、ドーズ量を約３×
１０^１５ｃｍ⁻ ^２としてドーピングする。

【００３４】ゲート電極２１の上には、層間絶縁膜２２
を、シランガスとＮ_２Ｏガスを用いたＣＶＤ法で約５０
０ｎｍの膜厚となるよう形成する。層間絶縁膜２２のソ
ース・ドレイン電極コンタクト部に位置する部分に、コ
ンタクトホール２４を形成した後、ソース・ドレイン電
極２３として、Ａｌをスパッタリング法で約５００ｎｍ
の厚さとなるよう被着させ、所定の形状に加工する。

【００３５】本実施形態の薄膜トランジスタでは、従来
の方法により形成されたトランジスタと比較して、ｏｎ
電流が大きくなり、また、ｏｆｆ−ｏｎの立ち上がりも
急峻になった。また、しきい値電圧のばらつきも小さく
なった。

【００３６】これは、本実施形態のＳｉ層１２を活性
層、ソース・ドレイン電極コンタクト部として用いたた
め、Ｓｉ層１２の結晶粒が絶縁性層１３のストライプ幅
方向に伸びた形で形成されており、２つのソース・ドレ
イン電極コンタクト部の間で、粒界が絶縁性層１３の中
心部付近に１つのみしかないことから、電界効果移動度
等の膜特性が向上した為である。

【００３７】本実施形態の薄膜トランジスタでは、この
ように絶縁性層１３下のＳｉ層１２が粒径の大きな結晶
粒から形成されているため膜特性が良い。また、ＥＬＡ
を施す際には、活性層として用いるＳｉ層１２の上に絶
縁性層１３が形成されており不純物の混入を防ぐため、
界面汚染の問題も回避できる。従って、本実施形態のＳ
ｉ層１２を薄膜トランジスタの活性層として用いること
は好ましいといえる。また、本実施形態の薄膜トランジ
スタでは、絶縁性層１３をゲート絶縁膜として用いるこ
とにより、工程数が１つ減るという効果もある。

【００３８】なお、本実施形態では、絶縁性層１３とし
てＳｉＯ_２を用いているが、これに限られるものではな
い。例えば、Ｓｉ_３Ｎ_４、ＳｉＯＮ、Ａｌ_２Ｏ_３、Ｚ
ｒＯ、Ｔａ_２Ｏ_５、ＴｉＯ_２、ＭｇＦ_２またはＬｉＦ等
も単層膜またはこれらの積層膜として好ましく用いるこ
とが出来る。これらの中でも、特にＳｉＯ_２、Ｓｉ _３
Ｎ_４、ＳｉＯＮ、Ｔａ_２Ｏ_５は、これらからなる絶縁
性層１３をゲート絶縁膜として用いる際、好ましい。

【００３９】（第２の実施形態）次に、第２の実施形態
について説明する。本実施形態のＳｉ薄膜を用いた薄膜
トランジスタの断面図を図３に示す。本実施形態のＳｉ
薄膜を用いた薄膜トランジスタは、図３に示すように、
絶縁性基板１１と、絶縁性基板１１上のゲート電極３
１、ゲート電極３１上のゲート絶縁膜３２、ゲート絶縁
膜３２上のＳｉ層１２、Ｓｉ層１２上の絶縁性層１３、
絶縁性層１３上のソース・ドレイン電極３３からなる。
本実施形態の薄膜トランジスタの製造方法を次に説明す
る。

【００４０】まず、絶縁性基板１１としてコーニング社
製１７３７を用い、この絶縁性基板１１の上にスパッタ
リング法によってＭｏを約２００ｎｍの膜厚となるよう
形成してパターニングし、ゲート電極３１とする。ゲー
ト電極３１の形状は、紙面に垂直な方向を長辺とする長
方形とし、短辺に比べて長辺を十分に長くする。ゲート
電極３１を形成した絶縁性基板１１上には、ゲート絶縁
膜３２をＴＥＯＳを用いたＣＶＤ装置で約１５０ｎｍの
膜厚となるよう全面に形成する。ゲート絶縁膜３２の上
には、ＣＶＤ装置を用いて、絶縁性基板１１の温度を約
４００℃に保ち、Ｓｉ層１２としてａ−Ｓｉ膜を約５０
ｎｍの厚さとなるよう全面に形成する。Ｓｉ層１２の上
には、ＣＶＤ装置を用い、絶縁性層１３としてＳｉＯ_２
膜を約５０ｎｍの厚さとなるよう成膜した後、レジスト
を塗布してゲート電極３１をマスクして露光を行い、自
己整合的に絶縁性層１３をパターニングする。

【００４１】絶縁性層１３をパターニングした後に、ｐ
型トランジスタを形成するため、イオンドーピングを行
う。イオンドーピングの原料としては、水素希釈した約
５％のジボランガスを用いた。また、加速電圧は約７０
ｅＶとし、ドーズ量は約３×１０^１５ｃｍ^−２としてド
ーピングを行う。

【００４２】パターニングされた絶縁性層１３を介して
Ｓｉ層１２にエキシマレーザーを多数回照射してアニー
ルを施す。エキシマレーザーのエネルギーをＳｉの臨界
エネルギー以上として、線状のビームで複数回スキャン
する事によりアニールを行う。本実施形態では、常圧窒
素雰囲気中で、室温でＥＬＡを行い、多結晶化させる。

【００４３】多結晶化させたＳｉ層１２をＳＥＭで観察
したところ、Ｓｉ層１２の結晶粒は絶縁性層１３の長辺
方向の端部に対応する部分以外は、絶縁性層１３の両長
辺間の中心部付近に粒界を持ち、結晶粒がこの中心部付
近から絶縁性層１３の端部を越えるように、絶縁性層１
３の短辺方向に伸びていた。そして、この絶縁性層１３
の両長辺間の中心部付近から短辺方向に絶縁性層１３端
部を超えた位置まで伸びる長い結晶が、長辺方向に隙間
なく並ぶ。絶縁性層１３下からその端部を越えて伸びる
Ｓｉ層１２の結晶粒の粒径は、その外側の、絶縁性層１
３が上にない部分の結晶粒の粒径よりも大きい。絶縁性
層１３の長辺の端部付近では、結晶粒は絶縁性層１３下
からその短辺の端部を越えて伸びる結晶粒が形成されて
いる。

【００４４】本実施形態においても、Ｓｉの結晶化の臨
界エネルギー以上のエネルギーのエキシマレーザーの複
数回の照射が絶縁性層１３を介して行われる為に、エキ
シマレーザーのエネルギーが十分にＳｉ層１２に透過
し、Ｓｉ層１２に加えられた熱の流れがＳｉ層１２の平
面方向に十分発生し、絶縁性層１３の外側に対応する部
分から絶縁性層１３の中心付近に対応する部分までの結
晶粒の成長が起こるのである。

【００４５】次に、多結晶化させたＳｉ層１２を所定の
形状に加工することで、活性層及びソース・ドレイン電
極コンタクト部とする。

【００４６】絶縁性層１３の上にはソース・ドレイン電
極３３として、Ａｌをスパッタリング法で約５００ｎｍ
の厚さとなるよう被着させ、所定の形状に加工する。

【００４７】本実施形態の薄膜トランジスタでは、従来
の方法により形成されたトランジスタと比較して、ｏｎ
電流が大きくなり、また、ｏｆｆ−ｏｎの立ち上がりも
急峻になった。また、しきい値電圧のばらつきも小さく
なった。

【００４８】これは、本実施形態のＳｉ層１２を活性
層、ソース・ドレイン電極コンタクト部として用い、Ｓ
ｉ層１２の結晶粒が絶縁性層１３の短辺方向に伸びた形
で形成され、２つのソース・ドレイン電極コンタクト部
の間で、粒界が絶縁性層１３の中心部付近に１つのみし
かないことから、電界効果移動度等の膜特性が向上した
為である。

【００４９】本実施形態の薄膜トランジスタでは、この
ように絶縁性層１３下のＳｉ層１２が粒径の大きな結晶
粒から形成され、粒界が好ましい位置にあるため膜特性
が良い。また、ＥＬＡを施す際には、活性層として用い
るＳｉ層１２の上に絶縁性層１３が形成されており不純
物の混入を防ぐため、界面汚染の問題も回避できる。従
って、本実施形態のＳｉ層１２を、薄膜トランジスタの
活性層として用いることは好ましいといえる。

【００５０】次に、第２の実施形態の第１の変形例につ
いて説明する。本変形例については、第２の実施形態と
異なる部分を中心に、図４の断面図を用いて説明する。
本変形例のＳｉ薄膜を用いた薄膜トランジスタは、図４
に示すように、絶縁性基板１１と、絶縁性基板１１上の
ゲート電極３１、ゲート電極３１上のゲート絶縁膜３
２、ゲート絶縁膜３２上のＳｉ層１２、Ｓｉ層１２上の
絶縁性層１３とが形成されている点は第２の実施形態と
同様であるが、絶縁性層１３がパターニングされてお
り、Ｓｉ層１２に接続するソース・ドレイン電極３３
が、絶縁性層１３には接していない点が第２の実施形態
とは異なる。

【００５１】本変形例の薄膜トランジスタの製造方法
を、図４を用い、第２の実施形態と異なる点を中心に説
明する。

【００５２】まず、絶縁性基板１１上に、ゲート電極３
１、ゲート絶縁膜３２、Ｓｉ層１２、絶縁性層１３を形
成し、Ｓｉ層１２にイオンドーピングを行いＥＬＡを施
すまでの工程を、第２の実施形態と同様の材料、方法を
用いて行う。このような方法でＳｉ層１２を多結晶化す
ることにより、第２の実施形態と同様の理由から、絶縁
性層１３の外側の部分から絶縁性層１３の中心付近まで
の結晶粒の成長が起こり、結晶粒の粒径は十分に大きな
ものとなる。

【００５３】次に、多結晶化させたＳｉ層１２を所定の
形状に加工することで、活性層及びソース・ドレイン電
極コンタクト部とする。また、絶縁性層１３のパターニ
ングを行う。

【００５４】Ｓｉ層１２の上にはソース・ドレイン電極
３３として、Ａｌをスパッタリング法で約５００ｎｍの
厚さとなるよう被着させ、所定の形状に加工する。その
際、ソース・ドレイン電極３３は絶縁性層１３と重なり
を持たないようにする。

【００５５】本変形例の薄膜トランジスタでも、第２の
実施形態と同様の理由から、従来の方法により形成され
たトランジスタと比較して、ｏｎ電流が大きくなり、ま
た、ｏｆｆ−ｏｎの立ち上がりも急峻になった。また、
しきい値電圧のばらつきも小さくなった。

【００５６】さらに、本変形例では、ゲート電極３３と
絶縁性層１３が重なりを持たないことから、ゲート電極
３３とＳｉ層１２の間で容量を持たないため、好まし
い。

【００５７】次に、第２の実施形態の第２の変形例につ
いて説明する。本変形例については、第２の実施形態の
第１の変形例と異なる部分を中心に、図５の断面図を用
いて説明する。本変形例のＳｉ薄膜を用いた薄膜トラン
ジスタは、図５に示すように、絶縁性基板１１と、絶縁
性基板１１上のゲート電極３１、ゲート電極３１上のゲ
ート絶縁膜３２、ゲート絶縁膜３２上のＳｉ層１２、Ｓ
ｉ層１２上の絶縁性層１３とが形成されており、絶縁性
層１３がパターニングされている点は第２の実施形態の
第１の変形例と同様であるが、その上に層間絶縁膜５１
が形成され、コンタクトホール５２を介してソース・ド
レイン電極５３がＳｉ層１２と接続している点が、第２
の実施形態の第１の変形例とは異なる。

【００５８】本変形例の薄膜トランジスタの製造方法
を、図５を用い、第２の実施形態の第１の変形例と異な
る点を中心に説明する。

【００５９】まず、絶縁性基板１１上に、ゲート電極３
１、ゲート絶縁膜３２、Ｓｉ層１２、絶縁性層１３を形
成し、Ｓｉ層１２にイオンドーピングを行いＥＬＡを施
し、多結晶化させたＳｉ層１２と絶縁性層１３を所定の
形状に加工するまでの工程を、第２の実施形態の第１の
変形例と同様の材料、方法を用いて行う。このような方
法でＳｉ層１２を多結晶化することにより、第２の実施
形態の第１の変形例と同様の理由から、絶縁性層１３の
外側に対応する部分から絶縁性層１３の中心付近に対応
する部分までの結晶粒の成長が起こり、結晶粒の粒径は
十分に大きなものとなる。

【００６０】なお本変形例では、絶縁性層１３をパター
ニングした後に、ｐ型トランジスタとｎ型トランジスタ
を形成するため、イオンドーピングを行う。イオンドー
ピングの原料としては、ｐ型トランジスタを形成するた
めには水素希釈した約５％のジボランガスを用い、ｎ型
トランジスタを形成するためには水素希釈した約５％の
ホスフィンガスを用いた。また、加速電圧は約７０ｅＶ
とし、ドーズ量は、ｐ型トランジスタでは約３×１０
^１５ｃｍ^−２としてｎ型トランジスタでは約１×１０
^１５ｃｍ^−２としてドーピングを行う。なお、ｎ型トラ
ンジスタを作成したい箇所ではジボランガスのドーピン
グを行う前に、ｐ型トランジスタを作成したい箇所では
ホスフィンガスのドーピングを行う前にそれぞれレジス
トによってマスクを作成し、イオンを打ち込まれないよ
うな措置を施す。

【００６１】次に、Ｓｉ層１２と絶縁性層１３をパター
ニングした上に、全面に層間絶縁膜５１を、シランガス
とＮ_２Ｏガスを用いたＣＶＤ法で約５００ｎｍの膜厚と
なるよう形成する。層間絶縁膜５１のソース・ドレイン
電極コンタクト部に位置する部分に、コンタクトホール
５２を形成した後、ソース・ドレイン電極５３として、
Ａｌをスパッタリング法で約５００ｎｍの厚さとなるよ
う被着させ、所定の形状に加工する。

【００６２】本変形例においては、これらのｐ型トラン
ジスタ、ｎ型トランジスタを用いてＣＭＯＳインバータ
を１９段組み合わせたリングオシレータを作成する。ト
ランジスタサイズは、ｎ型ではチャネル幅Ｗ／チャネル
長Ｌ＝約３μｍ／約０．６μｍ、ｐ型ではＷ／Ｌ＝約５
μｍ／約０．６μｍとしている。

【００６３】そして電源電圧を約５．５Ｖとした際、発
振周波数は約５５０ＭＨｚ、インバータ１段あたりの遅
れ時間は約４０ピコ秒となった。従来法であるＥＬＡ法
を用いて得られる同様のインバータの遅れ時間は、約２
５０ピコ秒である為、約１／６となり、電界効果移動度
が格段に向上したといえる。

【００６４】また、同様に本変形例により形成される薄
膜トランジスタを用いて上述したようなリングオシレー
タを２０個形成し、発振周波数を調べたところ、最大で
約６１６ＭＨｚ、最小で約６０３ＭＨｚとなりばらつき
が小さかった。これは活性層として用いるＳｉ層１２の
結晶粒の粒径が大きく、またＥＬＡを施す際にＳｉ層１
２の上に絶縁性層１３が形成され不純物の混入を防いで
いることから膜特性が良好なためである。従って、特性
の良好な本実施形態のＳｉ層１２を活性層、ソース・ド
レイン電極コンタクト部として均一な素子が形成され、
ばらつきの小さい、高品質な薄膜トランジスタを作成す
る事が出来たといえる。

【００６５】また、本変形例においては、Ｓｉ層１２と
ソース・ドレイン電極５３との間に層間絶縁膜５１を設
けていることから、Ｓｉ層１２とソース・ドレイン電極
５３との間に距離があるために容量を持たず、好まし
い。

【００６６】（第３の実施形態）次に、第３の実施形態
について説明する。本実施形態のＳｉ薄膜を用いた抵抗
体の平面図を図６（ａ）に、図６（ａ）のＢ−Ｂ´に沿
う断面図を図６（ｂ）に示す。本実施形態のＳｉ薄膜を
用いた抵抗体は、図６に示すように、絶縁性基板１１と
抵抗層として用いるＳｉ層１２、Ｓｉ層１２上のパシベ
ーション膜として用いる絶縁性層１３、Ｓｉ層１２に接
続する電極６１からなる。図６（ａ）は透視図とし、絶
縁性層１３、電極６１下のＳｉ層１２も破線で示す。本
実施形態の抵抗体の製造方法を次に示す。

【００６７】まず、絶縁性基板１１としてコーニング社
製１７３７を用い、この絶縁性基板１１の上にＣＶＤ法
またはスパッタリング法によって、Ｓｉ層１２としてａ
−Ｓｉ膜を約５０ｎｍの厚さとなるよう形成する。Ｓｉ
層１２の上にはＣＶＤ法またはスパッタリング法によっ
て、絶縁性層１３としてＳｉＯ_２膜を約５０ｎｍの厚さ
となるよう形成する。絶縁性層１３はパターニングを行
い、対角線の長さが約４μｍの六角形となるようにす
る。

【００６８】パターニングされた絶縁性層１３を介して
Ｓｉ層１２に、第１の実施形態と同様な条件でエキシマ
レーザーを多数回照射してアニールを施す。

【００６９】多結晶化させたＳｉ層１２をＳＥＭで観察
したところ、Ｓｉ層１２は、六角形の絶縁性層１３の中
心付近に対応する部分から放射状に、絶縁性層１３の端
部よりも先まで伸びた長い結晶粒で構成されていた。

【００７０】これは、Ｓｉの結晶化の臨界エネルギー以
上のエネルギーのエキシマレーザーを、絶縁性層１３を
介して多数回照射することにより、エキシマレーザーの
エネルギーが十分にＳｉ層１２に透過し、Ｓｉ層１２に
加えられた熱の流れがＳｉ層１２の平面方向に十分発生
し、絶縁性層１３の外側の部分から絶縁性層１３の中心
付近に対応する部分までの結晶粒の成長が起こり、中心
から放射状に伸びた結晶粒となるのである。

【００７１】次に、絶縁性層１３の中心部にコンタクト
ホール６２を形成し、絶縁性層１３の中心部と外周部付
近に、Ｓｉ層１２と接続する電極６１をＭｏやＡｌ等に
よりスパッタ成膜することにより形成する。

【００７２】本実施形態では、中心部と外周部に電極６
１を形成しており、中心部の電極６１から抵抗層として
用いるＳｉ層１２を介して、外周部の電極６１に電流を
同心円状に流す抵抗体を形成する。従って、本実施形態
では電流の経路をほぼ垂直に横切る粒界がないため、高
性能な抵抗体を形成することが出来る。

【００７３】また本実施形態では、Ｓｉ層１２を多結晶
化させる際に用いる絶縁性層１３を、パシベーション膜
として用いることから、Ｓｉ層１２の保護膜をさらに形
成する必要がない為好ましい。

【００７４】さらに、図７に示すように、絶縁性層１３
を円形として、第３の実施形態と同様な抵抗体を形成す
ると、絶縁性層１３の外周から中心部までの距離が、全
ての点で等距離となり、電流は同心円状に流れ、電流の
経路を横切る粒界は、さらに少なくなる為、好ましい。

【００７５】なお、本発明の各実施形態では、Ｓｉ系半
導体としてＳｉを用いたもののみ説明したが、これに限
られるものではなく、ＳｉＧｅ、ＳｉＣ等を用いても同
様の効果が得られる。

【００７６】

【発明の効果】以上のように、本発明によれば、移動度
などの膜電気特性がよく、膜の汚染を防ぐ事の可能な、
Ｓｉ系半導体薄膜の製造方法、このＳｉ系半導体薄膜を
用いた薄膜トランジスタを提供することが出来る。

【図面の簡単な説明】

【図１】（ａ）、（ｂ）とも本発明の第１の実施形態
のＳｉ薄膜を示す図であり、（ａ）は平面図、（ｂ）は
（ａ）のＡ−Ａ´間の断面図である。

【図２】本発明の第１の実施形態の薄膜トランジスタ
の断面図である。

【図３】本発明の第２の実施形態の薄膜トランジスタ
の断面図である。

【図４】本発明の第２の実施形態の第１の変形例の薄
膜トランジスタの断面図である。

【図５】本発明の第２の実施形態の第２の変形例の薄
膜トランジスタの断面図である。

【図６】本発明の第３の実施形態の抵抗体を示す図で
あり、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ´間の
断面図である。

【図７】本発明の第３の実施形態の変形例の抵抗体を
示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＣ−
Ｃ´間の断面図である。

【符号の説明】

１１…絶縁性基板１２…Ｓｉ層１３…絶縁性層２１、３１…ゲート電極２２、５１…層間絶縁膜２３、３３、５３…ソース・ドレイン電極２４、５２、６２…コンタクトホール３２…ゲート絶縁膜６１…電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/336 Ｆターム(参考） 5F038 AR07 AR09 AR12 EZ06 EZ14 EZ17 5F052 AA02 AA18 BB07 CA04 DA01 DB01 DB07 EA01 EA02 EA07 FA22 JA01 JA06 5F110 AA30 BB02 BB04 CC02 CC08 DD02 EE04 EE44 FF01 FF02 FF03 FF04 FF09 FF28 FF29 GG01 GG02 GG13 GG16 GG25 GG43 GG44 HJ01 HJ04 HJ12 HK03 HK33 HL03 HL04 HL23 NN35 NN71 PP03 PP05 PP10 PP13 PP23 PP31 PP40 QQ11 QQ12

Claims

【特許請求の範囲】

【請求項１】絶縁性基板上にアモルファスのＳｉ系半
導体層を形成する工程と、アモルファスの前記Ｓｉ系半
導体層の上に絶縁性層を形成してパターニングする工程
と、前記Ｓｉ系半導体の結晶化の臨界エネルギー以上の
エネルギーのレーザーを前記Ｓｉ系半導体層に間欠的に
複数回照射するレーザー照射工程とを具備することを特
徴とするＳｉ系半導体薄膜の製造方法。
【請求項２】前記レーザー照射工程を、真空中または
窒素雰囲気中において行うことを特徴とする請求項１記
載のＳｉ系半導体薄膜の製造方法。
【請求項３】前記レーザー照射工程を、前記絶縁性基
板を２００℃以上に加熱しながら行うことを特徴とする
請求項１記載のＳｉ系半導体薄膜の製造方法。
【請求項４】絶縁性基板と、前記絶縁性基板上に設け
られるＳｉ系半導体層と、前記Ｓｉ系半導体層上に設け
られるゲート絶縁膜とを具備し、前記Ｓｉ系半導体層の
前記ゲート絶縁膜の端部下で、前記Ｓｉ系半導体の結晶
粒が前記ゲート絶縁膜中心部から前記端部方向へ前記端
部を越えて延在し、前記ゲート絶縁膜の外側の前記Ｓｉ
系半導体層の結晶粒は、前記端部下の前記Ｓｉ系半導体
層の結晶粒より粒径が小さいことを特徴とする薄膜トラ
ンジスタ。
【請求項５】前記ゲート絶縁膜として、ＳｉＯ_２、Ｓ
ｉ_３Ｎ_４、ＳｉＯＮまたはＴａ_２Ｏ_５の単層膜、もしく
はこれらの積層膜を用いることを特徴とする請求項４記
載の薄膜トランジスタ。