JP2006278524A - Printed wiring board and its manufacturing method - Google Patents

Printed wiring board and its manufacturing method Download PDF

Info

Publication number
JP2006278524A
JP2006278524A JP2005092639A JP2005092639A JP2006278524A JP 2006278524 A JP2006278524 A JP 2006278524A JP 2005092639 A JP2005092639 A JP 2005092639A JP 2005092639 A JP2005092639 A JP 2005092639A JP 2006278524 A JP2006278524 A JP 2006278524A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
conductive metal
board according
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005092639A
Other languages
Japanese (ja)
Inventor
Yoshiichi Akashi
芳一 明石
Tatsuo Kataoka
龍男 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP2005092639A priority Critical patent/JP2006278524A/en
Priority to TW095110501A priority patent/TW200644745A/en
Priority to KR1020060027754A priority patent/KR20060104918A/en
Publication of JP2006278524A publication Critical patent/JP2006278524A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil

Abstract

<P>PROBLEM TO BE SOLVED: To block the dendrite-like growth of a metal among wiring patterns and to prevent shortcircuiting due to the occurrence of migration among the wiring patterns even if high voltage is applied. <P>SOLUTION: The printed wiring board 10 is made by forming a wiring pattern 15 made of conductive metal on the surface 11 of an insulating film, and an organic silicon compound is adhered to the surface of the printed wiring board. A conductive metal layer formed with an adhesive layer 13 in-between is selectively etched to form the wiring pattern 15 having the desired shape on the surface of the insulating film, and the wiring pattern is plated. Then, the wiring pattern is heated together under the organic silicon compound, and the organic silicon compound is adhered to the surface of the printed wiring board 10. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は耐マイグレーション性に優れたプリント配線基板およびこのようなプリント配線基板を製造する方法に関する。さらに詳しくは本発明は、ファインピッチでありながら、印加電圧が高い場合であってもマイグレーションの発生による短絡が生じにくいプリント配線基板およびこのようなプリント配線基板を製造する方法に関する。   The present invention relates to a printed wiring board excellent in migration resistance and a method for producing such a printed wiring board. More particularly, the present invention relates to a printed wiring board that is fine pitch and is less likely to cause a short circuit due to occurrence of migration even when the applied voltage is high, and a method of manufacturing such a printed wiring board.

エレクトロニクス産業の発達に伴い、IC（集積回路）チップ、LSI（大規模集積回路）
チップ等の電子部品を実装するプリント配線基板の需要が急速に増加している。
このようなプリント配線基板においては、電子機器の小型化、軽量化、高機能化の要望が強く、プリント配線基板に形成される配線パターンは、次第に細線化されており、既にピッチ幅が３０μｍを下回るようなプリント配線基板も実用化されている。 With the development of the electronics industry, IC (integrated circuit) chips, LSI (large scale integrated circuits)
The demand for printed wiring boards on which electronic components such as chips are mounted is rapidly increasing.
In such a printed wiring board, there is a strong demand for downsizing, weight reduction, and high functionality of electronic devices, and the wiring pattern formed on the printed wiring board is gradually becoming finer, and the pitch width is already 30 μm. A printed wiring board that is lower than that has been put into practical use.

電子機器には、多種多様な電子部品が組み込まれており、電子部品は微弱な電力で駆動するのが一般的であるが、例えば、電源回路の制御を司る電子部品、表示装置を駆動させるための電子部品などには、５０Vを超えるような高い電圧が印加されるものもある。   Electronic devices incorporate a wide variety of electronic components, and the electronic components are generally driven by weak electric power. For example, to drive electronic components that control power supply circuits and display devices. In some electronic parts, a high voltage exceeding 50V is applied.

このような電子部品を実装するプリント配線基板にも当然に高電圧が印加され、隣接する配線パターンとの配線パターン間隔が狭いと、絶縁フィルム表面、特に絶縁フィルム表面に導電性金属箔を貼着した際に用いた接着剤層内に、配線パターンを形成する金属がデンドライト状に成長して隣接する配線パターンに到達し短絡することがある。所謂マイグレーションの発生による短絡である。即ち、配線パターンに５０V以上の直流電圧を印加
した場合に、プラス極パターンからマイナス極パターンに向かって金属イオンがデンドライト状に成長する。 Of course, when a high voltage is applied to a printed wiring board on which such electronic components are mounted, and the wiring pattern interval between adjacent wiring patterns is narrow, a conductive metal foil is stuck on the surface of the insulating film, particularly on the surface of the insulating film. In the adhesive layer used at this time, the metal forming the wiring pattern may grow in a dendrite shape and reach the adjacent wiring pattern to cause a short circuit. This is a short circuit due to the occurrence of so-called migration. That is, when a DC voltage of 50 V or more is applied to the wiring pattern, metal ions grow in a dendrite shape from the positive electrode pattern toward the negative electrode pattern.

このため５０V以上あるいは６０V以上の高電圧がかかるプリント配線基板においては、配線パターンのピッチ幅を５０μｍ以下にすることはできないとされており、ピッチ幅が５０μｍ以上の所謂ラフピッチプリント配線基板が使用されているのが現状である。   For this reason, it is said that the pitch width of the wiring pattern cannot be reduced to 50 μm or less in a printed wiring board to which a high voltage of 50 V or higher or 60 V or higher is applied. This is the current situation.

このように接着剤層にデンドライト状に金属が拡散することから、デンドライト状の金属拡散の生じにくい接着剤も開発されている。しかしながら、このような接着剤は著しく高価であり、現実問題としてコスト競争の激しい一般の電子機器に組み込まれるプリント配線基板にこのような高価な接着剤を使用することはできない。   Since the metal diffuses in a dendritic manner in the adhesive layer as described above, an adhesive that hardly causes dendritic metal diffusion has been developed. However, such an adhesive is remarkably expensive, and as a practical matter, such an expensive adhesive cannot be used for a printed wiring board incorporated in a general electronic device having high cost competition.

本発明は、高い電圧を印加しても短絡の生じにくい細線化されたプリント配線基板を提供することを目的としている。
また、本発明は、高い電圧を印加しても短絡の生じにくい細線化されたプリント配線基板を製造する方法を提供することを目的としている。 An object of the present invention is to provide a thin printed wiring board that is less likely to cause a short circuit even when a high voltage is applied.
Another object of the present invention is to provide a method for manufacturing a thin printed wiring board that is less likely to cause a short circuit even when a high voltage is applied.

本発明のプリント配線基板は、絶縁フィルム表面に、導電性金属からなる配線パターンが形成されたプリント配線基板であって、該プリント配線基板の表面に有機珪素化合物が付着していることを特徴としている。   The printed wiring board of the present invention is a printed wiring board in which a wiring pattern made of a conductive metal is formed on an insulating film surface, and an organosilicon compound is attached to the surface of the printed wiring board. Yes.

本発明のプリント配線基板においては、有機珪素化合物は、少なくとも配線パターン間
の接着剤層表面に付着していることが好ましい。
本発明のプリント配線基板は、絶縁フィルムの表面に、接着剤層を介して形成された導電性金属層を選択的にエッチングして所望の形状の配線パターンを形成し、次いで、該配線パターンにメッキ処理を施した後、有機珪素化合物の共存下に加熱して、有機珪素化合物をプリント配線基板の表面に付着させることにより製造することができる。 In the printed wiring board of the present invention, the organosilicon compound is preferably attached at least to the surface of the adhesive layer between the wiring patterns.
In the printed wiring board of the present invention, a conductive metal layer formed through an adhesive layer is selectively etched on the surface of the insulating film to form a wiring pattern of a desired shape, and then the wiring pattern is formed on the wiring pattern. After the plating treatment, heating can be performed in the presence of an organic silicon compound to adhere the organic silicon compound to the surface of the printed wiring board.

本発明のプリント配線基板を製造する際の加熱処理工程で、プリント配線基板を有機珪素化合物と共存させることにより、有機珪素化合物がプリント配線基板の表面、特にエッチングにより導電性金属が除去されて露出した接着剤層表面に付着して、接着剤層の表面に水分が付着しにくくなる。デンドライト状の金属の成長（拡散）には、接着剤層に付着、あるいは、吸着される水分が関与していると考えられている。本発明のように接着剤層の表面に有機珪素化合物を付着させることにより、接着剤層の表面が疎水化されたような状態になり、接着剤層の表面に水分が著しく付着しにくい状態が形成される。このために本発明のプリント配線基板ではデンドライト状の金属の成長が少なく、従って、ピッチ幅が３０μｍ以下であり５０V以上に高電圧を印加する場合であっても、本発明のプリント
配線基板においては配線パターン間で短絡が形成されにくくなる。 In the heat treatment process for manufacturing the printed wiring board of the present invention, the organic silicon compound is exposed by removing the conductive metal by etching, particularly by etching, by allowing the printed wiring board to coexist with the organosilicon compound. It adheres to the surface of the adhesive layer, and it becomes difficult for moisture to adhere to the surface of the adhesive layer. The growth (diffusion) of dendritic metal is considered to involve water adhering to or adsorbing to the adhesive layer. By attaching an organosilicon compound to the surface of the adhesive layer as in the present invention, the surface of the adhesive layer becomes hydrophobic, and moisture is hardly attached to the surface of the adhesive layer. It is formed. For this reason, there is little growth of dendritic metal in the printed wiring board of the present invention. Therefore, even in the case where the pitch width is 30 μm or less and a high voltage is applied to 50 V or more, the printed wiring board of the present invention Short circuits are less likely to be formed between the wiring patterns.

本発明のプリント配線基板の絶縁フィルムの表面、特に絶縁フィルムの表面に形成された接着剤層の表面に有機珪素化合物が付着しており、このように有機珪素化合物を付着させることにより、配線パターンからのマイグレーションによる金属の移動が生じにくくなり、本発明のプリント配線基板に長時間に亘って電圧をかけ続けても短絡が生じにくい。   The organosilicon compound is attached to the surface of the insulating film of the printed wiring board of the present invention, in particular, the surface of the adhesive layer formed on the surface of the insulating film. It is difficult for the metal to move due to migration from the substrate, and even if a voltage is continuously applied to the printed wiring board of the present invention for a long time, a short circuit is unlikely to occur.

特に本発明によれば、配線パターンのピッチ幅が３０μｍ以下であるようなファインピッチに配線パターンが形成されたプリント配線基板であって、このような配線パターン間に５０V以上、好ましくは６０V以上の電圧を印加するようなプリント配線基板であっても、マイグレーションによる短絡の発生を防止することができる。   In particular, according to the present invention, there is provided a printed wiring board on which a wiring pattern is formed at a fine pitch such that the pitch width of the wiring pattern is 30 μm or less, and 50 V or more, preferably 60 V or more between such wiring patterns. Even in a printed wiring board to which a voltage is applied, occurrence of a short circuit due to migration can be prevented.

次に本発明のプリント配線基板およびこのプリント配線基板を製造する方法について具体的に説明する。
図１は、本発明の方法で製造した櫛型電極を有するプリント配線基板であり、図２はその断面Ａ−Ａ断面を模式的に示す断面図であり、櫛型電極のピッチ幅は３０μｍである。 Next, the printed wiring board of the present invention and the method for producing the printed wiring board will be specifically described.
FIG. 1 is a printed wiring board having a comb-shaped electrode manufactured by the method of the present invention, and FIG. 2 is a cross-sectional view schematically showing a section AA of the comb-shaped electrode. The pitch width of the comb-shaped electrode is 30 μm. is there.

本発明のプリント配線基板10は、図１および図２に示されるように、絶縁フィルム11と、この絶縁フィルム11の表面に配置された配線パターン15とを有する。
本発明のプリント配線基板10において、絶縁フィルム11は、ポリイミドフィルム、ポリイミドアミドフィルム、ポリエステルフィルム、ポリフェニレンサルファイドフィルム、ポリエーテルイミドフィルム、フッ素樹脂フィルムおよび液晶ポリマーフィルム等を挙げることできる。すなわち、これらの絶縁フィルム11は、エッチングの際に使用されるエッチング液、あるいは、洗浄の際に使用されるアルカリ溶液などに侵食されることがない程度に耐酸・耐アルカリ性を有し、さらに電子部品を実装する際などの加熱によって大きく熱変形しない程度の耐熱性を有している。こうした特性を有する絶縁フィルム11としては、ポリイミドフィルムが好ましい。 As shown in FIGS. 1 and 2, the printed wiring board 10 of the present invention includes an insulating film 11 and a wiring pattern 15 disposed on the surface of the insulating film 11.
In the printed wiring board 10 of the present invention, examples of the insulating film 11 include a polyimide film, a polyimide amide film, a polyester film, a polyphenylene sulfide film, a polyetherimide film, a fluororesin film, and a liquid crystal polymer film. That is, these insulating films 11 have acid resistance and alkali resistance to such an extent that they are not eroded by an etching solution used for etching or an alkaline solution used for cleaning. It has heat resistance to such an extent that it is not greatly deformed by heating when a component is mounted. As the insulating film 11 having such characteristics, a polyimide film is preferable.

このような絶縁フィルム11は、通常は５〜１５０μm、好ましくは５〜１２５μm、特に好ましくは２５〜７５μmの平均厚さを有している。
上記のような絶縁フィルム11に、パンチングにより、スプロケットホール、デバイスホール、折り曲げスリット、位置合わせ用孔などの必要な透孔が穿設されている。 Such an insulating film 11 usually has an average thickness of 5 to 150 μm, preferably 5 to 125 μm, particularly preferably 25 to 75 μm.
Necessary through holes such as sprocket holes, device holes, bending slits, and alignment holes are formed in the insulating film 11 as described above by punching.

配線パターン15は、絶縁フィルム11の表面に配置された導電性金属を選択的にエッチングすることにより形成される。この配線パターン15を形成するための導電性金属は、通常は絶縁フィルム11表面に接着剤層13を介して導電性金属箔を貼着することにより配置される。そして、この導電性金属箔表面に感光性樹脂を塗布して、こうして形成された感光性樹脂層を露光・現像することにより、硬化した感光性樹脂からなる所望のパターンを形成し、こうして形成されたパターンをマスキング材として導電性金属層を選択的にエッチングすることにより所望の形態の配線パターン15を形成することができる。   The wiring pattern 15 is formed by selectively etching a conductive metal disposed on the surface of the insulating film 11. The conductive metal for forming the wiring pattern 15 is usually disposed by sticking a conductive metal foil to the surface of the insulating film 11 via the adhesive layer 13. Then, a photosensitive resin is applied to the surface of the conductive metal foil, and the photosensitive resin layer thus formed is exposed and developed to form a desired pattern made of the cured photosensitive resin. By selectively etching the conductive metal layer using the above pattern as a masking material, the wiring pattern 15 having a desired form can be formed.

本発明で使用される導電性金属箔としては、銅箔、アルミニウム箔などを挙げることができる。特に本発明では導電性金属箔として銅箔を使用することが好ましい。銅箔としては、一般に電解銅箔および圧延銅箔を使用することができるが、ピール強度や汎用性を考慮すると、電解銅箔を使用することが好ましい。   Examples of the conductive metal foil used in the present invention include copper foil and aluminum foil. In the present invention, it is particularly preferable to use a copper foil as the conductive metal foil. In general, an electrolytic copper foil and a rolled copper foil can be used as the copper foil, but it is preferable to use an electrolytic copper foil in view of peel strength and versatility.

本発明のプリント配線基板に形成される配線パターン15は、通常はピッチ幅が３０μｍ以下である非常に細線化された配線パターンであり、このような細線化された配線パターン15を形成するためには、非常に薄い導電性金属層を形成することが好ましい。例えば、ピッチ幅３０μｍ以下の配線パターン11を形成するためには、通常は１２μｍ以下、好ましくは１０μｍ以下の平均厚さを有する導電性金属箔を使用することが望ましい。しかしながら、例えば導電性金属箔として電解銅箔を使用する場合、単身で扱える電解銅箔の厚さは１５μｍ程度であり、これより薄い電解銅箔を単身で扱って絶縁フィルム11の表面に貼着するのは非常に困難である。   The wiring pattern 15 formed on the printed wiring board of the present invention is a very thin wiring pattern that is usually 30 μm or less in pitch width. In order to form such a thin wiring pattern 15 It is preferable to form a very thin conductive metal layer. For example, in order to form the wiring pattern 11 having a pitch width of 30 μm or less, it is desirable to use a conductive metal foil having an average thickness of usually 12 μm or less, preferably 10 μm or less. However, for example, when using an electrolytic copper foil as a conductive metal foil, the thickness of the electrolytic copper foil that can be handled alone is about 15 μm, and a thinner electrolytic copper foil is handled alone and adhered to the surface of the insulating film 11. It is very difficult to do.

そこで、本発明では、導電性金属層を形成する際に、単身で扱える例えば１８μｍの厚さの導電性金属層を接着剤層13を介して絶縁フィルム表面に貼着した後、こうして形成された導電性金属層全体をエッチングして、例えば平均厚さを１２μｍ以下、好ましくは１０μｍ以下に調整した後に、こうして調製された導電性金属層の表面に感光性樹脂層を形成することが好ましい。   Therefore, in the present invention, when the conductive metal layer is formed, the conductive metal layer having a thickness of, for example, 18 μm, which can be handled alone, is attached to the surface of the insulating film via the adhesive layer 13, and thus formed. It is preferable to etch the entire conductive metal layer and adjust the average thickness to, for example, 12 μm or less, preferably 10 μm or less, and then form a photosensitive resin layer on the surface of the conductive metal layer thus prepared.

また、上記のように導電性金属層の厚さ調整を行った後に感光性樹脂を塗布して配線パターンを形成する方法の他に、支持体表面に、例えば１２μｍ以下、好ましくは１０μｍ以下の導電性金属層が支持体表面に積層された支持体付き導電性金属箔を用いて、絶縁フィルム11表面に接着剤を用いて、支持体付き導電性金属の導電性金属層を貼着した後、支持体を剥離することにより、絶縁フィルム11表面に接着剤層13を介して厚さ１２μｍ以下、好ましくは１０μｍ以下の導電性金属層を配置することもできる。   In addition to the method of forming a wiring pattern by applying a photosensitive resin after adjusting the thickness of the conductive metal layer as described above, the conductive surface of the support is, for example, 12 μm or less, preferably 10 μm or less. After attaching the conductive metal layer of the conductive metal with the support using the adhesive on the surface of the insulating film 11, using the conductive metal foil with the support laminated with the conductive metal layer on the surface of the support, By peeling the support, a conductive metal layer having a thickness of 12 μm or less, preferably 10 μm or less, can be disposed on the surface of the insulating film 11 with an adhesive layer 13 interposed therebetween.

例えば上記のような薄い導電性金属層を絶縁フィルム表面に接着剤層13を介して配置することにより、ピッチ幅３０μｍ以下、好適にはピッチ幅２５〜３０μｍの配線パターンを形成することができる。   For example, a wiring pattern having a pitch width of 30 μm or less, preferably a pitch width of 25 to 30 μm can be formed by disposing the thin conductive metal layer as described above on the surface of the insulating film via the adhesive layer 13.

本発明において、上記のような導電性金属箔を貼着するための接着剤層13は、プリント配線基板を製造する際に通常使用されている接着剤を用いて形成することができる。このような接着剤の例としては、エポキシ樹脂系接着剤、ウレタン樹脂系接着剤、ポリイミド系接着剤、アクリル系接着剤、ポリアミド系接着剤などを挙げることができる。   In the present invention, the adhesive layer 13 for adhering the conductive metal foil as described above can be formed using an adhesive that is usually used when a printed wiring board is manufactured. Examples of such adhesives include epoxy resin adhesives, urethane resin adhesives, polyimide adhesives, acrylic adhesives, polyamide adhesives, and the like.

このような接着剤により形成される接着剤層13の厚さは、通常は、３〜５０μｍ、好ましくは６〜２５μｍの範囲内にある。
本発明のプリント配線基板においては、通常は、上記のような接着剤を用いて導電性金属箔を貼着して導電性金属層を形成し、こうして形成された導電性金属層の表面に感光性樹脂を塗布して感光性樹脂層を形成し、この感光性樹脂層を露光・現像することにより、感光性樹脂の硬化体からなる所望の形状のパターンを形成し、このパターンをマスキング
材として導電性金属層を選択的にエッチングすることにより所望の形状の配線パターン15を形成する。 The thickness of the adhesive layer 13 formed by such an adhesive is usually in the range of 3 to 50 μm, preferably 6 to 25 μm.
In the printed wiring board of the present invention, the conductive metal layer is usually formed by sticking a conductive metal foil using the adhesive as described above, and the surface of the conductive metal layer thus formed is exposed to light. A photosensitive resin layer is formed by applying a photosensitive resin, and by exposing and developing the photosensitive resin layer, a pattern having a desired shape made of a cured product of the photosensitive resin is formed, and this pattern is used as a masking material. A wiring pattern 15 having a desired shape is formed by selectively etching the conductive metal layer.

上記のようにして配置された導電性金属層の表面に形成される感光性樹脂層には、光が照射された部分が硬化するタイプと、光が照射された部分が溶解可能になるタイプとがあるが、本発明ではいずれのタイプの感光性樹脂であっても使用することができる。   The photosensitive resin layer formed on the surface of the conductive metal layer arranged as described above has a type in which a portion irradiated with light is cured and a type in which a portion irradiated with light can be dissolved. In the present invention, any type of photosensitive resin can be used.

図１および図２には、上記のようにして硬化した感光性樹脂からなるパターンを用いて電解銅箔をエッチングして櫛型の配線パターン15を形成した例が示されている。この図1
に示すプリント配線基板10において、配線パターン15の幅W2は、１４μｍ、隣接する配線パターンとの距離W3は１６μｍ、ピッチ幅W1は３０μｍである。また、このようにして形成された配線パターン15の厚さT1は５μｍであり、単身で扱える厚さ１５μｍの電解銅箔（厚さ１２μｍの接着剤層付き）を絶縁フィルムの表面に加熱圧着した後、電解銅箔全面をエッチングして導電性金属層の厚さを７μｍに調整して使用した例が示されている。 1 and 2 show an example in which a comb-shaped wiring pattern 15 is formed by etching an electrolytic copper foil using a pattern made of a photosensitive resin cured as described above. This figure 1
In the printed wiring board 10 shown in FIG. 1, the width W2 of the wiring pattern 15 is 14 μm, the distance W3 between adjacent wiring patterns is 16 μm, and the pitch width W1 is 30 μm. Moreover, the thickness T1 of the wiring pattern 15 thus formed is 5 μm, and a 15 μm-thick electrolytic copper foil (with a 12 μm-thick adhesive layer) that can be handled alone is heat-pressed on the surface of the insulating film. Thereafter, an example is shown in which the entire surface of the electrolytic copper foil is etched to adjust the thickness of the conductive metal layer to 7 μm.

本発明は、配線パターン15幅W2が通常は５〜２５μｍ、好ましくは１０〜２０μｍの配線パターンを有するプリント配線板に適している。また、このときの隣接する配線パターンとの距離W3は、通常５〜２５μｍ、好ましくは１０〜２０μｍであり、ピッチ幅W1は、銅箔を薄くすることで２５μｍ以下程度までファイン化できる。また、本発明のプリント配線基板に形成される配線パターン15の厚さは、通常は５〜１８μｍ、好ましくは７〜１５μｍである。本発明のプリント配線基板10に形成されている配線パターン15は、上述のように、線幅が狭く、しかもピッチ幅が狭く、隣接する配線パターン15との間隔が狭いにも拘わらず、例えば５０V以上の印加電圧、さらには６０V以上の印加電圧を長時間かけてもデンドライト状の金属の拡散による短絡が生じにくい。なお、図１に示すプリント配線基板10は、デンドライト状の金属の成長によって配線パターン15間に生ずる短絡の発生状況を見るための櫛型パターンであり、付番20はプラス電圧負荷用のパッド、付番30はマイナス電圧負荷用のパッドである。   The present invention is suitable for a printed wiring board having a wiring pattern whose wiring pattern 15 width W2 is usually 5 to 25 μm, preferably 10 to 20 μm. Further, the distance W3 between the adjacent wiring patterns at this time is usually 5 to 25 μm, preferably 10 to 20 μm, and the pitch width W1 can be refined to about 25 μm or less by thinning the copper foil. The thickness of the wiring pattern 15 formed on the printed wiring board of the present invention is usually 5 to 18 μm, preferably 7 to 15 μm. As described above, the wiring pattern 15 formed on the printed wiring board 10 of the present invention has a narrow line width, a narrow pitch width, and a small distance between adjacent wiring patterns 15, for example, 50V. Even when the above applied voltage, and further, an applied voltage of 60 V or more is applied for a long time, a short circuit due to diffusion of dendritic metal is unlikely to occur. The printed wiring board 10 shown in FIG. 1 is a comb-shaped pattern for checking the occurrence of a short circuit between the wiring patterns 15 due to the growth of dendritic metal, and reference numeral 20 denotes a pad for a plus voltage load, Number 30 is a pad for negative voltage load.

上記のような配線パターン15を形成する選択的エッチング処理は、感光性樹脂の硬化体をマスキング材として、導電性金属をエッチングすることにより実施される。ここで使用されるエッチング液は、導電性金属の種類によって適宜選択して使用することができる。例えば、導電性金属として銅を使用した場合には、塩化第2鉄とHClとを主成分とするエッチング液、硫酸+過酸化水素などのエッチング剤、塩化第２銅+塩酸+過酸化水素を主成分
とするエッチング剤、NaClO2、Cu(NH3)4Cl2、NH4OH、NH4Cl などを含むアンモニアアルカリエッチャントを使用することができる。 The selective etching process for forming the wiring pattern 15 as described above is performed by etching a conductive metal using a cured body of a photosensitive resin as a masking material. The etching solution used here can be appropriately selected depending on the type of conductive metal. For example, when copper is used as the conductive metal, an etchant mainly composed of ferric chloride and HCl, an etchant such as sulfuric acid + hydrogen peroxide, cupric chloride + hydrochloric acid + hydrogen peroxide. An ammonia alkaline etchant containing an etching agent as a main component, NaClO 2 , Cu (NH 3 ) 4 Cl 2 , NH 4 OH, NH 4 Cl, or the like can be used.

エッチング処理に際しては、導電性金属を貼着した絶縁フィルムをエッチング液中に浸漬することもできるし、上記エッチング液を霧状にして導電性金属を貼着した絶縁フィルムに噴霧することもできる。特に本発明のプリント配線基板10では、薄い導電性金属層をエッチングして配線パターン15を形成することから、エッチング剤を噴霧してエッチング処理を行うことが好ましい。   In the etching treatment, the insulating film with the conductive metal attached can be immersed in the etching solution, or the etching solution can be sprayed onto the insulating film with the conductive metal attached. In particular, in the printed wiring board 10 of the present invention, since the thin conductive metal layer is etched to form the wiring pattern 15, it is preferable to perform the etching process by spraying an etching agent.

上記のように接着剤層13で導電性金属層を貼着し、この導電性勤続層から配線パターン13を形成し、湿度下で直流電圧を負荷すると、接着剤層13中に導電性金属がデンドライト状に成長して、配線パターン13間に短絡を形成する原因となる。例えば、図１および図２に示すように、櫛型電極を形成して、この櫛型電極に直流電圧を印加すると、プラス極からマイナス極に向かってデンドライト状に導電性金属が成長する。特にこの櫛型電極を湿度８５％RH、温度８５℃のような湿熱条件下で、この櫛型電極に直流５０V以上、さらに
は６０V以上の直流電圧を印加すると、ピッチ幅３０μｍの場合には２５０〜４５０時間
程度でデンドライト状の導電性金属の成長によって、隣接する配線パターン間の絶縁状態
が破壊される。従って、印加電圧５０V以上の高電圧を印加する場合には、ピッチ幅３０
μｍ以下のように細線化された配線パターン13を有するプリント配線基板は適していないとされていた。即ち、上述のように図１に示すようにピッチ幅が３０μｍ以下になるような櫛型電極を形成して５０Vあるいはそれ以上の直流電圧を印加すると、配線パターン15
間の接着剤層13にデンドライト状に金属が成長するが、このときの温度および湿度が高いとデンドライト状の金属が短時間で成長し、３０μｍピッチの場合、８５℃、８５RH%の
条件で５０Vの直流電圧を印加すると、５００時間以内でデンドライト状の金属の成長で
配線パターン間の絶縁状態が破壊されるのが一般的である。従って、このようにして生ずる短絡を防止するために、ピッチ幅３０μｍ以下のプリント配線基板においては、印加する電圧に制限があり、５０Vあるいはこれを超える電圧が印加される用途には使用されて
いない。 As described above, the conductive metal layer is adhered with the adhesive layer 13, the wiring pattern 13 is formed from the conductive service layer, and when a DC voltage is applied under humidity, the conductive metal is formed in the adhesive layer 13. It grows in a dendrite shape and causes a short circuit between the wiring patterns 13. For example, as shown in FIGS. 1 and 2, when a comb-shaped electrode is formed and a DC voltage is applied to the comb-shaped electrode, a conductive metal grows in a dendrite shape from the positive electrode to the negative electrode. In particular, when the comb electrode is applied with a direct current voltage of 50 V or more, and further 60 V or more, under a moist and heat condition such as a humidity of 85% RH and a temperature of 85 ° C., it is 250 when the pitch is 30 μm. The insulating state between adjacent wiring patterns is destroyed by the growth of dendritic conductive metal in about 450 hours. Accordingly, when a high voltage of 50 V or higher is applied, the pitch width is 30.
A printed wiring board having a wiring pattern 13 that has been thinned to have a thickness of μm or less was not suitable. That is, as described above, when a comb-shaped electrode having a pitch width of 30 μm or less is formed and a DC voltage of 50 V or more is applied as shown in FIG.
The dendrite-like metal grows on the adhesive layer 13 in the meantime, but if the temperature and humidity at this time are high, the dendrite-like metal grows in a short time. In general, when the DC voltage is applied, the insulating state between the wiring patterns is destroyed by the growth of dendritic metal within 500 hours. Therefore, in order to prevent the short circuit that occurs in this way, in the printed wiring board having a pitch width of 30 μm or less, there is a limit to the voltage to be applied, and it is not used for applications where a voltage of 50 V or more is applied. .

このようにしてエッチング処理を行った後、マスキング材として使用された感光性樹脂の硬化体は、アルカリ洗浄により除去する。このアルカリ洗浄には通常は３〜５％程度のアルカリ金属水溶液を使用することができる。   After performing the etching process in this way, the cured body of the photosensitive resin used as the masking material is removed by alkali cleaning. Usually, about 3 to 5% of an alkali metal aqueous solution can be used for this alkali cleaning.

上記のように配線パターン15を形成した後、通常は、形成された配線パターンの表面をメッキ処理する。ここで行うメッキ処理としては、例えば、スズメッキ処理、ハンダメッキ処理、鉛フリー半田メッキ処理、ニッケルメッキ処理、金メッキ処理、ニッケル-金メ
ッキ処理、亜鉛めき処理、クロムメッキ処理、銀メッキ処理、Cuメッキ処理およびこれらの複合メッキ処理を挙げることができる。特に本発明では、スズメッキ処理を施すことが好ましい。このようにして形成されるメッキ層の厚さは、通常は０．０１〜１．０μｍ、好ましくは０．０５〜０．６μｍの範囲内にある。 After the wiring pattern 15 is formed as described above, the surface of the formed wiring pattern is usually plated. Examples of the plating treatment performed here include tin plating, solder plating, lead-free solder plating, nickel plating, gold plating, nickel-gold plating, zinc plating, chrome plating, silver plating, and Cu plating. And these composite plating treatments. In particular, in the present invention, it is preferable to perform tin plating. The thickness of the plating layer thus formed is usually 0.01 to 1.0 μm, preferably 0.05 to 0.6 μm.

上記のようにしてメッキ処理を行った後、本発明のプリント配線基板は、有機珪素化合物の存在下に加熱処理される。このように有機珪素化合物の存在下に加熱処理することにより、本発明のプリント配線基板の表面に微量の有機珪素化合物が付着する。   After performing the plating treatment as described above, the printed wiring board of the present invention is heat-treated in the presence of an organosilicon compound. By performing the heat treatment in the presence of the organosilicon compound in this way, a trace amount of the organosilicon compound adheres to the surface of the printed wiring board of the present invention.

ここで使用する有機珪素化合物としては、−Si-O−構造を有する有機珪素化合物を用いることができ、特に本発明ではポリジアルキルシロキサンを含む有機珪素化合物の存在下に加熱処理することが好ましい。   As the organosilicon compound used here, an organosilicon compound having a —Si—O— structure can be used. In particular, in the present invention, heat treatment is preferably performed in the presence of an organosilicon compound containing polydialkylsiloxane.

本発明において、この加熱処理条件は、通常は、温度５０〜１８０℃、好ましくは７０〜１６０℃で、１０〜１２０分間、好ましくは３０〜９０分間である。通常、上記のような加熱処理は、プリント配線基板を、スペーサーテープと共にリールに巻回した状態で、リールをオーブンに入れて上記のような条件で加熱する。このときこのオーブン内に有機珪素化合物を入れた容器を入れて、この容器に入れた有機珪素化合物も共に加熱されるようにする。なお、本発明のプリント配線基板が板状であり、上記のようなテープの形態を採らない場合には、リールに巻回せずに加熱処理することは勿論である。   In the present invention, this heat treatment condition is usually a temperature of 50 to 180 ° C., preferably 70 to 160 ° C., and 10 to 120 minutes, preferably 30 to 90 minutes. Usually, in the heat treatment as described above, a printed wiring board is wound around a reel together with a spacer tape, and the reel is placed in an oven and heated under the above conditions. At this time, a container containing an organosilicon compound is placed in the oven so that the organosilicon compound contained in the container is also heated. In addition, when the printed wiring board of this invention is plate shape and does not take the form of the above tapes, of course, it heat-processes, without winding on a reel.

このようにして密閉されたオーブン内で、本発明のプリント配線基板を、有機珪素化合物と共に加熱処理することにより、有機珪素化合物の一部がプリント配線基板の表面に付着する。   By heat-treating the printed wiring board of the present invention together with the organosilicon compound in the oven thus sealed, a part of the organosilicon compound adheres to the surface of the printed wiring board.

従って、こうして有機珪素化合物の共存下に加熱処理された本発明のプリント配線基板について、飛行時間型２次イオン質量分析計（TOF-SIMS）を用いて規格化２次イオン検出強度を測定すると、+元素イオン種Siが通常は０．０８１〜０．４の範囲内、好ましくは
０．１〜０．３の範囲内の強度で検出される。このような+元素イオン種Siとしては、通
常は、少なくとも、CH3Si、HOSi、C3H9Si、C5H15OSi2が検出され、ポリジアルキルシロキサンを含む有機珪素化合物を用いて加熱処理することにより、上記のようなフラグメント
を検出することができる。なお、本発明において、飛行時間型２次イオン質量分析計（TOF-SIMS）の測定条件は、一次イオン種：Ga+、一次加速電圧：１５ｋV、一次電流：１ｎA
、測定範囲：１００×１００μｍである。 Therefore, when the normalized secondary ion detection intensity is measured using the time-of-flight secondary ion mass spectrometer (TOF-SIMS) for the printed wiring board of the present invention thus heat-treated in the presence of the organosilicon compound, The elemental ion species Si is usually detected with an intensity in the range of 0.081 to 0.4, preferably in the range of 0.1 to 0.3. As such + element ionic species Si, usually at least CH 3 Si, HOSi, C 3 H 9 Si, C 5 H 15 OSi 2 is detected and heated using an organosilicon compound containing polydialkylsiloxane By processing, the above fragments can be detected. In the present invention, the measurement conditions of the time-of-flight secondary ion mass spectrometer (TOF-SIMS) are as follows: primary ion species: Ga + , primary acceleration voltage: 15 kV, primary current: 1 nA
Measurement range: 100 × 100 μm.

本発明において、有機珪素化合物はプリント配線基板の全面に付着すると考えられるが、特に導電性金属が貼着されていた接着剤層の表面（露出した接着剤層）に上記のような有機珪素化合物が付着することにより、接着剤層に水分が付着しにくくなり、金属のデンドライト状の拡散が阻害され、結果として配線パターン15間の短絡が発生しにくくなるものと推定される。   In the present invention, it is considered that the organosilicon compound adheres to the entire surface of the printed wiring board. In particular, the organosilicon compound as described above is formed on the surface of the adhesive layer (exposed adhesive layer) on which the conductive metal is adhered. It is presumed that the adhesion of moisture makes it difficult for moisture to adhere to the adhesive layer and inhibits the dendrite-like diffusion of metal, resulting in a short circuit between the wiring patterns 15 being less likely to occur.

上記のようにして有機珪素化合物の存在下にプリント配線基板を加熱処理して、プリント配線基板の表面、特に接着剤層の表面に有機珪素化合物を付着させた後、ソルダーレジスト層を形成するか、あるいは、カバーレイを貼着して配線パターン15を保護する。ソルダーレジスト層は、配線パターン15の端部にある端子部分が露出するように、スクリーン印刷技術を利用して配線パターン15上にソルダーレジストインクを塗布して硬化させることにより形成される。また、カバーレイは、配線パターン15の端部にある端子部分が露出するような形状に、接着剤層付きフィルムを予め型抜きしたフィルムを、配線パターン15上に貼着する。このようにして形成されたソルダーレジスト層あるいはカバーレイの縁部からは配線パターン15の端部が露出しており、この露出した配線パターンは、電子部品実装用の端子あるいは外部端子として使用される。   Whether the solder resist layer is formed after the printed wiring board is heat-treated in the presence of the organosilicon compound as described above to adhere the organosilicon compound to the surface of the printed wiring board, particularly the adhesive layer. Alternatively, the wiring pattern 15 is protected by attaching a coverlay. The solder resist layer is formed by applying and curing a solder resist ink on the wiring pattern 15 using a screen printing technique so that the terminal portion at the end of the wiring pattern 15 is exposed. In addition, the coverlay is affixed on the wiring pattern 15 with a film in which the film with the adhesive layer is previously cut in a shape such that the terminal portion at the end of the wiring pattern 15 is exposed. The edge of the wiring pattern 15 is exposed from the edge of the solder resist layer or coverlay formed in this way, and this exposed wiring pattern is used as a terminal for mounting electronic components or an external terminal. .

上記のようにしてソルダーレジスト層あるいはカバーレイを形成した後、通常は、露出している端子部分をメッキ処理する。この端子部分のメッキの例としては、スズメッキ、ニッケルメッキ、ハンダメッキ、鉛フリー半田メッキ、金メッキ、ニッケル-金メッキ、
亜鉛メッキ、クロムメッキ、銀メッキ、Cuメッキおよびこれらを組み合わせた複合メッキを挙げることができる。例えば、ICなどの電子部品に形成されている接続端子であるバンプが金バンプである場合には、プリント配線板の露出導体部分にはスズメッキを施すことにより、加熱しながら超音波とかけることにより、配線板導体のスズメッキ層と電子部品の金バンプとによって金スズ共晶物が形成され、このプリント配線基板に電子部品を実装することができる。また、電子部品をワイヤーボンディングにより実装する場合には、端子部分に金メッキを施すことにより、あるいはニッケル-金メッキを施すことにより、金
線を用いて良好なワイヤーボンディングを行うことができる。 After forming the solder resist layer or the coverlay as described above, the exposed terminal portion is usually plated. Examples of plating of this terminal part include tin plating, nickel plating, solder plating, lead-free solder plating, gold plating, nickel-gold plating,
Examples thereof include zinc plating, chrome plating, silver plating, Cu plating, and composite plating combining these. For example, when the bump that is a connection terminal formed on an electronic component such as an IC is a gold bump, tin plating is applied to the exposed conductor portion of the printed wiring board, and ultrasonic waves are applied while heating. A tin-gold eutectic is formed by the tin plating layer of the wiring board conductor and the gold bump of the electronic component, and the electronic component can be mounted on the printed wiring board. When electronic parts are mounted by wire bonding, good wire bonding can be performed using a gold wire by applying gold plating to the terminal portion or by applying nickel-gold plating.

このようにして形成されるメッキ層の厚さは、メッキの種類によって適宜選定することができるが、通常は０．０１〜１μｍ、好ましくは０．０５〜０．６μｍの範囲内にある。   The thickness of the plating layer thus formed can be appropriately selected depending on the type of plating, but is usually in the range of 0.01 to 1 μm, preferably 0.05 to 0.6 μm.

なお、上記加熱工程で有機珪素化合物は、配線パターンの表面、特に端子部分などにも付着するが、配線パターン部分に付着した有機珪素化合物は、加熱工程の後の工程、特にメッキ工程などで殆どが除去され、付着した有機珪素化合物によって後の工程の操作が不利益を蒙ることはない。   The organosilicon compound adheres to the surface of the wiring pattern, particularly the terminal portion, etc. in the heating step, but the organosilicon compound attached to the wiring pattern portion is mostly used in the steps after the heating step, particularly in the plating step. Is removed, and the operation of the subsequent process is not adversely affected by the deposited organosilicon compound.

図３に、ピッチ幅３０μｍの櫛型電極を備えたプリント配線基板に、６０Ｖの直流電圧を印加したときの配線パターン間の抵抗値の経時変化を示す。
図３において（２）に示すグラフは、有機珪素化合物の共存下に加熱を行わなかったプリント配線基板の抵抗値の経時変化を示すものであり、２５０〜４５０時間の間で抵抗値が急激に低下している。これに対して（１）で示したグラフは、有機珪素化合物の共存下に加熱して有機珪素化合物を付着させた本発明のプリント配線基板の抵抗値の経時変化であり、７００時間経過するまでは抵抗値の低下は認められない。なお、上記抵抗値の測定試験は、８５℃、８５％ＲＨの環境で行っており、この測定は促進試験である。従って、
この促進試験において、７００時間を超えて抵抗値の変動が見られないプリント配線基板は、通常の使用においては全く問題なく使用することができる。他方、図３（２）に示すように抵抗値の低下時間が４５０時間を下回るプリント配線基板は、通常の使用においては問題は比較的発生しにくいが、例えば厳しい使用条件の下では絶縁不良が発生する虞が高い。 FIG. 3 shows changes with time in resistance values between wiring patterns when a DC voltage of 60 V is applied to a printed wiring board having comb-shaped electrodes with a pitch width of 30 μm.
The graph shown in (2) in FIG. 3 shows the change over time in the resistance value of the printed wiring board that was not heated in the presence of the organosilicon compound, and the resistance value rapidly increased between 250 and 450 hours. It is falling. On the other hand, the graph shown in (1) shows the change over time of the resistance value of the printed wiring board of the present invention, which was heated in the presence of the organosilicon compound and deposited with the organosilicon compound, until 700 hours passed. No decrease in resistance is observed. The resistance value measurement test is conducted in an environment of 85 ° C. and 85% RH, and this measurement is an accelerated test. Therefore,
In this accelerated test, the printed wiring board in which the fluctuation of the resistance value is not observed over 700 hours can be used without any problem in normal use. On the other hand, as shown in FIG. 3 (2), a printed wiring board whose resistance value drop time is less than 450 hours is less likely to cause a problem in normal use. There is a high risk of occurrence.

このように本発明のプリント配線基板は、例えば、メッキ処理を行った後、有機珪素化合物の共存下に、プリント配線基板を加熱処理することにより、有機珪素化合物をプリント配線基板の表面、特に接着剤層の表面に微量付着させることができる。このようにしてプリント配線基板の表面、特に接着剤層の表面に有機珪素化合物が付着することにより、接着剤層の表面に水分が著しく付着しにくくなり、従って、本発明のプリント配線基板に例えば５０V以上、好ましくは６０V以上の高電圧をかけ続けても、配線パターンからのデントライト状の金属が成長しにくく、配線パターン間で短絡が生じにくい。   As described above, the printed wiring board of the present invention, for example, after the plating treatment, by heating the printed wiring board in the coexistence of the organic silicon compound, the organic silicon compound is bonded to the surface of the printed wiring board, in particular. A small amount can be adhered to the surface of the agent layer. In this way, the organic silicon compound adheres to the surface of the printed wiring board, in particular, the surface of the adhesive layer, so that moisture hardly adheres to the surface of the adhesive layer. Even if a high voltage of 50 V or higher, preferably 60 V or higher is continuously applied, dentlite-like metal from the wiring pattern does not easily grow and short-circuiting does not easily occur between the wiring patterns.

このため本発明のプリント配線基板は、形成されている配線パターンが非常に細線化されているにも拘わらず、高電圧を印加することができる。
本発明のプリント配線基板は、具体的にはTAB(Tape Automated Bonding)テープ、T-BGA(Tape Ball Grid Array)テープ、CSP(Chip Size Package)テープ、ASIC(Application Specific Integrated Circuit)テープ、COF(Chip on Film)テープ、2-メタル（両面配線）テープ、多層配線テープ、ロールtoロールで製造されるFPC(Flexible Printed Circuit)テ
ープなどとに適用することができる。
〔実施例〕
次に実施例を示して本発明をさらに詳細に説明するが、本発明はこれらによって限定されるものではない。 For this reason, the printed wiring board of the present invention can apply a high voltage even though the formed wiring pattern is very thin.
Specifically, the printed wiring board of the present invention is a TAB (Tape Automated Bonding) tape, T-BGA (Tape Ball Grid Array) tape, CSP (Chip Size Package) tape, ASIC (Application Specific Integrated Circuit) tape, COF (COF). It can be applied to Chip on Film (tape) tape, 2-metal (double-sided wiring) tape, multilayer wiring tape, FPC (Flexible Printed Circuit) tape manufactured by roll-to-roll.
〔Example〕
EXAMPLES Next, although an Example is shown and this invention is demonstrated further in detail, this invention is not limited by these.

幅３０mm、厚さ１５μｍの電解銅箔（三井金属鉱業(株)製、商品名：FQ-VLP）を、厚さ１２μｍに接着剤（東レ(株)製、＃７１００）を塗布したポリイミドフィルム（宇部興産(株)製、商品名：ユーピレックス）にラミネートして、オーブンで硬化させて３層基板を作製した。この３層積層板をエッチング液を用いて、銅の厚さが７μｍになるように全面エッチングした。   30 mm wide and 15 μm thick electrolytic copper foil (Mitsui Metal Mining Co., Ltd., trade name: FQ-VLP) and 12 μm thick adhesive film (Toray Industries, # 7100) A three-layer substrate was produced by laminating on Ube Industries, Ltd. (trade name: Upilex) and curing in an oven. The entire surface of the three-layer laminate was etched using an etchant so that the copper thickness became 7 μm.

次いで、上記の３層基板の銅層の表面全面にポジ型フォトレジスト（ロームアンドハース社製、FR200）を５μｍの厚さに塗布して感光性樹脂層を形成した。
上記のようにして形成した感光性樹脂層を、３０μｍピッチに櫛型パターンが形成されたフォトマスクを用いて紫外線露光した後、KOH溶液で現像して硬化した感光性樹脂から
なるパターンを形成した。こうして形成されたパターンをマスキング材とした。 Next, a positive photoresist (Rohm and Haas, FR200) was applied to the entire surface of the copper layer of the three-layer substrate to a thickness of 5 μm to form a photosensitive resin layer.
The photosensitive resin layer formed as described above was exposed to ultraviolet rays using a photomask having a comb pattern formed at a pitch of 30 μm, and then developed with a KOH solution to form a pattern made of a cured photosensitive resin. . The pattern thus formed was used as a masking material.

塩化第２銅、塩酸および過酸化水素を含むエッチング液を上記マスキング材が配置された３層基板に噴霧して、３層基板の表面に露出する銅層を選択的にエッチングして、３０μｍピッチの配線パターンを形成した。エッチング後、マスキング材は、NaOHを含有する洗浄液で洗浄することにより剥離し、さらに、酸洗後、純水で洗浄した。   An etching solution containing cupric chloride, hydrochloric acid, and hydrogen peroxide is sprayed on the three-layer substrate on which the masking material is disposed, and the copper layer exposed on the surface of the three-layer substrate is selectively etched to obtain a pitch of 30 μm. The wiring pattern was formed. After etching, the masking material was peeled off by washing with a cleaning solution containing NaOH, and further pickled and then washed with pure water.

次いで、無電解Snメッキ液（ロームアンドハース社製、LT-34）を用いて、上記のよう
にして形成された配線パターンに厚さ０．４５μｍのスズメッキ層を形成した。
こうして得られたプリント配線基板を１２０℃に加熱したオーブンに入れて９０分間加熱処理した。このオーブン内には、予め有機珪素化合物（日立化成(株)製、SN9000）を開口した容器に入れて配置してある。このように有機珪素化合物の存在下にプリント配線基板を加熱処理して、プリント配線基板の表面に有機珪素化合物を付着させた。 Subsequently, a tin plating layer having a thickness of 0.45 μm was formed on the wiring pattern formed as described above using an electroless Sn plating solution (LT-34, manufactured by Rohm and Haas).
The printed wiring board thus obtained was placed in an oven heated to 120 ° C. and heat-treated for 90 minutes. In this oven, an organosilicon compound (manufactured by Hitachi Chemical Co., Ltd., SN9000) is placed in an open container in advance. Thus, the printed wiring board was heat-treated in the presence of the organosilicon compound, and the organosilicon compound was adhered to the surface of the printed wiring board.

加熱処理後、プリント配線基板の一部を切り出してサンプルを製造し、このサンプルに直流６０Vに電圧を印加した状態で、８５℃、８５％RHに調整された恒温高湿槽（ESPEC社製、PH-1K）に入れ、その絶縁抵抗値を測定した。   After the heat treatment, a part of the printed wiring board was cut out to produce a sample, and a constant temperature and high humidity bath adjusted to 85 ° C. and 85% RH (made by ESPEC, PH-1K) and the insulation resistance value was measured.

結果を図３の（１）に示す。
図３の（１）に示されるように、このプリント配線基板は、７３８時間まで絶縁抵抗値の劣化は生じなかった。 The results are shown in (1) of FIG.
As shown in FIG. 3 (1), this printed wiring board did not deteriorate in insulation resistance value until 738 hours.

また、上記のようにして製造したプリント配線基板から上記と同様のサンプルを切り出し、このサンプルの表面をTOF-SIMS（飛行時間型２次イオン質量分析計、測定条件：一次イオン種：Ga+、一次加速電圧：１５ｋV、一次電流：１ｎA、測定範囲：１００×１００
μｍ）で分析したところ、接着剤層の表面からCH3Si、HOSi、C3H9SiおよびC5H15OSi2などの有機珪素化合物に由来するSiが０．２８の強度で検出された。
〔比較例１〕
実施例１において、加熱処理をする際にオーブン内に有機珪素化合物を配置しなかった以外は同様にしてプリント配線基板を製造した。 In addition, a sample similar to the above was cut out from the printed wiring board manufactured as described above, and the surface of this sample was subjected to TOF-SIMS (time-of-flight secondary ion mass spectrometer, measurement condition: primary ion species: Ga + , Primary acceleration voltage: 15 kV, primary current: 1 nA, measurement range: 100 × 100
(μm), Si derived from organosilicon compounds such as CH 3 Si, HOSi, C 3 H 9 Si and C 5 H 15 OSi 2 was detected from the surface of the adhesive layer with an intensity of 0.28. .
[Comparative Example 1]
In Example 1, a printed wiring board was manufactured in the same manner except that the organosilicon compound was not placed in the oven when the heat treatment was performed.

得られたプリント配線基板について、実施例１と同様にその絶縁抵抗値を測定したところ、３４５時間で絶縁抵抗値が低下した。
また、製造したプリント配線基板から上記と同様にしてサンプルを切り出し、このサンプルの表面をTOF-SIMSで分析したが、有機珪素化合物に由来するSiは検出されなかった。 When the insulation resistance value of the obtained printed wiring board was measured in the same manner as in Example 1, the insulation resistance value decreased in 345 hours.
Further, a sample was cut out from the manufactured printed wiring board in the same manner as described above, and the surface of this sample was analyzed by TOF-SIMS. However, Si derived from the organosilicon compound was not detected.

本発明のプリント配線基板の表面には、有機珪素化合物の共存下にプリント配線基板を加熱処理することにより、少なくともその接着剤層表面に有機珪素化合物が付着している。このように接着剤層の表面に付着した有機珪素化合物により水分の付着が阻止され、配線パターンから金属がデンドライト状に流出するのを防止することができる。   On the surface of the printed wiring board of the present invention, the organic silicon compound is adhered to at least the surface of the adhesive layer by heat-treating the printed wiring board in the presence of the organic silicon compound. Thus, the organic silicon compound adhering to the surface of the adhesive layer prevents water from adhering and prevents the metal from flowing out of the wiring pattern in a dendrite shape.

従って、本発明のプリント配線基板は、ピッチ幅が例えば３０μｍ以下であるような非常に狭ピッチの配線基板であっても、例えば５０V以上、好ましくは６０V以上の高電圧を印加しても配線パターン間にマイグレーションの発生による短絡が生じにくい。   Therefore, the printed wiring board of the present invention is a wiring pattern even when a very narrow pitch wiring board having a pitch width of, for example, 30 μm or less is applied, even when a high voltage of, for example, 50 V or more, preferably 60 V or more is applied. Short circuit due to the occurrence of migration is less likely to occur.

図１は、櫛型電極が形成されたプリント配線基板の例を示す図である。FIG. 1 is a diagram illustrating an example of a printed wiring board on which comb-shaped electrodes are formed. 図２は、図１のＡ−Ａ断面図である。FIG. 2 is a cross-sectional view taken along the line AA of FIG. 図３は、プリント配線基板に、８５℃、８５％ＲＨ条件で６０Ｖの直流電圧を印加したときの抵抗値の変化を示すグラフである。FIG. 3 is a graph showing a change in resistance value when a DC voltage of 60 V is applied to the printed wiring board under the conditions of 85 ° C. and 85% RH.

符号の説明Explanation of symbols

１０・・・プリント配線基板
１１・・・絶縁フィルム
１３・・・接着剤層
１５・・・配線パターン
２０・・・プラス極
３０・・・マイナス極 DESCRIPTION OF SYMBOLS 10 ... Printed wiring board 11 ... Insulating film 13 ... Adhesive layer 15 ... Wiring pattern 20 ... Positive pole 30 ... Negative pole

Claims (20)

絶縁フィルム表面に、導電性金属からなる配線パターンが形成されたプリント配線基板であって、該プリント配線基板の表面に有機珪素化合物が付着していることを特徴とするプリント配線基板。   A printed wiring board having a wiring pattern made of a conductive metal formed on an insulating film surface, wherein an organic silicon compound is adhered to the surface of the printed wiring board. 上記配線パターンが、絶縁フィルム表面に接着剤層を介して配置された導電性金属を、選択的にエッチングすることにより形成されていることを特徴とする請求項第1項記載の
プリント配線基板。 2. The printed wiring board according to claim 1, wherein the wiring pattern is formed by selectively etching a conductive metal disposed on an insulating film surface via an adhesive layer. 上記有機珪素化合物が、少なくとも配線パターン間の接着剤層表面に付着していることを特徴とする請求項第2項記載のプリント配線基板   3. The printed wiring board according to claim 2, wherein the organosilicon compound is attached to at least an adhesive layer surface between the wiring patterns. 上記配線パターンが、選択的にエッチングされた導電性金属と、該導電性金属の表面に形成されたメッキ層とからなることを特徴とする請求項第1項記載のプリント配線基板。   2. The printed wiring board according to claim 1, wherein the wiring pattern includes a conductive metal selectively etched and a plating layer formed on a surface of the conductive metal. 上記プリント配線基板の表面について、飛行時間型２次イオン質量分析計（TOF-SIMS）を用いて測定した規格化２次イオン検出強度（一次イオン種：Ga+、一次加速電圧：１５
ｋV、一次電流：１ｎA、測定範囲：１００×１００μｍ）である+元素イオン種Si強度が
０．０８１〜０．４の範囲内にあることを特徴とする請求項第１項記載のプリント配線基板。 Normalized secondary ion detection intensity (primary ion species: Ga + , primary acceleration voltage: 15) measured using a time-of-flight secondary ion mass spectrometer (TOF-SIMS) on the surface of the printed wiring board.
2. The printed wiring board according to claim 1, wherein the elemental ion species Si intensity is in the range of 0.081 to 0.4, which is kV, primary current: 1 nA, measurement range: 100 × 100 μm). . 上記配線パターンの端子部分のピッチ幅が３０μｍ以下であることを特徴とする請求項第１項記載のプリント配線基板。   2. The printed wiring board according to claim 1, wherein a pitch width of terminal portions of the wiring pattern is 30 [mu] m or less. 上記配線パターンを形成する導電性金属の厚さが１２μｍ以下であることを特徴とする請求項第１項記載のプリント配線基板。   2. A printed wiring board according to claim 1, wherein the conductive metal forming the wiring pattern has a thickness of 12 [mu] m or less. 上記プリント配線基板の表面に付着している有機珪素化合物が、上記飛行時間型２次イオン質量分析計（TOF-SIMS）により検出される+元素イオン種として、少なくとも、CH3Si、HOSi、C3H9Si、C5H15OSi2のいずれかを与え得るものであることを特徴とする請求項第1項記載のプリント配線基板。 Organosilicon compounds adhering to the surface of the printed circuit board are detected by the time-of-flight secondary ion mass spectrometer (TOF-SIMS) + element ion species as at least CH 3 Si, HOSi, C 2. The printed wiring board according to claim 1, wherein any one of 3 H 9 Si and C 5 H 15 OSi 2 can be provided. 上記プリント配線基板には、配線パターンの端子部分が露出するように、ソルダーレジスト層が形成されているか、あるいは、カバーレイが貼着されていることを特徴とする請求項第1項記載のプリント配線基板。   2. The printed circuit board according to claim 1, wherein a solder resist layer is formed on the printed wiring board so that a terminal portion of the wiring pattern is exposed, or a coverlay is adhered. Wiring board. 上記メッキ層がスズメッキ層であり、該スズメッキ層の厚さが０．０５〜１．０μｍの範囲内にあることを特徴とする請求項第4項記載のプリント配線基板。   5. The printed wiring board according to claim 4, wherein the plating layer is a tin plating layer, and the thickness of the tin plating layer is in the range of 0.05 to 1.0 μm. 絶縁フィルムの表面に、接着剤層を介して形成された導電性金属層を選択的にエッチングして所望の形状の配線パターンを形成し、次いで、該配線パターンにメッキ処理を施した後、有機珪素化合物の共存下に加熱して、有機珪素化合物をプリント配線基板の表面に付着させることを特徴とするプリント配線基板の製造方法。   On the surface of the insulating film, the conductive metal layer formed through the adhesive layer is selectively etched to form a wiring pattern of a desired shape, and then the wiring pattern is plated, A method for producing a printed wiring board, comprising heating an organic silicon compound to the surface of a printed wiring board by heating in the presence of a silicon compound. 上記加熱温度を７０〜１６０℃の範囲内、加熱時間を３０〜９０分間の範囲内に設定して加熱することを特徴とする請求項第１１項記載のプリント配線基板の製造方法。   12. The method of manufacturing a printed wiring board according to claim 11, wherein the heating temperature is set within a range of 70 to 160 [deg.] C. and a heating time is set within a range of 30 to 90 minutes. 上記有機珪素化合物が、ポリジアルキルシロキサンであることを特徴とする請求項第１１項記載のプリント配線基板の製造方法。   12. The method for manufacturing a printed wiring board according to claim 11, wherein the organosilicon compound is polydialkylsiloxane. 上記有機珪素化合物の共存下に加熱して有機珪素化合物をプリント配線基板の表面に付着させた後、配線パターンの端子部分が露出するように、ソルダーレジスト層を形成するか、あるいは、カバーレイを貼着することを特徴とする請求項第１１項記載のプリント配線基板の製造方法。   After heating in the presence of the organosilicon compound to adhere the organosilicon compound to the surface of the printed wiring board, a solder resist layer is formed so that the terminal portion of the wiring pattern is exposed, or a coverlay is formed. The method for producing a printed wiring board according to claim 11, wherein the printed wiring board is attached. 上記絶縁フィルムの表面に、導電性金属箔を貼着した後、選択的にエッチングする前に、該導電性金属箔の全面エッチングを行い、導電性金属層の厚さを１０μｍ以下に調整することを特徴とする請求項第１１項記載のプリント配線基板の製造方法。   After the conductive metal foil is attached to the surface of the insulating film, before the selective etching, the entire surface of the conductive metal foil is etched to adjust the thickness of the conductive metal layer to 10 μm or less. The method for producing a printed wiring board according to claim 11. 上記端子部分のピッチ幅が３０μｍ以下になるように導電性金属層を選択的にエッチングして配線パターンを形成することを特徴とする請求項第１１項記載のプリント配線基板の製造方法。   12. The method of manufacturing a printed wiring board according to claim 11, wherein the wiring pattern is formed by selectively etching the conductive metal layer so that the pitch width of the terminal portion is 30 [mu] m or less. 上記プリント配線基板の表面に、該プリント配線基板の表面に飛行時間型２次イオン質量分析計（TOF-SIMS）を用いて測定した規格化２次イオン検出強度（一次イオン種：Ga+
、一次加速電圧：１５ｋV、一次電流：１ｎA、測定範囲：１００×１００μｍ）における+元素イオン種Si強度が０．０８１〜０．４の範囲内になるように有機珪素化合物を付着
させることを特徴とする請求項第１１項記載のプリント配線基板の製造方法。 Normalized secondary ion detection intensity (primary ion species: Ga + ) measured on the surface of the printed wiring board using a time-of-flight secondary ion mass spectrometer (TOF-SIMS) on the surface of the printed wiring board.
(1) accelerating voltage: 15 kV, primary current: 1 nA, (measuring range: 100 × 100 μm) + elemental ion species Si intensity is adhered so that the silicon silicon compound is in the range of 0.081 to 0.4. A method for manufacturing a printed wiring board according to claim 11. 上記メッキ処理が、無電解スズメッキ処理であることを特徴とする請求項第１１項記載のプリント配線基板の製造方法。   12. The method of manufacturing a printed wiring board according to claim 11, wherein the plating process is an electroless tin plating process. 上記無電解スズメッキ層の厚さが、０．０１〜０．６μｍの範囲内にあることを特徴とする請求項第１１項記載のプリント配線基板の製造方法。   12. The method for manufacturing a printed wiring board according to claim 11, wherein the electroless tin plating layer has a thickness in the range of 0.01 to 0.6 [mu] m. 絶縁フィルムの表面に、接着剤層を介して形成された導電性金属層を選択的にエッチングして所望の形状の配線パターンを形成する際に、エッチング液を霧状にして噴霧することを特徴とする請求項第１１項記載のプリント配線基板の製造方法。   When the conductive metal layer formed through the adhesive layer is selectively etched on the surface of the insulating film to form a wiring pattern of a desired shape, the etching solution is sprayed in a mist form A method for manufacturing a printed wiring board according to claim 11.
JP2005092639A 2005-03-28 2005-03-28 Printed wiring board and its manufacturing method Pending JP2006278524A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005092639A JP2006278524A (en) 2005-03-28 2005-03-28 Printed wiring board and its manufacturing method
TW095110501A TW200644745A (en) 2005-03-28 2006-03-27 Printed wiring board and method for making same
KR1020060027754A KR20060104918A (en) 2005-03-28 2006-03-28 Printed circuit board and method for manufacturing the printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005092639A JP2006278524A (en) 2005-03-28 2005-03-28 Printed wiring board and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2006278524A true JP2006278524A (en) 2006-10-12

Family

ID=37212999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005092639A Pending JP2006278524A (en) 2005-03-28 2005-03-28 Printed wiring board and its manufacturing method

Country Status (3)

Country Link
JP (1) JP2006278524A (en)
KR (1) KR20060104918A (en)
TW (1) TW200644745A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011522395A (en) * 2008-01-11 2011-07-28 ピーピージー インダストリーズ オハイオ， インコーポレイテッド Circuit board having electrodeposition coating on conductive core in via and method of making the same
CN107079580A (en) * 2014-11-04 2017-08-18 三星电子株式会社 Printed circuit board (PCB) (PCB), PCB components and the washing machine including it

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63311794A (en) * 1987-06-12 1988-12-20 Sumitomo Electric Ind Ltd Manufacture of flexible wiring board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63311794A (en) * 1987-06-12 1988-12-20 Sumitomo Electric Ind Ltd Manufacture of flexible wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011522395A (en) * 2008-01-11 2011-07-28 ピーピージー インダストリーズ オハイオ， インコーポレイテッド Circuit board having electrodeposition coating on conductive core in via and method of making the same
CN107079580A (en) * 2014-11-04 2017-08-18 三星电子株式会社 Printed circuit board (PCB) (PCB), PCB components and the washing machine including it

Also Published As

Publication number Publication date
KR20060104918A (en) 2006-10-09
TW200644745A (en) 2006-12-16

Similar Documents

Publication Publication Date Title
WO2005055681A1 (en) Printed wiring board, its manufacturing method and circuit device
JP4224082B2 (en) Flexible printed circuit board and semiconductor device
WO2005067354A1 (en) Printed wiring board, method for manufacturing same, and circuit device
KR100705637B1 (en) Flexible wiring base material and process for producing the same
KR100558507B1 (en) Film Carrier Tape for Mounting Electronic Devices Thereon, Production Method Thereof
CN110402020B (en) Flexible printed circuit board and manufacturing method thereof
JP2000036521A (en) Film carrier tape for mounting electronic part and manufacture thereof
JP2002246500A (en) Multilayer printed wiring board and its manufacturing method
JP2006278524A (en) Printed wiring board and its manufacturing method
JP2000340617A (en) Tab tape carrier and its manufacture
JP2009277987A (en) Film-carrier tape for mounting electronic component and its manufacturing method, and semiconductor device
KR100374075B1 (en) Film carrier tape for mounting electronic parts and method for manufacturing the same
JP4658100B2 (en) Printed wiring board and circuit device
JP2006066889A (en) Printed circuit board, manufacturing method thereof, and semiconductor device
TW200803661A (en) Circuit substrate and method of manufacture
JP3726891B2 (en) Mounting structure of film carrier tape for mounting electronic components and manufacturing method of film carrier tape for mounting electronic components
JPH05183017A (en) Tab tape carrier
JP3743517B2 (en) Film carrier tape for mounting electronic parts and manufacturing method thereof
JP2000164645A (en) Electronic part mounting film carrier tape and manufacture thereof
JP2002198635A (en) Wiring board and its manufacturing method
JP3925449B2 (en) Tape carrier for semiconductor device and manufacturing method thereof
KR100511965B1 (en) A tin plating method of the tape substrate
JP2000156557A (en) Manufacture of wiring member
JPH11312857A (en) Manufacture of wiring board and manufacture of wiring board with bump
JP3843695B2 (en) Method for producing tin-solder two-color plating TAB tape

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110104