JP2006270331A - インピーダンス調整回路及び集積回路装置 - Google Patents
インピーダンス調整回路及び集積回路装置 Download PDFInfo
- Publication number
- JP2006270331A JP2006270331A JP2005083557A JP2005083557A JP2006270331A JP 2006270331 A JP2006270331 A JP 2006270331A JP 2005083557 A JP2005083557 A JP 2005083557A JP 2005083557 A JP2005083557 A JP 2005083557A JP 2006270331 A JP2006270331 A JP 2006270331A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- output
- differential
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
【解決手段】 NMOS用インピーダンス調整回路において、外部の基準抵抗及びNMOSアレイによる分圧電位Vinと参照電位VREFnとを比較する比較回路を設け、NMOSアレイがこの比較結果に基づいて出力バッファ回路のインピーダンスをシミュレートするようにする。比較回路14には差動回路D1乃至D3を設け、2入力のナンドゲートNAND21乃至NAND23及び3入力のナンドゲートNAND24が、差動回路D1乃至D3の出力値の多数決をとって比較回路14から出力するようにする。
【選択図】 図5
Description
2;内部回路
3;出力端子
4;出力バッファ回路
5;インピーダンス調整回路
11;NMOS用インピーダンス調整回路
12;NMOS用A/Dコンバータ
13;NMOS用カウンタ値保持回路
14;比較回路
15;NMOS用調停回路
16;UP/DOWNカウンタ
17;NMOSアレイ
18;外部端子
21;PMOS用インピーダンス調整回路
22;PMOS用A/Dコンバータ
23;PMOS用カウンタ値保持回路
24;比較回路
25;PMOS用調停回路
26;UP/DOWNカウンタ
27;PMOSアレイ
28;外部端子
AND1〜AND4、AND11〜AND14;アンドゲート
C1、C2、C3;クロック信号
D1〜D3;差動回路
Din;入力信号
Dout;出力信号
ENN、ENP;イネーブル信号
N1〜N5、N11〜N15;NMOSトランジスタ
NAND1〜NAND4、NAND11〜NAND14、NAND21〜NAND24;ナンドゲート
NCB1〜NCB4、PCB1〜PCB4;ビット信号
Lin;入力配線
Lout;出力配線
P1〜P5、P11〜P15;PMOSトランジスタ
PD;プルダウン回路
PU;プルアップ回路
R1、R2;抵抗
UD;アップダウン信号
UD0;多数決論理
Vin;分圧電位
VREFn、VREFp;参照電位
Claims (8)
- 集積回路装置のバッファ回路をシミュレートし、そのシミュレート結果に応じた電位を参照電位と比較し、その比較結果に基づいて前記バッファ回路のインピーダンスを調整するインピーダンス調整回路において、前記比較は3個以上の差動回路により行い、前記比較結果は各差動回路による個別比較結果の多数決をとることによって得ることを特徴とするインピーダンス調整回路。
- 前記バッファ回路は、入力された電位に基づいて出力配線に基準電位を印加するものであり、前記バッファ回路のインピーダンスの調整は、前記バッファ回路における前記出力配線と前記基準電位との間の抵抗値を調整することにより行い、前記バッファ回路の抵抗値を制御するための制御信号と同じ制御信号が入力されることにより前記バッファ回路の前記抵抗値をシミュレートするシミュレート回路と、このシミュレート回路の抵抗値に応じた電位を前記参照電位と比較することにより前記シミュレート結果に応じた電位と参照電位との比較を行う比較回路と、この比較結果に基づいて前記制御信号を生成し前記バッファ回路及び前記シミュレート回路に対して出力することにより前記バッファ回路のインピーダンスの調整を行う制御回路と、を有し、前記比較回路は、前記シミュレート回路の抵抗値に応じた電位を前記参照電位と比較してその結果を出力する前記3個以上の差動回路と、前記3個以上の差動回路のうち過半数の差動回路による個別比較結果を前記比較結果として出力する多数決回路と、を有することを特徴とする請求項1に記載のインピーダンス調整回路。
- 前記差動回路の数が奇数であることを特徴とする請求項2に記載のインピーダンス調整回路。
- 前記差動回路の数が3であり、前記多数決回路が、第1乃至第3の2入力アンドゲートと、3入力アンドゲートと、を有し、前記第1の2入力アンドゲートの一方の入力端子に第1の前記差動回路の出力が入力され、他方の入力端子に第2の前記差動回路の出力が入力されるようになっており、前記第2の2入力アンドゲートの一方の入力端子に前記第1の差動回路の出力が入力され、他方の入力端子に第3の前記差動回路の出力が入力されるようになっており、前記第3の2入力アンドゲートの一方の入力端子に前記第3の差動回路の出力が入力され、他方の入力端子に前記第2の差動回路の出力が入力されるようになっており、前記3入力アンドゲートの入力端子に夫々前記第1乃至第3の2入力アンドゲートの出力が入力されるようになっていることを特徴とする請求項3に記載のインピーダンス調整回路。
- バッファ回路と、このバッファ回路をシミュレートし、そのシミュレート結果に応じた電位を参照電位と比較し、その比較結果に基づいて前記バッファ回路のインピーダンスを調整するインピーダンス調整回路と、を有し、前記インピーダンス調整回路は、前記比較を3個以上の差動回路により行い、前記比較結果は各差動回路による個別比較結果の多数決をとることによって得ることを特徴とする集積回路装置。
- 前記バッファ回路は、入力された電位に基づいて出力配線に基準電位を印加するものであり、前記インピーダンス調整回路は、前記バッファ回路のインピーダンスの調整を前記バッファ回路における前記出力配線と前記基準電位との間の抵抗値を調整することにより行うものであり、前記バッファ回路の抵抗値を制御するための制御信号と同じ制御信号が入力されることにより前記バッファ回路の前記抵抗値をシミュレートするシミュレート回路と、このシミュレート回路の抵抗値に応じた電位を前記参照電位と比較することにより前記シミュレート結果に応じた電位と参照電位との比較を行う比較回路と、この比較結果に基づいて前記制御信号を生成し前記バッファ回路及び前記シミュレート回路に対して出力することにより前記バッファ回路のインピーダンスの調整を行う制御回路と、を有し、前記比較回路は、前記シミュレート回路の抵抗値に応じた電位を前記参照電位と比較してその結果を出力する前記3個以上の差動回路と、前記3個以上の差動回路のうち過半数の差動回路による個別比較結果を前記比較結果として出力する多数決回路と、を有することを特徴とする請求項5に記載の集積回路装置。
- 前記差動回路の数が奇数であることを特徴とする請求項6に記載の集積回路装置。
- 前記差動回路の数が3であり、前記多数決回路が、第1乃至第3の2入力アンドゲートと、3入力アンドゲートと、を有し、前記第1の2入力アンドゲートの一方の入力端子に第1の前記差動回路の出力が入力され、他方の入力端子に第2の前記差動回路の出力が入力されるようになっており、前記第2の2入力アンドゲートの一方の入力端子に前記第1の差動回路の出力が入力され、他方の入力端子に第3の前記差動回路の出力が入力されるようになっており、前記第3の2入力アンドゲートの一方の入力端子に前記第3の差動回路の出力が入力され、他方の入力端子に前記第2の差動回路の出力が入力されるようになっており、前記3入力アンドゲートの入力端子に夫々前記第1乃至第3の2入力アンドゲートの出力が入力されるようになっていることを特徴とする請求項7に記載の集積回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005083557A JP2006270331A (ja) | 2005-03-23 | 2005-03-23 | インピーダンス調整回路及び集積回路装置 |
US11/386,813 US7443203B2 (en) | 2005-03-23 | 2006-03-23 | Impedance adjustment circuit and integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005083557A JP2006270331A (ja) | 2005-03-23 | 2005-03-23 | インピーダンス調整回路及び集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006270331A true JP2006270331A (ja) | 2006-10-05 |
Family
ID=37034575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005083557A Pending JP2006270331A (ja) | 2005-03-23 | 2005-03-23 | インピーダンス調整回路及び集積回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7443203B2 (ja) |
JP (1) | JP2006270331A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009159150A (ja) * | 2007-12-25 | 2009-07-16 | Toppan Printing Co Ltd | ドライバ回路 |
JP2021185650A (ja) * | 2020-05-25 | 2021-12-09 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | インピーダンスキャリブレーション回路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5642935B2 (ja) * | 2009-02-19 | 2014-12-17 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | インピーダンス調整回路及びこれを備える半導体装置 |
US7973553B1 (en) * | 2010-03-11 | 2011-07-05 | Altera Corporation | Techniques for on-chip termination |
JP2012049838A (ja) * | 2010-08-27 | 2012-03-08 | Elpida Memory Inc | 半導体装置およびその特性調整方法 |
US9083330B2 (en) * | 2013-10-17 | 2015-07-14 | Qualcomm Incorporated | Output driver with slew rate calibration |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02104024A (ja) * | 1988-10-12 | 1990-04-17 | Mitsubishi Electric Corp | 逐次比較型アナログ・デジタル変換器 |
JPH06104759A (ja) * | 1992-09-22 | 1994-04-15 | Nec Ic Microcomput Syst Ltd | A−d変換器 |
JPH08107354A (ja) * | 1994-10-04 | 1996-04-23 | Kawasaki Steel Corp | パイプライン式逐次比較型a/d変換器 |
JP2005026890A (ja) * | 2003-06-30 | 2005-01-27 | Nec Corp | インピーダンス調整回路及び調整方法、インピーダンス調整回路を備える半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5606275A (en) * | 1995-09-05 | 1997-02-25 | Motorola, Inc. | Buffer circuit having variable output impedance |
US5732027A (en) * | 1996-12-30 | 1998-03-24 | Cypress Semiconductor Corporation | Memory having selectable output strength |
US6563347B2 (en) * | 2000-11-20 | 2003-05-13 | Intersil Americas Inc. | Redundant comparator design for improved offset voltage and single event effects hardness |
US6384621B1 (en) * | 2001-02-22 | 2002-05-07 | Cypress Semiconductor Corp. | Programmable transmission line impedance matching circuit |
US20030091124A1 (en) * | 2001-11-13 | 2003-05-15 | Narad Networks, Inc. | Slicer circuit with ping pong scheme for data communication |
KR100495660B1 (ko) * | 2002-07-05 | 2005-06-16 | 삼성전자주식회사 | 온-다이 종결 회로를 구비한 반도체 집적 회로 장치 |
JP4201128B2 (ja) * | 2003-07-15 | 2008-12-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
-
2005
- 2005-03-23 JP JP2005083557A patent/JP2006270331A/ja active Pending
-
2006
- 2006-03-23 US US11/386,813 patent/US7443203B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02104024A (ja) * | 1988-10-12 | 1990-04-17 | Mitsubishi Electric Corp | 逐次比較型アナログ・デジタル変換器 |
JPH06104759A (ja) * | 1992-09-22 | 1994-04-15 | Nec Ic Microcomput Syst Ltd | A−d変換器 |
JPH08107354A (ja) * | 1994-10-04 | 1996-04-23 | Kawasaki Steel Corp | パイプライン式逐次比較型a/d変換器 |
JP2005026890A (ja) * | 2003-06-30 | 2005-01-27 | Nec Corp | インピーダンス調整回路及び調整方法、インピーダンス調整回路を備える半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009159150A (ja) * | 2007-12-25 | 2009-07-16 | Toppan Printing Co Ltd | ドライバ回路 |
JP2021185650A (ja) * | 2020-05-25 | 2021-12-09 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | インピーダンスキャリブレーション回路 |
Also Published As
Publication number | Publication date |
---|---|
US7443203B2 (en) | 2008-10-28 |
US20060214682A1 (en) | 2006-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4987607B2 (ja) | レベルシフト回路 | |
US20080129341A1 (en) | Semiconductor apparatus | |
JP2006345494A (ja) | インピーダンス制御回路 | |
JP4887607B2 (ja) | 抵抗値補償方法、抵抗値補償機能を有する回路、回路の抵抗値試験方法,抵抗値補償プログラム及び回路の抵抗値試験プログラム | |
JPH11340810A (ja) | 半導体装置 | |
JP2006270331A (ja) | インピーダンス調整回路及び集積回路装置 | |
JP3885773B2 (ja) | インピーダンス調整回路及び調整方法、インピーダンス調整回路を備える半導体装置 | |
JP5157607B2 (ja) | 半導体装置及び半導体装置のインピーダンス調整方法 | |
KR101468897B1 (ko) | 도미도 로직 회로 및 파이프라인 도미노 로직 회로 | |
KR101605941B1 (ko) | 링 발진기 및 반도체 장치 | |
US20150155875A1 (en) | Lvds driver | |
JP2003179481A (ja) | 適応型出力ドライバを有する半導体記憶装置 | |
JP2007336119A (ja) | 半導体装置、及びインピーダンス制御方法 | |
JP2007067709A (ja) | 比較回路および半導体装置 | |
JP2007124343A (ja) | データ保持回路 | |
US20120306543A1 (en) | Semiconductor device including output driver | |
JP2007067819A (ja) | 遅延調整回路及び該回路を備えた同期型半導体装置 | |
JP5564869B2 (ja) | 半導体集積回路 | |
US11271549B2 (en) | Semiconductor device for controlling voltage at an input node of a circuit during a low power mode | |
JP2005234976A (ja) | 記憶装置 | |
JP2009135568A (ja) | パルス遅延回路及びその駆動方法、ad変換回路、時間測定回路 | |
EP0740417A2 (en) | Input circuit and semiconductor integrated circuit device including same | |
JP5757888B2 (ja) | 半導体装置 | |
TWI545584B (zh) | 位準下降移位器 | |
KR100525095B1 (ko) | 메모리 장치의 입력 버퍼에 발생하는 노이즈 방지 장치 및그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080213 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110628 |