JP2006238058A - 高周波用スイッチ回路 - Google Patents

Abstract

【課題】オフ状態の半導体スイッチ部の高周波信号漏洩を低減させることができる高周波用スイッチ回路を提供することを目的とする。
【解決手段】 半導体スイッチ部の開閉を行うために印加する制御電圧と相補的な関係にある電圧を直流電位伝達部１３，１４を介して高周波信号入出力端子２，３に与えることにより、オン側の半導体スイッチ部のＶｇｓをプラス側に大きく、オフ側の半導体スイッチ部のＶｇｓをマイナス側に大きくして高周波信号漏洩を低減させる。
【選択図】図１

Description

本発明は、例えば携帯電話機、無線ＬＡＮ等の高周波通信に用いられる高周波用スイッチ回路に関するものである。

図１２は電界効果型トランジスタを用いた従来の技術による高周波用スイッチ回路の一例を示す。
図１２において、６１は共通端子、６２は第１の高周波信号入出力端子、６３は第２の高周波信号入出力端子、６９，７０は電界効果型トランジスタにより構成された半導体スイッチ部、６４，６５は半導体スイッチ部６９，７０の開閉を制御する電圧の印加を行う電圧制御端子である。

半導体スイッチ部６９，７０のドレインは互いに接続されてカップリングコンデンサ６６を介して共通端子６１に接続されている。半導体スイッチ部６９，７０のゲートは、それぞれ抵抗素子７１，７２を介して電圧制御端子６４，６５に接続されている。半導体スイッチ部６９のソースはカップリングコンデンサ６７を介して第１の高周波信号入出力端子６２に接続されている。半導体スイッチ部７０のソースはカップリングコンデンサ６８を介して第２の高周波信号入出力端子６３に接続されている。

７３は半導体スイッチ部６９のドレインとソースの間を接続して直流電位評価ポイントＪの電位を直流電位評価ポイントＫの電位と同等にするために配置された抵抗素子、７４は半導体スイッチ部７０のドレインとソースの間を接続して直流電位評価ポイントＪの電位を直流電位評価ポイントＬの電位と同等にするために配置された抵抗素子である。

電圧制御端子６４，６５には相反するレベルの電圧が入力され、電圧制御端子６４に電圧制御端子６５より高いレベルの電圧を印加した際には、半導体スイッチ部６９がオン状態、半導体スイッチ部７０のスイッチ部がオフ状態となり、共通端子６１と第１の高周波信号出力端子６２との間が導通状態となる。

逆に、電圧制御端子６５に電圧制御端子６４より高いレベルの電圧を印加した際には、半導体スイッチ部７０がオン状態、半導体スイッチ部６９がオフ状態となり、共通端子６１と第２の高周波信号出力端子６３の間が導通状態となる。

図１３は図１２の従来技術において、電圧制御端子６４に３ボルト、電圧制御端子６５に０ボルトを印加し、半導体スイッチ部６９をオン、半導体スイッチ部７０をオフとした際の直流電位評価ポイントＪ〜Ｌの直流電位状態を示す。

以下、図１２および図１３を用いて従来技術における直流電位評価ポイントＪ〜Ｌの直流電位状態について説明する。
図１２において高周波信号入出力端子とスイッチ部との間には、直流電流の漏洩を防ぐためのカップリングコンデンサ６６〜６８がそれぞれ直列に配置されていることから、直流電流は制御端子間のみに流れることとなる。図１３に示すように直流電位評価ポイントＪの直流電位状態は、半導体スイッチ部６９を構成する電界効果型トランジスタのゲートからドレインに流れる電流Ｉ６９と、半導体スイッチ部７０を構成する電界効果型トランジスタのドレインからゲートへのリーク電流Ｉ７０とが等しくなり、かつ電圧制御端子６４，６５との電位差が３ボルトとなるように一義的に決定される。また、直流電位評価ポイントＪと直流電位評価ポイントＫ，Ｌとは、抵抗素子７３，７４とを介して直流的に接続されているため、直流電位評価ポイントＫ，Ｌの直流電位は直流電位評価ポイントＪとほぼ同等の値となる。
特開２０００−２７７７０３公報 特開２００２−２３２２７８公報

従来例に示すスイッチ回路の直流電位の状態は下記の通りである。直流電位評価ポイントＪの電位は、半導体スイッチ部６９，７０を構成する電界効果型トランジスタのゲート・ドレイン間の電圧−電流特性Ｖｇｄ−Ｉｇｄ特性、および電圧制御端子６４，６５に印加される電圧によって一義的に決定され、直流電位評価ポイントＫ，Ｌの電位は、半導体スイッチ部６９，７０を構成する電界効果型トランジスタのソース・ドレイン間の抵抗成分の抵抗値と抵抗素子７３，７４の抵抗値によって決定し、半導体スイッチ部６９，７０の開閉状態に依らずほぼ直流電位評価ポイントＪの電位と同電位となる。

したがって、従来例のスイッチ回路においては、各々の半導体スイッチ部６９，７０を構成する電界効果型トランジスタのドレイン電位、ソース電位はゲートの直流電位状態、スイッチの開閉状態に因らず互いにほぼ同電位となる。

このため、オン側の電界効果型トランジスタにおいてゲート電位がソース電位と比較して十分大きくならず、十分に挿入損失を低減できない、またオフ側の電界効果型トランジスタにおいてソース電位がゲート電位と比較して十分大きくならず、高周波信号の漏洩を十分に防ぐことができないという課題がある。

本発明は、オフ状態のスイッチ部の高周波信号漏洩を低減させることができる高周波用スイッチ回路を提供することを目的とする。

本発明の請求項１記載の高周波用スイッチ回路は、高周波信号の入出力を行う複数の高周波信号入出力端子と、これらの高周波信号入出力端子間を開閉する複数の半導体スイッチ部とを備えた高周波用スイッチ回路において、前記半導体スイッチ部の開閉を行うために印加する制御電圧と相補的な関係にある電圧を入力端子側と出力端子側の少なくとも一方少なくとも何れかの前記半導体スイッチ部に印加する直流電位伝達部を設けたことを特徴とする。

ここで「スイッチ部の開閉を行うために印加する制御電圧と相補的な関係にある電圧」とは、スイッチ部がオン状態となる制御電圧を印加する際には、スイッチ部がオフ状態となる電圧のことであり、スイッチ部がオフ状態となる制御電圧を印加する際には、スイッチ部がオン状態となる電圧のことである。

本発明の請求項２記載の高周波用スイッチ回路は、高周波信号の入出力を行う複数の高周波信号入出力端子と、これらの高周波信号入出力端子間を開閉する複数の半導体スイッチ部とを備えた高周波用スイッチ回路において、前記半導体スイッチ部は、前記高周波信号入出力端子にドレイン電極、ソース電極が接続されたＦＥＴ、またはドレイン電極、ソース電極を直列につないだ複数のＦＥＴからなり、前記半導体スイッチ部の開閉を行うために印加する制御電圧と相補的な関係にある電圧を少なくとも何れかの前記半導体スイッチ部に印加する直流電位伝達部を設けたことを特徴とする。

この構成によると、半導体スイッチ部の開閉を行うために印加する制御電圧と相補的な関係にある電圧を直流電位伝達部を介して高周波信号入力側、出力側の少なくとも一方に印加しているので、オン状態の半導体スイッチ部のソース電位はゲート電位に対してより小さくなり、オフ状態の半導体スイッチ部のソース電位はゲート電位に対してより大きくなるため、オン状態の半導体スイッチ部の挿入損失を低減し、オフ状態の半導体スイッチ部の高周波信号漏洩を低減させることが可能となる。

本発明の請求項３記載の高周波用スイッチ回路は、請求項１において、直流電位伝達部を抵抗素子で構成したことを特徴とする。
本発明の請求項４記載の高周波用スイッチ回路は、請求項１において、直流電位伝達部を、ダイオード素子で構成したことを特徴とする。

本発明の請求項５記載の高周波用スイッチ回路は、請求項１において、直流電位伝達部を、ダイオード素子または抵抗素子とインダクタ素子の直列接続で構成したことを特徴とする。

本発明の請求項６記載の高周波用スイッチ回路は、高周波信号の入出力を行う共通端子と、高周波信号の入出力を行う第１，第２の高周波信号入出力端子と、前記共通端子と前記第１の高周波信号入出力端子との間を開閉する第１のＦＥＴと、前記共通端子と前記第２の高周波信号入出力端子との間を開閉する第２のＦＥＴと、前記第２のＦＥＴのゲート電極に与える電位を第１のＦＥＴのソース電極に伝達するための第１の直流電位伝達部と、前記第１のＦＥＴのゲート電極に与える電位を第２のＦＥＴのソース電極に伝達するための第２の直流電位伝達部とを備えたことを特徴とする。

本発明の請求項７記載の高周波用スイッチ回路は、請求項６において、第１，第２の直流電位伝達部を、抵抗素子で構成したことを特徴とする。
本発明の請求項８記載の高周波用スイッチ回路は、請求項６において、第１，第２の直流電位伝達部を、ダイオード素子で構成したことを特徴とする。

本発明の請求項９記載の高周波用スイッチ回路は、請求項６において、第１，第２の直流電位伝達部を、ダイオード素子または抵抗素子とインダクタ素子の直列接続で構成したことを特徴とする。

本発明は、オン側のスイッチ部のゲート電位に対するソース電位をより小さくし、オフ側のスイッチ部のゲート電位に対するソース電位をより大きくすることによって、低損失、高アイソレーションの高周波用スイッチ回路を提供することが可能となる。

本発明の各実施の形態を図１〜図１１に基づいて説明する。
（第１の実施形態）
図１は（第１の実施形態）における高周波用スイッチ回路である。

図１において、１は共通端子、２は第１の高周波信号入出力端子、３は第２の高周波信号入出力端子、９，１０は電界効果型トランジスタにより構成された半導体スイッチ部、４，５は半導体スイッチ部９，１０の開閉を制御する電圧の印加を行う電圧制御端子である。

半導体スイッチ部９，１０のドレインは互いに接続されてカップリングコンデンサ６を介して共通端子１に接続されている。半導体スイッチ部９，１０のゲートは、それぞれ抵抗素子１１，１２を介して電圧制御端子４，５に接続されている。半導体スイッチ部９のソースはカップリングコンデンサ７を介して第１の高周波信号入出力端子２に接続されている。半導体スイッチ部１０のソースはカップリングコンデンサ８を介して第２の高周波信号入出力端子３に接続されている。１３，１４は制御電圧と相補的な関係の電圧を印加するために配置された直流電位伝達部としての抵抗素子である。

電圧制御端子４，５には相反するレベルの電圧が入力され、電圧制御端子４に電圧制御端子５より高いレベルの電圧を印加した際には、半導体スイッチ部９がオン状態、半導体スイッチ部１０のスイッチ部がオフ状態となり、共通端子１と第１の高周波信号出力端子２との間が導通状態となる。

逆に、電圧制御端子５に電圧制御端子４より高いレベルの電圧を印加した際には、半導体スイッチ部１０がオン状態、半導体スイッチ部９がオフ状態となり、共通端子１と第２の高周波信号出力端子３の間が導通状態となる。

さらに、この（第１の実施形態）では、半導体スイッチ部９，１０の開閉を行うためにそれぞれ電圧制御端子４，５に印加する制御電圧が、電界効果型トランジスタのソース側（直流電位評価ポイントＣ，Ｂ）にそれぞれ抵抗素子１３，１４を介して印加されている。例えば、電圧制御端子４に電圧制御端子５より大きな電圧を印加し、半導体スイッチ部９をオン、半導体スイッチ部１０をオフとした場合、オン側の直流電位評価ポイントＢは抵抗素子１３がない場合と比較してより低くすることが可能となり、オフ側の直流電位評価ポイントＣは抵抗素子１４がない場合と比較してより高くすることが可能となる。

図２，図３は電圧制御端子４に３ボルト、電圧制御端子５に０ボルトを印加し、半導体スイッチ部９をオン、半導体スイッチ部１０をオフとした際の直流電位評価ポイントＡ〜Ｃの直流電位状態を示す。以下、この図に基づき直流電位評価ポイントＡ〜Ｃの直流電位状態について説明する。

直流電位評価ポイントＢの直流電位状態は、図２に示すようにスイッチ部９のゲートからドレインに流れる電流Ｉ９と抵抗素子１３に流れる電流Ｉ１３とが等しくなり、且つ電圧制御端子４と５との電位差が３ボルトとなるように決定される。また直流電位評価ポイントＡの直流電位状態は、スイッチ部９がオンとなっており導通状態であることから直流電位評価ポイントＢの直流電位とほぼ同等の値となる。

直流電位評価ポイントＣの直流電位状態は、図３に示すようにスイッチ部１０のソースからゲートへのリーク電流Ｉ１０と抵抗素子１４に流れる電流Ｉ１４とが等しくなり、且つ電圧制御端子４と５との電位差が３ボルトとなるように決定される。

したがって、抵抗素子１３，１４の抵抗値を調節し、抵抗素子に流れる電流を調節することによって直流電位評価ポイントＡ〜Ｃの直流電位状態を所望の値とすることが可能となる。

より具体的には、電界効果型トランジスタのＶｇｄ−Ｉｇｄ特性が急峻な立ち上がりを見せる電圧Ｖｇｄよりも低い電圧の領域において、電界効果型トランジスタのＶｇｄ−Ｉｇｄ特性で決定される電流値よりも大きな電流を流すことのできる抵抗素子１３，１４を用いることにより、オン側のスイッチ部のゲート電位に対するソース電位をより小さくし、オフ側のスイッチ部のゲート電位に対するソース電位をより大きくすることが可能となる。

図６〜図１１は、図１の高周波用スイッチ回路において半導体スイッチ部９，１０をゲート幅２ｍｍの電界効果型トランジスタの２段直列接続、抵抗素子１１，１２を８０ｋΩとし、電圧制御端子４に３ボルト、電圧制御端子５に０ボルトをそれぞれ印加した際の直流電位評価ポイントＡ〜Ｃの電位状態、および挿入損失、アイソレーション、第２高調波実測値と、図１２に示した従来技術において同様に、半導体スイッチ部６９，７０をゲート幅２ｍｍの電界効果型トランジスタの２段直列接続とし、抵抗素子７１，７２を８０ｋΩ、電圧制御端子６４に３ボルト、電圧制御端子６５に０ボルトをそれぞれ印加した際の直流電位評価ポイントＪ〜Ｌの電位状態および、挿入損失、アイソレーション、高調波（２ｎｄ Ｈａｒｍｏｎｉｃｓ）実測値との比較を示す。

測定周波数はｆ＝１ＧＨｚとし、入力電力は挿入損失、アイソレーション評価時はＰｉｎ＝１５ｄＢｍ、高調波評価時はＰｉｎ＝２６ｄＢｍとした。
図１の抵抗素子１３，１４の抵抗値としては５１０ｋΩ、９１０ｋΩの２種類を用い、図１２の従来技術における抵抗素子７３，７４の抵抗値としては５ｋΩ、８１ｋΩ、１６０ｋΩ、３６０ｋΩ、５１０ｋΩ、９１０ｋΩの６種を用いた。

図６〜図８に示すように、オン側のスイッチ部のゲート電位に対するソース電位は従来技術においては２．６５ボルト程度であったのに対して、本実施例においては２．０〜２．５ボルトとより小さくなっており、オフ側のスイッチ部のゲート電位に対するソース電位に関しても従来技術においては２．４〜２．６５ボルトであったのに対して本実施例においては２．７〜２．９５ボルトとより大きくなることが確認された。

また図９〜図１１に示すように、本発明の第１の実施形態により従来技術との比較において、低挿入損失化、高アイソレーション化、不要輻射である第２高調波のレベル低減が達成されている。

なお、上記の実施の形態では抵抗素子１３，１４を設けたが一方を省くこともできる。この場合には、省いた方の半導体スイッチ部のソース−ドレイン間を図１２のように抵抗素子７３，７４で接続する。

（第２の実施形態）
図４は（第２の実施形態）の高周波用スイッチ回路を示す。
図１では電圧制御端子４と直流電位評価ポイントＣの間が直流電位伝達部としての抵抗素子１４で接続され、電圧制御端子５と直流電位評価ポイントＢの間が直流電位伝達部としての抵抗素子１３で接続されていたが、この図４では、電圧制御端子４と直流電位評価ポイントＣの間が直流電位伝達部としてのダイオード素子３４で接続され、電圧制御端子５と直流電位評価ポイントＢの間が直流電位伝達部としてのダイオード素子３３で接続されている点だけが図１とは異なっている。なお、ダイオード素子３３は電圧制御端子５の側がアノード、ダイオード素子３４は電圧制御端子４の側がアノードにして接続されている。ダイオード素子３３，３４としては、半導体スイッチ部９，１０を構成する電界効果型トランジスタのＶｇｄ−Ｉｇｄ特性で決定される電流値よりも正負ともに大きな電流を流すことのできるダイオード素子を用いるものとする。

第２の実施形態における高周波用スイッチ回路においても、第１の実施形態と同様にダイオード素子を流れる電流値の調節によっての直流直流電位評価ポイントＡ〜Ｃの電位状態を所望の値とすることが可能となるため、オン側のスイッチ部のゲート電位に対するソース電位をより小さくし、オフ側のスイッチ部のゲート電位に対するソース電位をより大きくすることが可能となる。

なお、上記の実施の形態ではダイオード素子３３，３４を設けたが一方を省くこともできる。この場合には、省いた方の半導体スイッチ部のソース−ドレイン間を図１２のように抵抗素子７３，７４で接続する。

（第３の実施形態）
図５は（第３の実施形態）の高周波用スイッチ回路を示す。
図１では電圧制御端子４と直流電位評価ポイントＣの間が直流電位伝達部としての抵抗素子１４で接続され、電圧制御端子５と直流電位評価ポイントＢの間が直流電位伝達部としての抵抗素子１３で接続されていたが、この図５では、電圧制御端子４と直流電位評価ポイントＣの間が直流電位伝達部としての抵抗素子５４とインダクタ素子５６の直列回路で接続され、電圧制御端子５と直流電位評価ポイントＢの間が直流電位伝達部としての抵抗素子５３とインダクタ素子５５の直列回路で接続されている点だけが図１とは異なっている。

特に、抵抗素子５３，５４は制御電圧と相補的な関係の電圧をソース電極側に印加するために配置されており、インダクタ素子５５，５６は第１の高周波信号入出力端子２および第２の高周波信号入出力端子３の高周波信号が電圧制御端子側に漏洩するのを防ぐように作用している。

第３の実施形態における高周波スイッチ回路においても、第１および第２の実施形態と同様の効果が得られる。
なお、上記の実施の形態では抵抗素子５３とインダクタ素子５５の直列回路，抵抗素子５４とインダクタ素子５６の直列回路を設けたが一方を省くこともできる。この場合には、省いた方の半導体スイッチ部のソース−ドレイン間を図１２のように抵抗素子７３，７４で接続する。

なお、図４においても高周波信号が電圧制御端子側に漏洩するのを防ぐことを目的としてダイオード素子３３と直列に図５に見られたようなインダクタ素子５５を接続し、ダイオード素子３４と直列に図５に見られたようなインダクタ素子５６を接続して構成することもできる。

また、（第１の実施形態）では２つの直流電位伝達部の何れもが抵抗素子１３，１４で構成され、（第２の実施形態）では２つの直流電位伝達部の何れもがダイオード素子３３，３４で構成され、（第３の実施形態）では２つの直流電位伝達部の何れもが抵抗素子５３とインダクタ素子５５の直列回路，抵抗素子５４とインダクタ素子５６の直列回路で構成されていたが、直流電位伝達部の一方と他方を各実施形態を組み合わせて構成することもできる。具体的には、（第１の実施形態）の抵抗素子１４を（第２の実施形態）のダイオード素子３４に置き換えたり、または（第３の実施形態）の抵抗素子５４とインダクタ素子５６の直列回路で置き換えて構成することもできる。また、（第２の実施形態）のダイオード素子３３，３４のうちのダイオード素子３４を（第３の実施形態）の抵抗素子５４とインダクタ素子５６の直列回路で置き換えて構成することもできる。

なお、上記の各実施の形態では各半導体スイッチ部は、それぞれ１個の電界効果型トランジスタにより構成されていたが、複数個の電界効果トランジスタを直列接続して構成することもできる。

本発明は低挿入損失、高アイソレーションの高周波用スイッチの設計手法において有用である。

本発明の（第１の実施形態）における高周波用スイッチ回路の構成図 同実施形態のオン側の電界効果型トランジスタのソース電位状態図 同実施形態のオフ側の電界効果型トランジスタのソース電位状態図 本発明の（第２の実施形態）における高周波用スイッチ回路の構成図 本発明の（第３の実施形態）における高周波用スイッチ回路の構成図 本発明の（第１の実施形態）における電界効果型トランジスタのドレイン側直流電位状態の実測結果図 本発明の（第１の実施形態）におけるオン側の電界効果型トランジスタのソース側直流電位状態の実測結果図 本発明の（第１の実施形態）におけるオフ側の電界効果型トランジスタのソース側直流電位状態の実測結果図 本発明の（第１の実施形態）における挿入損失特性の実測結果図 本発明の（第１の実施形態）におけるアイソレーション特性の実測結果図 本発明の（第１の実施形態）における第２高調波輻射レベルの実測結果図 従来の高周波用スイッチ回路の構成図 同従来例の電界効果型トランジスタのソース電極、ドレイン電極の直流電位状態を示す図

符号の説明

１ 共通端子
２ 第１の高周波信号入出力端子
３ 第２の高周波信号入出力端子
４，５ 電圧制御端子
６，７，８ カップリングコンデンサ
９，１０ 半導体スイッチ部
１１，１２ 抵抗素子
１３，１４ 抵抗素子（直流電位伝達部）
３３，３４ ダイオード素子（直流電位伝達部）
５３，５５ 直流電位伝達部を構成する抵抗素子とインダクタ素子
５４，５６ 直流電位伝達部を構成する抵抗素子とインダクタ素子

Claims (9)

1. 高周波信号の入出力を行う複数の高周波信号入出力端子と、これらの高周波信号入出力端子間を開閉する複数の半導体スイッチ部とを備えた高周波用スイッチ回路において、
   前記半導体スイッチ部の開閉を行うために印加する制御電圧と相補的な関係にある電圧を少なくとも何れかの前記半導体スイッチ部に印加する直流電位伝達部を設けた
   高周波用スイッチ回路。
2. 高周波信号の入出力を行う複数の高周波信号入出力端子と、これらの高周波信号入出力端子間を開閉する複数の半導体スイッチ部とを備えた高周波用スイッチ回路において、
   前記半導体スイッチ部は、
   前記高周波信号入出力端子にドレイン電極、ソース電極が接続されたＦＥＴ、またはドレイン電極、ソース電極を直列につないだ複数のＦＥＴからなり、
   前記半導体スイッチ部の開閉を行うために印加する制御電圧と相補的な関係にある電圧を少なくとも何れかの前記半導体スイッチ部に印加する直流電位伝達部を設けた
   高周波用スイッチ回路。
3. 直流電位伝達部を抵抗素子で構成した
   請求項１記載の高周波用スイッチ回路。
4. 直流電位伝達部を、ダイオード素子で構成した
   請求項１記載の高周波用スイッチ回路。
5. 直流電位伝達部を、ダイオード素子または抵抗素子とインダクタ素子の直列接続で構成した
   請求項１記載の高周波用スイッチ回路。
6. 高周波信号の入出力を行う共通端子と、
   高周波信号の入出力を行う第１，第２の高周波信号入出力端子と、
   前記共通端子と前記第１の高周波信号入出力端子との間を開閉する第１のＦＥＴと、
   前記共通端子と前記第２の高周波信号入出力端子との間を開閉する第２のＦＥＴと、
   前記第２のＦＥＴのゲート電極に与える電位を第１のＦＥＴのソース電極に伝達するための第１の直流電位伝達部と、
   前記第１のＦＥＴのゲート電極に与える電位を第２のＦＥＴのソース電極に伝達するための第２の直流電位伝達部と
   を備えた
   高周波用スイッチ回路。
7. 第１，第２の直流電位伝達部を、抵抗素子で構成した
   請求項６記載の高周波用スイッチ回路。
8. 第１，第２の直流電位伝達部を、ダイオード素子で構成した
   請求項６記載の高周波用スイッチ回路。
9. 第１，第２の直流電位伝達部を、ダイオード素子または抵抗素子とインダクタ素子の直列接続で構成した
   請求項６記載の高周波用スイッチ回路。

Images