JP2006228792A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006228792A JP2006228792A JP2005037485A JP2005037485A JP2006228792A JP 2006228792 A JP2006228792 A JP 2006228792A JP 2005037485 A JP2005037485 A JP 2005037485A JP 2005037485 A JP2005037485 A JP 2005037485A JP 2006228792 A JP2006228792 A JP 2006228792A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- fuse
- semiconductor device
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】 バリアメタル膜5とCuからなる配線7とが順に積層されて絶縁膜4中に埋め込まれた構造の一対のヒューズ電極を備え、バリアメタル膜5は両ヒューズ電極を隔てる絶縁膜4上を越えて両ヒューズ電極を結ぶと共に該絶縁膜4上に在る部分の表面がヒューズ電極及びその周辺と略同一面を成し且つ該絶縁膜4上に在る部分がヒューズ5Aを成している。
【選択図】 図1
Description
(1)
PE(plasma enhanced)−CVD(chemical vapor deposition)法を適用することに依り、半導体素子が作り込まれた基板(図示せず)に積層された配線層13の上にビア層間絶縁膜である厚さ50nmのSiCからなる第1のエッチングストッパー膜15、厚さ300nmのSiO2 からなる第1の絶縁膜16を成膜する。尚、必須ではないが、この工程に於いて、配線層13に於ける配線に起因する段差を平坦化する為、第1の絶縁膜16の厚さを800nm程度に成膜し、CMP(chemical mechanical polishing)法を適用して例えば500nm程度を研磨・除去を行っても良い。
引き続いて、PE−CVD法を適用することに依り、第1の絶縁膜16上に配線層間絶縁膜である厚さ30nmのSiCからなる第2のエッチングストッパー膜17、厚さ300nmのSiO2 からなる第2の絶縁膜18、厚さ50nmのSi3 N4 からなる反射防止膜19を成膜する。
(3)
リソグラフィ技術に於けるレジストプロセスを適用することに依り、反射防止膜19上にビアホールパターンの開口20Aをもつレジスト膜20を形成する。
(5) エッチングガスをO2 +CF4 とするプラズマアッシング法を適用することに依り、レジスト膜20を除去し、その後、新たに浅いトレンチを形成する為の開口21Aをもつレジスト膜21を形成する。
エッチングガスをCF4 +Arとするドライエッチング法を適用することに依り、レジスト膜21をマスクとして反射防止膜19のエッチングを行い、浅いトレンチのパターンをもつ開口19Aを形成する。尚、開口19Aのパターンを用いて、第2の絶縁膜18に形成される浅いトレンチの深さは、後に形成するバリアメタル膜22(図11参照)の厚さ如何に依って調整する必要があり、バリアメタル膜22が厚い場合には、第2の絶縁膜18に形成する浅いトレンチは深く形成しなければならず、その為には、反射防止膜19に開口19Aを形成する際、下地の第2の絶縁膜18の一部に食い込むようにエッチングを行うことも必要になる。
(7)
ガスをO2 とするプラズマアッシング法を適用することに依り、レジスト膜21を除去する。この工程を経ることで、開口19Aが形成された反射防止膜19が表出され、又、再度、ビアホール15Aが現れる。
ビアホール15A内に樹脂27を埋め込み、エッチングガスをO2 とするプラズマエッチング法を適用することに依り、樹脂27を所要高さ、例えば、配線層間絶縁膜である第2の絶縁膜18とビア層間絶縁膜である第1の絶縁膜16との境界、即ち、第2のエッチングストッパー膜17の近傍までエッチバックする。尚、樹脂27としてはノボラック樹脂を用いて良い。
(9)
リソグラフィ技術に於けるレジストプロセスを適用することに依り、配線パターンの開口26Aをもつレジスト膜26を形成する。
(10)
エッチングガスをCF4 +Arとするドライエッチング法を適用することに依り、レジスト膜26をマスクとして反射防止膜19並びに第2の絶縁膜18のエッチングを行い、配線溝17Aを形成する。
(11)
エッチングガスをCF4 +O2 とするプラズマエッチング法を適用することに依り、レジスト膜26及びビアホール15A内の樹脂27を除去し、引き続き、ビアホール15A内の第1のエッチングストッパー膜15、レジスト膜26を除去することで現れた反射防止膜19、配線溝17A内の第2のエッチングストッパー膜17を除去する。尚、レジスト膜26が除去されて表出される第2の絶縁膜18のうち、浅いトレンチに対応する領域は他の領域に比較して薄くなっていて、これを記号18Aで指示してある。
(12)
スパッタリング法を適用することに依り、厚さが25nmのTaからなるバリアメタル膜22及び厚さ100nmのシードCu膜を形成する。尚、シードCu膜は、次の工程で成膜するCu膜と一体化される為、図示されていない。
電解めっき法を適用することに依り、シードCu膜上にCu膜を形成する。尚、ビアホール15A内に埋め込まれたCu膜は、そのまま導電プラグとして作用可能であるから、これを24Aで指示してある。また、この実施例では、導電プラグや配線にCuを用いるが、Alに代替しても良い。
(14)
CMP法を適用することに依り、Cu膜及びバリアメタル膜22の研磨を行って、第2の絶縁膜18を表出させる。この工程を経ることで、第2の絶縁膜18上のバリアメタル膜22は除去されてしまうが、浅いトレンチの部分、即ち、薄い第2の絶縁膜18A上に在るバリアメタル膜22は残ってヒューズ22Aを成し、また、配線溝17A内のCu膜が配線24を構成する。尚、ヒューズ22Aは、必要とされる形状、例えば細線状にパターニングされても良い。
(1)
PE−CVD法を適用することに依り、半導体素子が作り込まれた基板に積層された配線層の上にビア層間絶縁膜である厚さ50nmのSiCからなる第1のエッチングストッパー膜15、厚さ300nmのSiO2 からなる第1の絶縁膜16を成膜する。尚、必須ではないが、この工程に於いて、配線層13に於ける配線に起因する段差を平坦化する為、第1の絶縁膜16の成膜厚さを800nm程度とし、CMP法を適用して例えば500nm程度を研磨・除去を行っても良い。
引き続いて、PE−CVD法を適用することに依り、第1の絶縁膜16上に配線層間絶縁膜である厚さ30nmのSiCからなる第2のエッチングストッパー膜17、厚さ300nmのSiO2 からなる第2の絶縁膜18、厚さ50nmのSi3 N4 からなる反射防止膜19を成膜する。
(3)
リソグラフィ技術に於けるレジストプロセスを適用することに依り、反射防止膜19上にビアホールパターンの開口20Aをもつレジスト膜20を形成する。
エッチングガスをO2 +CF4 とするプラズマアッシング法を適用することに依り、レジスト膜20を除去する。
ビアホール15A内に樹脂27を埋め込み、エッチングガスをO2 とするプラズマエッチング法を適用することに依り、樹脂27を所要高さ、例えば、配線層間絶縁膜である第2の絶縁膜18とビア層間絶縁膜である第1の絶縁膜16との境界、即ち、第2のエッチングストッパー膜17の近傍までエッチバックする。尚、樹脂27としてはノボラック樹脂を用いて良い。
(7)
レジストプロセスを適用することに依り、配線溝を形成する為の開口28Aをもつレジスト膜28を形成する。
配線溝パターンを形成する為、レジスト膜28の露光及び現像を行うのであるが、露光の際、配線溝−配線溝の間隔を狭めた箇所で近接効果を生成させてレジスト膜28の一部露光を行って現像すると、記号28Bで指示してあるように、他の部分に比較して薄いレジスト膜が形成される。
レジスト膜28をマスクとして反射防止膜19、第2の絶縁膜18のエッチングを行って配線溝17Aを形成するのであるが、薄いレジスト膜28Bは、エッチング中に失われてしまうので、その下地になっている第2の絶縁膜18もエッチングされるので薄くなってしまう。図17では、この薄くなった第2の絶縁膜を記号18Aで示してある。
(10)
O2 +CF4 を反応ガスとするプラズマエッチング法を適用し、レジスト膜28及びビアホール15A内の樹脂27を除去し、次いで、配線溝17Aの底に表出された第2のエッチングストッパー膜17及びビアホール15Aの底に表出された第1のエッチングストッパー膜15のエッチングを行って配線溝17Aの底には第1の絶縁膜16の一部が、そして、ビアホール15Aの底には下層配線の一部がそれぞれ表出される。
(11)
スパッタリング装置を用い、全面に厚さ25nmのTaからなるバリアメタル膜22及び厚さ100nmのシードCu膜を形成する。尚、シードCu膜は、その上に形成されるCu膜と一体化されてしまうものであるから、特に記号を付与して表示することはしていない。また、バリアメタル膜22を成膜する前に同一真空中(in−situ)でArスパッタリングやH2 プラズマ、及び、H2 アニールで前処理を行っても良い。
電界めっき法を適用することに依り、シードCu膜上に厚いCu膜を形成する。Cu膜はビアホール15A内並びに配線溝17Aを充分に埋めて表面に展延する程度の厚さにする。尚、ビアホール15Aを埋めたCu膜は、そのまま導電プラグとして作用可能であるから、これを記号24Aで指示してある。
(13)
CMP法を適用することに依り、不要なCu膜及びバリアメタル膜22の研磨除去を行って、第2の絶縁膜18を表出させる。この工程を経ることで、第2の絶縁膜18上のバリアメタル膜22は除去されてしまうが、浅いトレンチの部分、即ち、薄い第2の絶縁膜18A上に在るバリアメタル膜22は残ってヒューズ22Aを成し、また、配線溝17A内のCu膜が配線24を構成する。尚、ヒューズ22Aは、必要とされる形状、例えば細線状にパターニングされても良い。
(1)
基板上に第1のエッチングストッパー膜15を形成してから反射防止膜19を形成するまでの工程は実施例2と同じであるから説明を省略して次の段階から説明する。
先ず、リソグラフィ技術に於けるレジストプロセスを適用することに依り、ビアホール形成予定部分に開口26Aをもつレジスト膜26を形成する。尚、この場合、形成すべきビアホールは、レジスト膜26にパターンを露光する際に近接効果が生ずる程度に近接した位置に形成するものとする。
ビアホールを形成する為、レジスト膜26の露光及び現像を行うのであるが、ビアホール形成予定領域に対応する開口は前記したように近接している為、開口−開口間に在るレジスト膜は、記号26Bで指示してあるように、他の部分に比較して薄く形成される。
(3)
レジスト膜26をマスクとして反射防止膜19、第2の絶縁膜18、第2のエッチングストッパー膜17、第1の絶縁膜16のエッチングを行ってビアホール16Aを形成するのであるが、薄いレジスト膜26は、エッチング中に失われてしまうので、その下地になっている第2の絶縁膜18もエッチングされ、破線で表したように薄くなってしまう。図22では、薄くなった第2の絶縁膜を記号18Aで示してある。
(4)
ビアホール16A内に例えばノボラックからなる樹脂を埋め込み、O2 プラズマを用いて樹脂を所要高さ、例えば第1の絶縁膜16と略同一面になる程度までエッチバックを行う(図示せず)。
リソグラフィ技術に於けるレジストプロセスを適用することに依り、配線溝パターンをもつレジスト膜(図示せず)を形成する。
前記工程(5)で形成したレジスト膜をマスクとして、反射防止膜19、第2の絶縁膜18のエッチングを行って配線溝を形成する。
O2 +CF4 を反応ガスとするプラズマエッチング法を適用し、レジスト膜及びビアホール16A内のノボラック樹脂を除去する。
配線溝の底に表出されている第2のエッチングストッパー膜17及びビアホールの底に表出された第1のエッチングストッパー膜15のエッチングを行って、配線溝の底には第1の絶縁膜16の一部を、そして、ビアホールの底には下層配線25の一部をそれぞれ表出させる。
スパッタリング装置を用い、全面に厚さ25nmのTaからなるバリアメタル膜22及び厚さ100nmのシードCu膜を形成する。尚、シードCu膜は、その上に形成されるCu膜と一体化されてしまうものであるから、特に記号を付与して表示することはしていない。また、バリアメタル膜22を成膜する前にin−situでArスパッタリングやH2 プラズマ、及び、H2 アニールで前処理を行っても良い。
電界めっき法を適用することに依り、シードCu膜上にCu膜を形成する。そのCu膜はビアホール内及び配線溝を充分に埋めて表面に展延する程度の厚さにする。
CMP法を適用することに依り、不要なCu膜及びバリアメタル膜22の研磨除去を行う。この場合の研磨は、薄い第2の絶縁膜18A上に在るバリアメタル膜22が表出される程度に実施する。この工程を経ることで、導電プラグ23及び埋め込み配線24が形成される。
薄い第2の絶縁膜18A上に在るバリアメタル膜22を所要の形状、例えば細線状にパターニングしてヒューズ22Aを形成する。
2 絶縁膜
3 エッチングストッパー膜
4 絶縁膜
5 バリアメタル膜
5A ヒューズ
6 導電プラグ
7 埋め込み配線
Claims (4)
- 第1の金属と第2の金属とが順に積層されて絶縁膜中に埋め込まれた構造の一対のヒューズ電極を備え、
第1の金属は両ヒューズ電極を隔てる絶縁膜上を越えて両ヒューズ電極を結ぶと共に表面がヒューズ電極及びその周辺と略同一面を成し且つ該絶縁膜上に在る部分がヒューズ部を成すこと
を特徴とする半導体装置。 - 第1の金属はTa、TaN、Ti、TiN、W、WNから選択され、且つ、第2の金属はCu或いはAlであること
を特徴とする請求項1記載の半導体装置。 - 絶縁膜に第1の溝及び第1の溝と連なり且つ第1の溝に比較して浅い第2の溝を形成する工程と、
第1の溝及び第2の溝に第1の金属及び第2の金属を積層して形成する工程と、
第2の金属及び第1の金属を研磨して第2の溝中に在る第1の金属を表出させる工程とが含まれてなることを特徴とする半導体装置の製造方法。 - バリアメタルの厚さ分だけヒューズ電極及びその周辺に比較して低くされた絶縁膜を形成するに際し、ヒューズ電極を埋め込む一対の開口をリソグラフィに於ける近接効果が発生する程度に近接した位置に設定すること
を特徴とする請求項3記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005037485A JP4634180B2 (ja) | 2005-02-15 | 2005-02-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005037485A JP4634180B2 (ja) | 2005-02-15 | 2005-02-15 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006228792A true JP2006228792A (ja) | 2006-08-31 |
JP4634180B2 JP4634180B2 (ja) | 2011-02-16 |
Family
ID=36989923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005037485A Expired - Fee Related JP4634180B2 (ja) | 2005-02-15 | 2005-02-15 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4634180B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010508673A (ja) * | 2006-10-31 | 2010-03-18 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 終端アルミニウム金属層のないメタライゼーション層積層体 |
US9087842B2 (en) | 2013-10-22 | 2015-07-21 | Samsung Electronics Co., Ltd. | Semiconductor device including fuse structure |
WO2022108622A1 (en) * | 2020-11-20 | 2022-05-27 | Microchip Technology Incorporated | Electronic fuse (e-fuse) with displacement-plated e-fuse terminals |
WO2022182382A1 (en) * | 2021-02-24 | 2022-09-01 | Microchip Technology Incorporated | Integrated circuit e-fuse having an e-fuse element providing a diffusion barrier for underlying e-fuse terminals |
US11600566B2 (en) | 2021-02-24 | 2023-03-07 | Microchip Technology Incorporated | Integrated circuit e-fuse having an e-fuse element providing a diffusion barrier for underlying e-fuse terminals |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000332116A (ja) * | 1999-05-24 | 2000-11-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2002176055A (ja) * | 2000-12-06 | 2002-06-21 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2005
- 2005-02-15 JP JP2005037485A patent/JP4634180B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000332116A (ja) * | 1999-05-24 | 2000-11-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2002176055A (ja) * | 2000-12-06 | 2002-06-21 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010508673A (ja) * | 2006-10-31 | 2010-03-18 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 終端アルミニウム金属層のないメタライゼーション層積層体 |
US9087842B2 (en) | 2013-10-22 | 2015-07-21 | Samsung Electronics Co., Ltd. | Semiconductor device including fuse structure |
WO2022108622A1 (en) * | 2020-11-20 | 2022-05-27 | Microchip Technology Incorporated | Electronic fuse (e-fuse) with displacement-plated e-fuse terminals |
WO2022182382A1 (en) * | 2021-02-24 | 2022-09-01 | Microchip Technology Incorporated | Integrated circuit e-fuse having an e-fuse element providing a diffusion barrier for underlying e-fuse terminals |
US11600566B2 (en) | 2021-02-24 | 2023-03-07 | Microchip Technology Incorporated | Integrated circuit e-fuse having an e-fuse element providing a diffusion barrier for underlying e-fuse terminals |
Also Published As
Publication number | Publication date |
---|---|
JP4634180B2 (ja) | 2011-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9099530B2 (en) | Methods of patterning small via pitch dimensions | |
US9543193B2 (en) | Non-hierarchical metal layers for integrated circuits | |
JP2003133415A (ja) | 半導体素子の導電配線形成方法 | |
US9786551B2 (en) | Trench structure for high performance interconnection lines of different resistivity and method of making same | |
JP2008226882A (ja) | 回路基板の製造方法および回路基板 | |
TW202145392A (zh) | 半導體結構 | |
JP4634180B2 (ja) | 半導体装置及びその製造方法 | |
TW201732930A (zh) | 半導體裝置之形成方法 | |
JP2008503073A (ja) | 層構造の製造方法 | |
KR100386621B1 (ko) | 듀얼 다마신 배선 형성방법 | |
US6645864B1 (en) | Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning | |
US8207609B2 (en) | Optically transparent wires for secure circuits and methods of making same | |
US7884476B2 (en) | Semiconductor device | |
KR100737701B1 (ko) | 반도체 소자의 배선 형성 방법 | |
JP2009054879A (ja) | 集積回路の製造方法 | |
KR101113768B1 (ko) | 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법 | |
KR100887019B1 (ko) | 다중 오버레이 마크를 갖는 마스크 | |
KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
KR100548527B1 (ko) | 금속배선 형성방법 | |
KR100789612B1 (ko) | 금속 배선 형성 방법 | |
KR100456421B1 (ko) | 반도체 소자의 제조 방법 | |
KR100678008B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100587140B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
KR20080095654A (ko) | 반도체 소자의 금속배선 형성 방법 | |
KR20060131129A (ko) | 반도체 소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071126 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4634180 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |