KR100776505B1 - 액정표시장치의 화소전극 제조 방법 - Google Patents

액정표시장치의 화소전극 제조 방법 Download PDF

Info

Publication number
KR100776505B1
KR100776505B1 KR1020000086923A KR20000086923A KR100776505B1 KR 100776505 B1 KR100776505 B1 KR 100776505B1 KR 1020000086923 A KR1020000086923 A KR 1020000086923A KR 20000086923 A KR20000086923 A KR 20000086923A KR 100776505 B1 KR100776505 B1 KR 100776505B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
electrode
switch element
liquid crystal
crystal display
Prior art date
Application number
KR1020000086923A
Other languages
English (en)
Other versions
KR20020058793A (ko
Inventor
김혜영
안유신
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000086923A priority Critical patent/KR100776505B1/ko
Priority to US10/029,144 priority patent/US7158203B2/en
Publication of KR20020058793A publication Critical patent/KR20020058793A/ko
Application granted granted Critical
Publication of KR100776505B1 publication Critical patent/KR100776505B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치의 화소전극 제조방법에 관한 것이다.
본 발명은 화소전극을 구동하기 위한 스위치소자를 구비하는 액정표시장치의 화소전극 제조방법에 있어서, 상기 스위치소자를 덮도록 기판 상에 보호막을 전면 증착하는 단계와, 상기 스위치소자의 일측 전극이 노출되도록 상기 보호막 상에 콘택홀을 형성하는 단계와, 상기 콘택홀을 통하여 상기 스위치소자의 일측전극에 접속되는 화소전극을 형성하는 단계를 포함하고, 상기 화소전극을 형성하는 단계는 수소첨가물 가스가 주입되어 400℃ 미만의 온도가 유지되는 챔버내에서 상기 기판의 온도가 200℃ 미만인 상태에서 상기 보호막 상에 투명전극물질이 증착되는 단계와; 상기 투명전극물질을 패터닝하여 상기 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 액정표시장치의 화소전극 제조방법은 화소전극을 스퍼터링방법으로 증착할 때 수소첨가물 가스를 사용하여 저온에서 진행하고, 이후 약산계 에천트를 사용하여 에칭함으로써 에칭공정시간의 단축과 메탈의 손상을 거의 없게 할 수 있다.

Description

액정표시장치의 화소전극 제조 방법{Fabricating Method of Pixel Pole in the Liquid Crystal Display}
도 1a 내지 도 1d는 종래 기술에 따른 박막트랜지스터의 제조공정도.
도 2a 내지 도 2g는 본 발명에 따른 박막트랜지스터의 제조공정도.
<도면의 주요부분에 대한 부호의 설명>
11,31 : 투명 기판 13,33 : 게이트전극
15,35 : 게이트절연막 17,37 : 활성층
19,39 : 오믹접촉층 21,23,41,43 : 소오스 및 드레인전극
25,45 : 포토레지스트 패턴 27,47 : 패시베이션층
28,48 : 콘택홀 29,49 : 화소전극
30 : 진공챔버
본 발명은 액정표시장치의 화소전극 제조방법에 관한 것이다.
액티브 매트릭스 구동방식의 액정표시장치는 스위칭소자로서 박막트랜지스터를 이용하여 자연스로운 동화상을 표시하고 있다. 이러한 액정표시소자는 브라운관에 비하여 소형화가 가능하며, 퍼스널 컴퓨터와 노트북 컴퓨터는 물론, 복사기 등의 사무자동화기기, 휴대전화기나 호출기 등의 휴대기기까지 광범위하게 이용되고 있다.
도 1a 내지 도 ld는 종래 기술에 따른 액정표시장치의 제조 공정도이다. 도 1a를 참조하면, 투명기판(11) 상에 스퍼터링(sputtering) 등의 방법으로 알루미늄 (A1) 또는 구리(Cu) 등을 1500~4000Å 정도의 두께로 증착하여 금속박막을 형성한다. 그리고, 금속박막을 습식 방법을 포함하는 포토리쏘그래피 방법으로 패터닝하여 투명기판(11) 상에 게이트전극(13)을 형성한다.
도 1b를 참조하면, 투명기판(11) 상에 게이트전극(13)을 덮도록 게이트절연막(15), 활성층(17) 및 오믹접촉층(19)을 화학기상증착(Chemical Vapor Deposition : 이하 "CVD"라 칭함) 방법으로 순차적으로 형성한다.
상기에서 게이트절연막(15)은 투명기판(11) 상에 질화실리콘 또는 산화실리콘 등의 절연물질을 3000~5000Å 정도의 두께로 증착하여 형성한다. 게이트절연막 (15) 상의 게이트전극(13)과 대응하는 부분에 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘을 1500~2000Å 정도의 두께로 증착하여 활성층(17)을 형성한다. 그리고, 활성층(17) 상의 중간 부분을 제외한 양측 부분에 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘을 200~500Å 정도의 두께로 증착하여 오믹접촉층(19)을 형성한다.
오믹접촉층(19) 및 활성층(17)을 게이트전극(13)과 대응하는 부분에만 잔류되도록 이방성식각을 포함하는 포토리쏘그래피 방법으로 패터닝한다.
도 1c를 참조하면, 게이트절연막(15) 상에 오믹접촉층(19)을 덮도록 상에 크롬(Cr), 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNo 등의 몰리브덴 합금(Mo alloy)을 CVD 방법 또는 스퍼터링 방법으로 1000~2000Å 정도의 두께로 증착하여 금속 박막을 형성한다. 상기에서 오믹접촉층(19)과 금속박막은 오믹접촉을 이룬다.
그리고, 금속 박막 상에 포토레지스트를 도포하고 노광 및 현상하여 게이트전극(13)의 양측과 대응하는 부분에 포토레지스트 패턴(25)을 형성한다. 계속해서 포토레지스트 패턴(25)을 통해 금속 박막을 습식식각하여 소오스·드레인을 형성하며, 상기 포토레지스트과 상기 소오스·드레인을 통해 오믹접촉층(19)의 노출된 부분을 활성층(17)이 노출되도록 건식 식각한다. 이때, 오믹접촉층(19)은 포토레지스트 패턴(25)의 측면에 일치되게 식각되는데, 식각되지 않고 잔류하는 오믹접촉층(19) 사이의 게이트전극(13)과 대응하는 부분의 활성층(17)은 채널이 된다.
도 1d를 참조하면, 포토레지스트 패턴(25)을 제거한다. 그리고 게이트절연층(15) 상에 소오스 및 드레인전극(21,23)을 덮도록 패시베이션층(27)을 형성한다. 상기에서 패시베이션층(27)은 질화실리콘 또는 산화실리콘 등의 무기 절연물질, 또는 아크릴(acryl)계 유기화합물, 테프론(Teflon), BCB(Benzocyclobuten), 사이토프 (Cytop) 또는 PFCB(Perfluorocyclobutane) 등의 유전 상수가 작은 유기물질로 형성 된다. 상기에서 활성층(17)과 소오스 및 드레인전극(21,23) 사이의 단차가 오믹접촉층(19)에 의해 완만하게 되므로 패시베이션층(27) 표면의 평탄도도 증가된다.
패시베이션층(27)을 포토리쏘그래피 방법으로 패터닝하여 드레인전극(23)을 노출시키는 접촉홀(28)을 형성한다. 패시베이션층(27) 상에 인듐주석산화물 (Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물 (Indium Zinc Oxide : IZO) 등의 투명한 도전성 물질을 접촉홀(28)을 통해 드레인전극(23)과 접촉되게 증착하고 포토리쏘그래피 방법으로 패터닝하여 화소전극(29)을 형성한다.
화소전극(29)을 증착할 때 전열공정(Preheating)을 먼저 실시한다. 이후 증착온도가 400℃ 이상된 고온 진공챔버에서 화소전극(29)을 증착하게 된다. 또한 고온에 의한 증착을 하는 경우 화소전극이 결정질화 되게 된다.
이로써 화소전극 에칭시 화소전극이 결정질에 대한 폴리(poly)특성으로 인해 에칭이 잘 되지 않아 강산계(HCl계) 에천트를 사용하거나 오랜시간 에칭해야 하고, 공정 후에도 게이트전극에 손상을 주게 되고 금속의 잔여물이 남아서 균일성 (Uniformity)문제가 발생하여 후속공정에 영향을 미치게 되는 문제점이 있게 된다.
따라서, 본 발명의 목적은 ITO 전극 에칭시 메탈 손상이 적은 약산계 에천트를 사용함으로써 짧은 시간안에 에칭공정이 끝날수 있고, 금속 손상이 없는 화소전극 제조방법을 제공함에 있다.
상기 목적을 달성하기 위해서, 본 발명은 화소전극을 구동하기 위한 스위치소자를 구비하는 액정표시장치의 화소전극 제조방법에 있어서, 상기 스위치소자를 덮도록 기판 상에 보호막을 전면 증착하는 단계와, 상기 스위치소자의 일측 전극이 노출되도록 상기 보호막 상에 콘택홀을 형성하는 단계와, 상기 콘택홀을 통하여 상기 스위치소자의 일측전극에 접속되는 화소전극을 형성하는 단계를 포함하고, 상기 화소전극을 형성하는 단계는 수소첨가물 가스가 주입되어 400℃ 미만의 온도가 유지되는 챔버내에서 상기 기판의 온도가 200℃ 미만인 상태에서 상기 보호막 상에 투명전극물질이 증착되는 단계와; 상기 투명전극물질을 패터닝하여 상기 화소전극을 형성하는 단계를 포함한다.
상기 화소전극은 비정질 구조를 가지는 것을 특징으로 한다.
상기 화소전극은 약산계 에천트에 의해 에칭된다.
상기 스위치소자는 기판 상에 형성된 게이트 전극, 게이트 전극을 덮는 게이트 절연막, 게이트 절연막 상에 형성되는 활성층 및 오믹접촉층, 상기 오믹접촉층 상에 형성된 소스전극 및 드레인 전극을 구비하고, 상기 화소전극은 상기 드레인 전극과 접촉되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2g는 본 발명에 따른 액정표시장치의 제조 공정도이다.
도 2a를 참조하면, 투명기판(31) 상에 스퍼터링(sputtering) 등의 방법으로 알루미늄(A1) 또는 구리(Cu) 등을 1500∼4000Å 정도의 두께로 증착하여 금속박막을 형성한다. 그리고, 금속박막을 습식 방법을 포함하는 포토리쏘그래피 방법으로 패터닝하여 투명기판(31) 상에 게이트전극(33)을 형성한다.
도 2b를 참조하면, 투명기판(31) 상에 게이트전극(33)을 덮도록 게이트절연막(35), 활성층(37) 및 오믹접촉층(39)을 화학기상증착(Chemical Vapor Deposition : 이하 "CVD"라 칭함) 방법으로 순차적으로 형성한다.
상기에서 게이트절연막(35)은 투명기판(31) 상에 질화실리콘 또는 산화실리콘 등의 절연물질을 3000∼5000Å 정도의 두께로 증착하여 형성한다. 게이트절연막(35) 상의 게이트전극(33)과 대응하는 부분에 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘을 1500~2000Å 정도의 두께로 증착하여 활성층(37)을 형성한다. 그리고, 활성층(37) 상의 중간 부분을 제외한 양측 부분에 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘을 200∼500Å 정도의 두께로 증착하여 오믹접촉층(39)을 형성한다.
오믹접촉층(39) 및 활성층(37)을 게이트전극(33)과 대응하는 부분에만 잔류되도록 이방성식각을 포함하는 포토리쏘그래피 방법으로 패터닝한다.
도 2c를 참조하면, 게이트절연막(35) 상에 오믹접촉층(39)을 덮도록 상에 크롬(Cr), 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNo 등의 몰리브덴 합금(Mo alloy)을 CVD 방법 또는 스퍼터링 방법으로 1000~2000Å 정도의 두께로 증착하여 금속 박막을 형성한다. 상기에서 오믹접촉층(39)과 금속박막은 오믹접촉을 이룬다.
그리고, 금속 박막 상에 포토레지스트를 도포하고 노광 및 현상하여 게이트전극(33)의 양측과 대응하는 부분에 포토레지스트 패턴(45)을 형성한다. 계속해서 포토레지스트 패턴(45)을 통해 금속 박막을 습식식각하여 소오스 및 드레인전극(41,43)을 형성하며, 상기 포토레지스트와 상기 소오스 및 드레인전극(41,43)을 통해 오믹접촉층(39)의 노출된 부분을 활성층(37)이 노출되도록 건식 식각한다. 이때, 오믹접촉층(39)은 포토레지스트 패턴(45)의 측면에 일치되게 식각되는데, 식각되지 않고 잔류하는 오믹접촉층(39) 사이의 게이트전극(33)과 대응하는 부분의 활성층(37)은 채널이 된다.
이후, 도 2d를 참조하면, 포토레지스트 패턴(45)을 제거한다. 그리고 게이트절연층(35) 상에 소오스 및 드레인전극(41,43)을 덮도록 패시베이션층(47)을 형성한다. 상기에서 패시베이션층(47)은 질화실리콘 또는 산화실리콘 등의 무기 절연물질, 또는 아크릴(Acryl)계 유기화합물, 테프론(Teflon), BCB(benzocyclobuten), 사이토프 (Cytop) 또는 PFCB(Perfluorocyclobutane) 등의 유전 상수가 작은 유기물질로 형성된다.
도 2e를 참조하면, 패시베이션층(47)을 포토리쏘그래피 방법으로 패터닝하여 드레인전극(43)을 노출시키는 접촉홀(48)을 형성한다. 패시베이션층(47) 상에 도 2f에 도시된 바와 같이 인듐주석산화물 (Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물 (Indium Zinc Oxide : IZO) 등의 투명한 도전성 물질을 접촉홀(48)을 통해 드레인전극(43)과 접촉되게 증착하고 포토리쏘그래피 방법으로 패터닝하여 화소전극(49)을 형성하게 한다.
도 2f를 참조하면, 화소전극(49)을 스퍼터링(sputtering)방법으로 증착한다.
스퍼터링 방법에 의해 화소전극(49)을 증착할 때 진공챔버(30) 내에 수증기(
Figure 112007057645839-pat00001
가스) 등의 수소 첨가물 가스를 사용하여 저온에서 공정을 진행하게 한다. 여기서 저온이라 함은 스퍼터링시 진공챔버(30)내의 설정온도가 400℃ 미만인 정도를 말한다. 이로써 화소전극을 400℃ 미만의 온도인 진공챔버(30) 내에서 증착하면, 실제 기판의 온도는 설정온도의 절반 수준인 200℃ 미만이 되게 된다.
따라서, 본 발명에 따르면 종래의 발명에 있어서 고온증착을 하기 위한 전열공정을 거치지 않고 증착을 하게 되므로 공정을 단축할 수 있게 된다. 또한 저온의 진공챔버(30)에서 증착을 함으로써 화소전극이 아몰퍼스(Amorphous ; 비결정질)화 되어 약산계 에천트로 에칭이 가능하게 된다.
약산계 에천트로 에칭을 하게 되면 종래의 강산계에 의한 것보다 에칭시간이 1/5 ∼ 1/6정도 단축되게 되고, 에칭을 위한 베이킹(Baking) 공정도 단순화할 수 있게 된다.
또한 약산계 에천트는 금속전극에 대한 손상이 거의 없으므로 높은 수율을 확보할 수 있으며, 화소전극 막 자체의 에칭 비율이 빨라 잔사나 잔막이 남을 가능성이 거의 없게 된다. 이로써 도 2g와 같이 액정표시장치의 화소전극(49)을 형성하게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치의 화소전극 제조방법은 화소전극을 스퍼터링방법으로 증착할 때 수소첨가물 가스를 사용하여 저온에서 진행하고, 이후 약산계 에천트를 사용하여 에칭함으로써 에칭공정시간의 단축과 메탈의 손상을 거의 없게 할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하 는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (6)

  1. 화소전극을 구동하기 위한 스위치소자를 구비하는 액정표시장치의 화소전극 제조방법에 있어서,
    상기 스위치소자를 덮도록 기판 상에 보호막을 전면 증착하는 단계와,
    상기 스위치소자의 일측 전극이 노출되도록 상기 보호막 상에 콘택홀을 형성하는 단계와,
    상기 콘택홀을 통하여 상기 스위치소자의 일측전극에 접속되는 화소전극을 형성하는 단계를 포함하고,
    상기 화소전극을 형성하는 단계는
    수소첨가물 가스가 주입되어 400℃ 미만의 온도가 유지되는 챔버내에서 상기 기판의 온도가 200℃ 미만인 상태에서 상기 보호막 상에 투명전극물질이 증착되는 단계와;
    상기 투명전극물질을 패터닝하여 상기 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 화소전극 제조방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 화소전극은 비정질 구조를 가지는 것을 특징으로 하는 액정표시장치의 화소전극 제조방법.
  4. 제 1 항에 있어서,
    상기 화소전극은 약산계 에천트에 의해 에칭되는 것을 특징으로 하는 액정표시장치의 화소전극의 제조방법.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 스위치소자는
    기판 상에 형성된 게이트 전극, 게이트 전극을 덮는 게이트 절연막, 게이트 절연막 상에 형성되는 활성층 및 오믹접촉층, 상기 오믹접촉층 상에 형성된 소스전극 및 드레인 전극을 구비하고,
    상기 화소전극은 상기 드레인 전극과 접촉되는 것을 특징으로 하는 액정표시장치의 화소전극의 제조방법.
KR1020000086923A 2000-12-30 2000-12-30 액정표시장치의 화소전극 제조 방법 KR100776505B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000086923A KR100776505B1 (ko) 2000-12-30 2000-12-30 액정표시장치의 화소전극 제조 방법
US10/029,144 US7158203B2 (en) 2000-12-30 2001-12-28 Method of fabricating pixel electrode in liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000086923A KR100776505B1 (ko) 2000-12-30 2000-12-30 액정표시장치의 화소전극 제조 방법

Publications (2)

Publication Number Publication Date
KR20020058793A KR20020058793A (ko) 2002-07-12
KR100776505B1 true KR100776505B1 (ko) 2007-11-16

Family

ID=19704069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000086923A KR100776505B1 (ko) 2000-12-30 2000-12-30 액정표시장치의 화소전극 제조 방법

Country Status (2)

Country Link
US (1) US7158203B2 (ko)
KR (1) KR100776505B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778835B1 (ko) * 2000-12-28 2007-11-22 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR20060090523A (ko) * 2005-02-07 2006-08-11 삼성전자주식회사 표시 장치용 배선 및 상기 배선을 포함하는 박막트랜지스터 표시판
WO2009152434A2 (en) * 2008-06-13 2009-12-17 University Of Utah Research Foundation Method and apparatus for measuring magnetic fields
JP2019053105A (ja) * 2017-09-13 2019-04-04 シャープ株式会社 表示パネル用基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06330283A (ja) * 1993-05-20 1994-11-29 Hitachi Ltd 透明導電膜の成膜装置および成膜方法
KR970065685A (ko) * 1996-03-29 1997-10-13 구자홍 Ito 에칭용의 조성물
JPH09293693A (ja) * 1996-04-25 1997-11-11 Semiconductor Energy Lab Co Ltd 透明導電膜の成膜方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1336559A (en) * 1970-05-20 1973-11-07 Triplex Safety Glass Co Metal oxide coatings
KR950001360B1 (ko) * 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
KR960002202B1 (ko) * 1991-02-04 1996-02-13 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 액정 전기 광학 장치 제작 방법
US5135581A (en) * 1991-04-08 1992-08-04 Minnesota Mining And Manufacturing Company Light transmissive electrically conductive oxide electrode formed in the presence of a stabilizing gas
DE69328197T2 (de) * 1992-12-15 2000-08-17 Idemitsu Kosan Co Transparente, leitende schicht, transparentes, leitendes basismaterial und leitendes material
US5407602A (en) * 1993-10-27 1995-04-18 At&T Corp. Transparent conductors comprising gallium-indium-oxide
EP0707320A1 (en) * 1994-10-13 1996-04-17 AT&T Corp. Transparent conductors comprising zinc-indium-oxide and methods for making films
DE69629613T2 (de) * 1995-03-22 2004-06-17 Toppan Printing Co. Ltd. Mehrschichtiger, elektrisch leitender Film, transparentes Elektrodensubstrat und Flüssigkristallanzeige die diesen benutzen
US6001539A (en) * 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
TW418340B (en) * 1997-10-06 2001-01-11 Nippon Electric Co Corp Liquid crystal display device, its manufacturing method and its driving procedure
JPH11149095A (ja) * 1997-11-18 1999-06-02 Sanyo Electric Co Ltd 液晶表示装置及びこれを用いたプロジェクタ装置
TW418539B (en) * 1998-05-29 2001-01-11 Samsung Electronics Co Ltd A method for forming TFT in liquid crystal display
KR100282233B1 (ko) * 1998-12-09 2001-02-15 구본준 박막트랜지스터 및 그 제조방법
TWI255957B (en) * 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
KR100778835B1 (ko) * 2000-12-28 2007-11-22 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06330283A (ja) * 1993-05-20 1994-11-29 Hitachi Ltd 透明導電膜の成膜装置および成膜方法
KR970065685A (ko) * 1996-03-29 1997-10-13 구자홍 Ito 에칭용의 조성물
JPH09293693A (ja) * 1996-04-25 1997-11-11 Semiconductor Energy Lab Co Ltd 透明導電膜の成膜方法

Also Published As

Publication number Publication date
US7158203B2 (en) 2007-01-02
KR20020058793A (ko) 2002-07-12
US20020085168A1 (en) 2002-07-04

Similar Documents

Publication Publication Date Title
KR100225098B1 (ko) 박막트랜지스터의 제조방법
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
KR100799464B1 (ko) 액정표시장치 및 그 제조방법
KR20100094817A (ko) 어레이 기판의 제조방법
KR20070009329A (ko) 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
KR20020074701A (ko) 액정표시장치 및 그 제조방법
US20050242352A1 (en) Fabrication method of polycrystalline silicon liquid crystal display device
US7462291B2 (en) Method of fabricating array substrate for liquid crystal display device
US7125756B2 (en) Method for fabricating liquid crystal display device
US20090039354A1 (en) Tft array substrate and manufacturing method thereof
KR100776505B1 (ko) 액정표시장치의 화소전극 제조 방법
KR20100035888A (ko) 박막 트랜지스터 및 그 제조방법
KR100358700B1 (ko) 액정표시장치 및 그의 제조방법
KR100351871B1 (ko) 박막트랜지스터제조방법
KR100358699B1 (ko) 액정표시장치의 제조방법
KR100710276B1 (ko) 액정표시장치의 제조방법
KR100696262B1 (ko) 액정표시장치의 제조방법
KR100275957B1 (ko) 박막트랜지스터의 제조방법
KR101266448B1 (ko) 박막 트랜지스터와 이를 포함하는 표시 기판 및 이의제조방법
KR101001992B1 (ko) 액정표시장치의 제조방법
KR0172880B1 (ko) 액정표시장치의 제조방법
KR20060104146A (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법
KR100658057B1 (ko) 박막 트랜지스터의 제조 방법
KR100646170B1 (ko) 박막트랜지스터의 제조방법
KR100433208B1 (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 13