JP2006201776A - 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法 - Google Patents
光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法 Download PDFInfo
- Publication number
- JP2006201776A JP2006201776A JP2006009027A JP2006009027A JP2006201776A JP 2006201776 A JP2006201776 A JP 2006201776A JP 2006009027 A JP2006009027 A JP 2006009027A JP 2006009027 A JP2006009027 A JP 2006009027A JP 2006201776 A JP2006201776 A JP 2006201776A
- Authority
- JP
- Japan
- Prior art keywords
- light
- light shielding
- photosensitive film
- manufacturing
- optical mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 230000003287 optical effect Effects 0.000 title claims description 41
- 239000010408 film Substances 0.000 claims abstract description 191
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000001459 lithography Methods 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims description 80
- 239000003990 capacitor Substances 0.000 claims description 66
- 238000003860 storage Methods 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 41
- 230000001681 protective effect Effects 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 23
- 230000005540 biological transmission Effects 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 21
- 230000000903 blocking effect Effects 0.000 abstract description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 18
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 239000012535 impurity Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000011651 chromium Substances 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- -1 etc.) Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Nanotechnology (AREA)
- Electromagnetism (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【解決手段】本発明による薄膜トランジスタ表示パネルの製造方法は本発明による次の光マスクをリソグラフィに利用する。この光マスクは透過領域と遮光領域との他に、半透過領域を備える。半透過領域は、光を遮断する複数の遮光部を含むことで、透過領域を透過する光の光量より少ない光量の光を透過させ、対応する感光膜の領域全体に照射する。本発明による光マスクでは特に、半透過領域内で遮光部の形状や間隔が変化することで、透過光の光量が一つの半透過領域内でも変化する。
【選択図】図13
Description
本発明の目的は、フォト工程数を削減することで、作業時間の更なる短縮と製造コストの更なる削減とを可能にする、薄膜トランジスタ表示パネルの製造方法を提供することにある。
感光膜を所定時間に所定の厚さだけ感光させるのに必要な光量の光を透過させ、対応する感光膜の領域全体に照射する透過領域、及び、
光を実質的に遮断し、かつ場所ごとに形状や間隔が異なる複数の遮光部、を含み、それにより、透過領域を透過する光の光量より少ない範囲で、透過させる光の光量を場所ごとに変化させ、対応する感光膜の領域内の場所ごとに照射する光の光量を変化させる半透過領域、
を備える。この光マスクが更に、光を実質的に遮断することで、対応する感光膜の領域全体に光を照射しない遮光領域、を更に備えても良い。ここで、光量は、単位時間当たりに照射され、または透過する光のエネルギーの面積密度(光強度)を意味する。
複数の遮光部が、ストライプ模様に代え、マトリックス状に配置されても良い。その場合、好ましくは、遮光部ごとに面積が異なる。その他に、遮光部の各面積が同一に揃えられる一方で、遮光部の密度が半透過領域内の場所ごとに異なっても良い。ここで、遮光部の各形状が、多角形、四角形、三角形、ひし形、円形、または楕円形のいずれであっても良い。
基板上にゲート線を形成する段階、
ゲート線上にゲート絶縁膜を形成する段階、
ゲート絶縁膜上に半導体層を形成する段階、
半導体層上に、データ線、ドレイン電極、及びストレージキャパシタ用導電体、を形成する段階、
データ線、ドレイン電極、及びストレージキャパシタ用導電体、のそれぞれの上に保護膜を蒸着する段階、
保護膜上に感光材料を塗布して感光膜を形成する段階、
本発明による上記の光マスクを通じて感光膜に光を照射し、その後、感光膜を現像し、光を照射しなかった領域には感光膜の第1部分を残し、光マスクの半透過領域を通じて光を照射した領域には、第1部分より薄い感光膜の第2部分を残す段階、
前記感光膜の第1部分と第2部分とをエッチングマスクとして利用してゲート絶縁膜と保護膜とをエッチングし、ドレイン電極の一部とストレージキャパシタ用導電体の一部とを露出させるエッチング段階、
感光膜の第1部分を残したまま感光膜の第2部分を除去し、感光膜の第2部分の下に位置していた保護膜を露出させる段階、
基板、露出したドレイン電極の一部、露出したストレージキャパシタ用導電体の一部、感光膜の第1部分、及び露出した保護膜、のそれぞれの上に導電膜を蒸着し、ドレイン電極とストレージキャパシタ用導電体とに接続された導電膜の部分から画素電極を形成する段階、並びに、
感光膜の第1部分を除去することにより、少なくとも画素電極を残して導電膜を除去する段階、を備える。好ましくは、感光膜の第2部分をストレージキャパシタ用導電体の周縁付近の上に残す。更に好ましくは、上記のエッチング段階では、データ線の一部も露出させ、またはゲート線の一部も露出させる。
ストレージキャパシタ用導電体を含まない部分に対応する第1部分、
ストレージキャパシタ用導電体を含むがゲート線を含まない部分に対応する第2部分、
ストレージキャパシタ用導電体とゲート線との両方を含む部分に対応する第3部分、
ストレージキャパシタ用導電体の端部に対応する第4部分、並びに、
ゲート線の端部に対応する第5部分、を含む。更に好ましくは、第1ないし第5部分間では遮光部の幅が異なり、特に第1部分では遮光部の幅が最も狭い。
本発明の実施形態による製造方法で得られる薄膜トランジスタ表示パネル(以下、表示パネルと略す)は好ましくは、液晶表示パネルである。その他に、有機発光表示パネルであっても良い。表示パネルは、図1に示されているように、複数のゲート線121と複数のデータ線171とを有する。ゲート線121は表示パネルの横方向に延びている。ゲート線121の端部129は他の部分より面積が大きく、その中央部分が第1コンタクトホール181に接続されている。ゲート線121は第1コンタクトホール181を通して他の層または外部装置に接続される。データ線171は表示パネルの縦方向に延びている。データ線171の端部179は他の部分より面積が大きく、その中央部分が第2コンタクトホール182に接続されている。データ線171は第2コンタクトホール182を通して他の層または外部装置に接続される。ゲート線121とデータ線171とで区切られた領域がそれぞれ、一つの画素として機能する。すなわち、表示パネルには複数の画素がマトリックス状に配置されている。各画素は、第1開口部187、第2開口部189、及び薄膜トランジスタに大別される。第1開口部187は画素の大部分を占める。第2開口部189の下にはストレージキャパシタが設置されている。ストレージキャパシタは、ゲート線121の拡張部127と、その上に重ねられた導電体177とから構成されている。第1開口部187と第2開口部189との表面は共通の画素電極190で覆われている。薄膜トランジスタはゲート線121とデータ線171との交差点に形成されている。薄膜トランジスタのドレイン電極175が画素電極190に接続されている。薄膜トランジスタのゲート電極124は、表示パネルの縦方向に突き出たゲート線121の突出部から構成されている。薄膜トランジスタのソース電極173は、データ線171からドレイン電極175に向かって延びている枝から構成されている。ソース電極173とドレイン電極175とは半導体層154を介してゲート電極124の上に重なっている(詳細は後述参照)。その半導体層154が薄膜トランジスタの活性層として利用される。
図2に示されている表示パネルの基板110は絶縁物であり、好ましくは透明なガラスである。ゲート線121は、図2から理解されるように、基板110の表面に直接、形成されている(図2の(a)にはゲート線121の突出部(ゲート電極)124と拡張部127とが示され、図2の(b)にはゲート線121の端部129が示されている)。好ましくは、ゲート線121の側面が基板110の表面に対し、約30°〜80°の角度で傾斜している。ゲート線121は導電膜を含む。その導電膜は好ましくは、銀系金属(銀(Ag)や銀合金等)、アルミニウム系金属(アルミニウム(Al)やアルミニウム合金等)、銅系金属(銅(Cu)や銅合金等)、クロム(Cr)、チタニウム(Ti)、タンタル(Ta)、モリブデン(Mo)、またはこれらの合金を含む。ゲート線121の構造は更に、物理的な性質の異なる二つの導電膜(図示せず)を含む多層構造であっても良い。その場合、好ましくは、導電膜の一方が比抵抗の低い金属(例えば、アルミニウム系金属、銀系金属、または銅系金属)を含み、ゲート線121の信号遅延や電圧降下を低減させる。更に好ましくは、導電膜の他方が、特にITO(Indium Tin Oxide)またはIZO(Indium Zinc Oxide)に対する接触特性の優れた物質(例えば、クロム、モリブデン、チタニウム、タンタル、またはこれらの合金)を含む。そのような、比抵抗の低い導電膜と接触特性の優れた導電膜との組み合わせとしては、例えば、クロム膜とアルミニウム−ネオジム(Nd)合金膜との組み合わせ、及びアルミニウム−ネオジム膜とモリブデン膜との組み合わせが知られている。
まず、好ましくはスパッタリング法を用い、基板110上に厚さ1,000Å〜3,000Åの導電体層を蒸着する。更に、その導電体層をフォトエッチングし、複数のゲート線121を形成する(図3、4参照)。次に、好ましくは化学気相蒸着法(CVD)を用い、ゲート絶縁膜140、真性非晶質シリコン層150、不純物非晶質シリコン層160をその順で、連続して積層する(図5参照)。続いて、好ましくはスパッタリング法を用い、所定の厚さの導電体層170を蒸着する(図5参照)。その導電体層170に対し、リソグラフィによるパターンの転写が以下のように行われる。まず、導電体層170の上に感光材料(好ましくは有機物)を塗布し、厚さ1μm〜2μmの感光膜を形成する。次に、光マスクを通じて感光膜に光を照射し、その後、その感光膜を現像する。
(1)その他の領域Cから、導電体層170、不純物非晶質シリコン層160、及び真性非晶質シリコン層150を除去する。
(2)チャンネル領域Bから感光膜の第2部分44を除去し、その下地の導電体層170を露出させる。そのとき、感光膜の第1部分42も厚さが減少する。しかし、感光膜の第1部分42を予め、第2部分44より十分厚く設定することにより、十分な厚みの第1部分42を残したまま、第2部分44を除去できる。
(3)チャンネル領域Bから導電体層170と不純物非晶質シリコン層160とを除去する。
(4)配線領域Aから感光膜の第1部分42を除去する。導電体層170の表面に感光膜が残っている場合は更にアッシング処理を施し、残っていた感光膜を完全に除去する。
(5)その他の領域Cから導電体層170を除去し、その下地の不純物非晶質シリコン層160を露出させる。
(6)チャンネル領域Bから感光膜の第2部分44を除去し、その下地の導電体層170を露出させる。ここで、上記の工程(2)と同様に、感光膜の第1部分42を予め、第2部分44より十分厚く設定することにより、十分な厚みの第1部分42を残したまま、第2部分44を除去できる。
(7)その他の領域Cから不純物非晶質シリコン層160と真性非晶質シリコン層150とを除去する。
(8)チャンネル領域Bから導電体層170を除去し、その下地の不純物非晶質シリコン層160を露出させる。
(9)配線領域Aから感光膜の第1部分42を除去する。
(10)チャンネル領域Bから不純物非晶質シリコン層160を除去する。導電体層170の表面に感光膜が残っている場合は更にアッシング処理を施し、残っていた感光膜を完全に除去する。
特に、適切なエッチング条件を選択することで、工程(7)を工程(6)と同時に実行できる。同様に、工程(10)を工程(9)と同時に実行できる。
121 ゲート線
124 ゲート電極
127 ゲート線121の拡張部
129 ゲート線121の端部
140 ゲート絶縁膜
151 線状半導体
154 線状半導体151の突出部
157 島状半導体
161 線状接触部材
163 線状接触部材161の突出部
165 第1島状接触部材
167 第2島状接触部材
171 データ線
173 ソース電極
175 ドレイン電極
177 ストレージキャパシタ用導電体
179 データ線171の端部
180 保護膜
181 第1コンタクトホール
182 第2コンタクトホール
187 画素の第1開口部
189 画素の第2開口部
190 画素電極
40、50 感光膜
42、52 感光膜の第1部分
44、54 感光膜の第2部分
60 光マスク
61 透明基板
62 遮光層
63 遮光部
64 光透過部
81、82 接触補助部材
Claims (29)
- 感光膜を所定時間に所定の厚さだけ感光させるのに必要な光量の光を透過させ、対応する前記感光膜の領域全体に照射する透過領域、及び、
光を実質的に遮断し、かつ場所ごとに形状や間隔が異なる複数の遮光部、を含み、それにより、前記透過領域を透過する光の光量より少ない範囲で、透過させる光の光量を場所ごとに変化させ、対応する前記感光膜の領域内の場所ごとに照射する光の光量を変化させる半透過領域、
を備える光マスク。 - 光を実質的に遮断することで、対応する前記感光膜の領域全体には光を照射させない遮光領域、を更に備える、請求項1に記載の光マスク。
- 前記複数の遮光部が一定の方向に並列してストライプ模様を成す、請求項1に記載の光マスク。
- 前記遮光部の幅が長手方向で変化する、請求項3に記載の光マスク。
- 隣接する前記遮光部の対ごとに間隔が異なる、請求項3に記載の光マスク。
- 前記複数の遮光部がマトリックス状に配置されている、請求項1に記載の光マスク。
- 前記遮光部ごとに面積が異なる、請求項6に記載の光マスク。
- 前記遮光部の各面積が同一であり、前記遮光部の密度が前記半透過領域内の場所ごとに異なる、請求項6に記載の光マスク。
- 前記遮光部の各形状が多角形である、請求項6に記載の光マスク。
- 前記遮光部の各形状が四角形である、請求項6に記載の光マスク。
- 前記遮光部の各形状が三角形である、請求項6に記載の光マスク。
- 前記遮光部の各形状がひし形である、請求項6に記載の光マスク。
- 前記遮光部の各形状が円形である、請求項6に記載の光マスク。
- 前記遮光部の各形状が楕円形である、請求項6に記載の光マスク。
- 請求項1に記載の光マスクをリソグラフィに利用する薄膜トランジスタ表示パネルの製造方法であり、
基板上にゲート線を形成する段階、
前記ゲート線上にゲート絶縁膜を形成する段階、
前記ゲート絶縁膜上に半導体層を形成する段階、
前記半導体層上に、データ線、ドレイン電極、及びストレージキャパシタ用導電体、を形成する段階、
前記データ線、前記ドレイン電極、及び前記ストレージキャパシタ用導電体、のそれぞれの上に保護膜を蒸着する段階、
前記保護膜上に感光材料を塗布して前記感光膜を形成する段階、
前記光マスクを通じて前記感光膜に光を照射し、その後、前記感光膜を現像し、前記光を照射しなかった領域には前記感光膜の第1部分を残し、前記半透過領域を通じて前記光を照射した領域には、前記第1部分より薄い前記感光膜の第2部分を残す段階、
前記感光膜の第1部分と第2部分とをエッチングマスクとして利用して前記ゲート絶縁膜と前記保護膜とをエッチングし、前記ドレイン電極の一部と前記ストレージキャパシタ用導電体の一部とを露出させるエッチング段階、
前記感光膜の第1部分を残したまま前記感光膜の第2部分を除去し、前記感光膜の第2部分の下に位置していた前記保護膜を露出させる段階、
前記基板、露出した前記ドレイン電極の一部、露出した前記ストレージキャパシタ用導電体の一部、前記感光膜の第1部分、及び露出した前記保護膜、のそれぞれの上に導電膜を蒸着し、前記ドレイン電極と前記ストレージキャパシタ用導電体とに接続された前記導電膜の部分から画素電極を形成する段階、並びに、
前記感光膜の第1部分を除去することにより、少なくとも前記画素電極を残して前記導電膜を除去する段階、
を備える薄膜トランジスタ表示パネルの製造方法。 - 前記感光膜の第2部分を前記ストレージキャパシタ用導電体の周縁付近の上に残す、請求項15に記載の薄膜トランジスタ表示パネルの製造方法。
- 前記エッチング段階では前記データ線の一部も露出させる、請求項15に記載の薄膜トランジスタ表示パネルの製造方法。
- 前記エッチング段階では前記ゲート線の一部も露出させる、請求項15に記載の薄膜トランジスタ表示パネルの製造方法。
- 前記光マスクでは前記複数の遮光部が一定の方向に並列してストライプ模様を成す、請求項15に記載の薄膜トランジスタ表示パネルの製造方法。
- 前記遮光部の幅が長手方向で変化する、請求項19に記載の薄膜トランジスタ表示パネルの製造方法。
- 前記半透過領域が、前記ストレージキャパシタ用導電体の周縁付近のうち、
前記ストレージキャパシタ用導電体を含まない部分に対応する第1部分、
前記ストレージキャパシタ用導電体を含むが前記ゲート線を含まない部分に対応する第2部分、
前記ストレージキャパシタ用導電体と前記ゲート線との両方を含む部分に対応する第3部分、
前記ストレージキャパシタ用導電体の端部に対応する第4部分、並びに、
前記ゲート線の端部に対応する第5部分、
を含む、請求項19に記載の薄膜トランジスタ表示パネルの製造方法。 - 前記第1ないし第5部分間では前記遮光部の幅が異なり、特に前記第1部分では前記遮光部の幅が最も狭い、請求項20に記載の薄膜トランジスタ表示パネルの製造方法。
- 隣接する前記遮光部の対ごとに間隔を変化させることにより、前記半透過領域内の場所ごとに、透過させる光の光量を変化させる、請求項19に記載の薄膜トランジスタ表示パネルの製造方法。
- 前記光マスクでは前記複数の遮光部がマトリックス状に配置されている、請求項15に記載薄膜トランジスタ表示パネルの製造方法。
- 前記遮光部ごとに面積が異なる、請求項24に記載の薄膜トランジスタ表示パネルの製造方法。
- 前記遮光部の各面積が同一であり、前記遮光部の密度が前記半透過領域内の場所ごとに異なる、請求項24に記載の薄膜トランジスタ表示パネルの製造方法。
- 前記遮光部の各形状が多角形である、請求項24に記載の薄膜トランジスタ表示パネルの製造方法。
- 前記遮光部の各形状が四角形である、請求項24に記載の薄膜トランジスタ表示パネルの製造方法。
- 前記遮光部の各形状が円形である、請求項24に記載の薄膜トランジスタ表示板の製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050004273A KR101112550B1 (ko) | 2005-01-17 | 2005-01-17 | 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법 |
KR1020050004272A KR101090256B1 (ko) | 2005-01-17 | 2005-01-17 | 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법 |
KR10-2005-0004272 | 2005-01-17 | ||
KR10-2005-0004273 | 2005-01-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006201776A true JP2006201776A (ja) | 2006-08-03 |
JP4898229B2 JP4898229B2 (ja) | 2012-03-14 |
Family
ID=36684445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006009027A Expired - Fee Related JP4898229B2 (ja) | 2005-01-17 | 2006-01-17 | 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7371592B2 (ja) |
JP (1) | JP4898229B2 (ja) |
TW (1) | TWI368327B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008066723A (ja) * | 2006-09-05 | 2008-03-21 | Samsung Electronics Co Ltd | 液晶表示装置の製造方法 |
JP2009063995A (ja) * | 2007-09-07 | 2009-03-26 | Beijing Boe Optoelectronics Technology Co Ltd | グレースケールマスク |
JP2011197553A (ja) * | 2010-03-23 | 2011-10-06 | Toshiba Corp | 露光用マスク、不純物層を有する半導体装置の製造方法および固体撮像装置 |
JP2018159948A (ja) * | 2005-12-26 | 2018-10-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7190000B2 (en) * | 2003-08-11 | 2007-03-13 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
KR101261608B1 (ko) * | 2006-04-26 | 2013-05-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
US8766337B2 (en) * | 2009-11-27 | 2014-07-01 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
CN108598086B (zh) * | 2018-04-20 | 2020-05-29 | 武汉华星光电技术有限公司 | Tft阵列基板的制作方法及tft阵列基板 |
US10971530B2 (en) | 2018-04-20 | 2021-04-06 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Manufacturing method for a TFT array substrate and TFT array substrate |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07248612A (ja) * | 1994-03-08 | 1995-09-26 | Nippon Telegr & Teleph Corp <Ntt> | 投影露光用原図基板および投影露光方法 |
JP2002107913A (ja) * | 2000-09-29 | 2002-04-10 | Hoya Corp | グレートーンマスクにおけるグレートーン部の欠陥修正方法 |
JP2002141512A (ja) * | 2000-11-06 | 2002-05-17 | Advanced Display Inc | 薄膜のパターニング方法およびそれを用いたtftアレイ基板およびその製造方法 |
JP2002151523A (ja) * | 2000-08-11 | 2002-05-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法 |
JP2002189281A (ja) * | 2000-12-19 | 2002-07-05 | Hoya Corp | グレートーンマスク及びその製造方法 |
JP2002323747A (ja) * | 2001-04-24 | 2002-11-08 | Ricoh Co Ltd | フォトマスク、および該フォトマスクを用いたマイクロレンズ作成方法、ならびに該マイクロレンズ作成方法により作成したマイクロレンズ |
JP2003177507A (ja) * | 2001-10-01 | 2003-06-27 | Seiko Epson Corp | フォトマスク、微細構造体、フォトマスクの製造方法及び露光装置 |
JP2004046223A (ja) * | 2002-07-10 | 2004-02-12 | Nec Lcd Technologies Ltd | 半透過型液晶表示装置及びその製造方法 |
JP2006133313A (ja) * | 2004-11-02 | 2006-05-25 | Sony Corp | 露光用マスク及びその設計方法、並びに、基体に形成されたレジスト層のパターニング方法 |
JP2006163317A (ja) * | 2004-12-10 | 2006-06-22 | Koninkl Philips Electronics Nv | 拡散反射構造体及びその製造方法並びにこれを用いた表示装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08250407A (ja) | 1995-03-13 | 1996-09-27 | Yamaha Corp | 半導体装置の製造方法 |
JP3437314B2 (ja) | 1995-03-16 | 2003-08-18 | 富士通株式会社 | 位相シフトマスク、パターン形成方法及び半導体装置の製造方法 |
KR970013064A (ko) | 1995-08-26 | 1997-03-29 | 김주용 | 반도체소자의 미세패턴 형성방법 |
US5807647A (en) * | 1996-07-03 | 1998-09-15 | Kabushiki Kaisha Toshiba | Method for determining phase variance and shifter stability of phase shift masks |
JP3171149B2 (ja) | 1997-09-26 | 2001-05-28 | 日本電気株式会社 | 微細パターン露光用マスクとその製造方法 |
JP2000035683A (ja) | 1998-07-21 | 2000-02-02 | Sumitomo Chem Co Ltd | レジストパターンの形成方法 |
US6919162B1 (en) * | 1998-08-28 | 2005-07-19 | Agilent Technologies, Inc. | Method for producing high-structure area texturing of a substrate, substrates prepared thereby and masks for use therein |
US6306558B1 (en) * | 1999-04-29 | 2001-10-23 | Taiwan Semiconductor Manufacturing Company | Method of forming small contact holes using alternative phase shift masks and negative photoresist |
KR100309925B1 (ko) | 1999-07-08 | 2001-11-01 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 |
US6335151B1 (en) * | 1999-06-18 | 2002-01-01 | International Business Machines Corporation | Micro-surface fabrication process |
JP2001244191A (ja) | 2000-03-02 | 2001-09-07 | Canon Inc | 多重露光を行うためのマスク、該マスクによる露光方法、露光装置、およびデバイス製造方法 |
JP4834235B2 (ja) | 2001-03-12 | 2011-12-14 | 東芝モバイルディスプレイ株式会社 | グレートーン露光用フォトマスク |
JP2003029393A (ja) | 2001-07-12 | 2003-01-29 | Matsushita Electric Ind Co Ltd | マスク、それを用いたパターン形成方法およびリソグラフィ方法 |
US6884551B2 (en) * | 2002-03-04 | 2005-04-26 | Massachusetts Institute Of Technology | Method and system of lithography using masks having gray-tone features |
KR100436181B1 (ko) | 2002-04-16 | 2004-06-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
JP4296943B2 (ja) * | 2003-01-28 | 2009-07-15 | ソニー株式会社 | 露光用マスクの製造方法および露光方法ならびに3次元形状の製造方法 |
JP4886169B2 (ja) | 2003-02-21 | 2012-02-29 | キヤノン株式会社 | マスク及びその設計方法、露光方法、並びに、デバイス製造方法 |
KR101003577B1 (ko) * | 2003-12-29 | 2010-12-23 | 엘지디스플레이 주식회사 | 마스크 및 이를 이용한 액정표시소자 제조방법 |
-
2005
- 2005-12-14 TW TW094144180A patent/TWI368327B/zh not_active IP Right Cessation
- 2005-12-19 US US11/313,150 patent/US7371592B2/en active Active
-
2006
- 2006-01-17 JP JP2006009027A patent/JP4898229B2/ja not_active Expired - Fee Related
-
2008
- 2008-04-18 US US12/105,918 patent/US20080199788A1/en not_active Abandoned
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07248612A (ja) * | 1994-03-08 | 1995-09-26 | Nippon Telegr & Teleph Corp <Ntt> | 投影露光用原図基板および投影露光方法 |
JP2002151523A (ja) * | 2000-08-11 | 2002-05-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法 |
JP2002107913A (ja) * | 2000-09-29 | 2002-04-10 | Hoya Corp | グレートーンマスクにおけるグレートーン部の欠陥修正方法 |
JP2002141512A (ja) * | 2000-11-06 | 2002-05-17 | Advanced Display Inc | 薄膜のパターニング方法およびそれを用いたtftアレイ基板およびその製造方法 |
JP2002189281A (ja) * | 2000-12-19 | 2002-07-05 | Hoya Corp | グレートーンマスク及びその製造方法 |
JP2002323747A (ja) * | 2001-04-24 | 2002-11-08 | Ricoh Co Ltd | フォトマスク、および該フォトマスクを用いたマイクロレンズ作成方法、ならびに該マイクロレンズ作成方法により作成したマイクロレンズ |
JP2003177507A (ja) * | 2001-10-01 | 2003-06-27 | Seiko Epson Corp | フォトマスク、微細構造体、フォトマスクの製造方法及び露光装置 |
JP2004046223A (ja) * | 2002-07-10 | 2004-02-12 | Nec Lcd Technologies Ltd | 半透過型液晶表示装置及びその製造方法 |
JP2006133313A (ja) * | 2004-11-02 | 2006-05-25 | Sony Corp | 露光用マスク及びその設計方法、並びに、基体に形成されたレジスト層のパターニング方法 |
JP2006163317A (ja) * | 2004-12-10 | 2006-06-22 | Koninkl Philips Electronics Nv | 拡散反射構造体及びその製造方法並びにこれを用いた表示装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018159948A (ja) * | 2005-12-26 | 2018-10-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2008066723A (ja) * | 2006-09-05 | 2008-03-21 | Samsung Electronics Co Ltd | 液晶表示装置の製造方法 |
JP2009063995A (ja) * | 2007-09-07 | 2009-03-26 | Beijing Boe Optoelectronics Technology Co Ltd | グレースケールマスク |
JP2011197553A (ja) * | 2010-03-23 | 2011-10-06 | Toshiba Corp | 露光用マスク、不純物層を有する半導体装置の製造方法および固体撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060160279A1 (en) | 2006-07-20 |
TW200629565A (en) | 2006-08-16 |
US20080199788A1 (en) | 2008-08-21 |
JP4898229B2 (ja) | 2012-03-14 |
US7371592B2 (en) | 2008-05-13 |
TWI368327B (en) | 2012-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101112538B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
JP4898229B2 (ja) | 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法 | |
JP4888629B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
KR101219041B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
JP2007108746A (ja) | 薄膜トランジスタ表示板の製造方法 | |
JP2006201789A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
KR20060016920A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR20050055414A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
KR20060083247A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR101209045B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
JP2007142411A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
KR101090256B1 (ko) | 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법 | |
JP2005026690A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
KR20060089526A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
KR101112550B1 (ko) | 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법 | |
KR100961950B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
KR101046925B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR100997969B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
KR100973804B1 (ko) | 박막 트랜지스터 표시판 | |
KR20060046222A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
KR20070048412A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR20060081164A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR20060068304A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
KR20060091376A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR20060019028A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110511 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4898229 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |