JPH08250407A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08250407A
JPH08250407A JP7080823A JP8082395A JPH08250407A JP H08250407 A JPH08250407 A JP H08250407A JP 7080823 A JP7080823 A JP 7080823A JP 8082395 A JP8082395 A JP 8082395A JP H08250407 A JPH08250407 A JP H08250407A
Authority
JP
Japan
Prior art keywords
exposure
step surface
reticle
resist
focused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7080823A
Other languages
English (en)
Inventor
Hiroshi Nakatani
宏 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP7080823A priority Critical patent/JPH08250407A/ja
Publication of JPH08250407A publication Critical patent/JPH08250407A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 段差のある基板面上で微細レジストパターン
を設計値通り形成できるレジストパターン形成工程をも
つ半導体装置の製造方法を提供する。 【構成】 段差面A,Bを有するウェハ10にポジ型レ
ジスト18を塗布し、露光現像してレジストパターンを
形成するに際し、段差面Aに対向する部分のマスク部2
1aを設計値通りの寸法とし、段差面Bに対向する部分
のマスク部22aを設計値より幅広としたマスクパター
ンを持つ第1のレチクル20aを用いて、段差面Aに焦
点を合わせた第1回目の露光を行い、段差面Aに対する
マスク部21bを設計値より幅広とし、段差面Bに対す
るマスク部22bを設計値通りとした第2のレチクル2
0bを用いて、段差面Bに焦点を合わせた第2回目の露
光を行う。露光工程を経たレジスト18を現像してレジ
ストパターンを形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、大きな高低差を有す
る半導体基板上でのレジストパターン形成工程を含む半
導体装置の製造方法に関する。
【0002】
【従来の技術】半導体集積回路等のパターン加工には通
常、焦点調整機能をもつステッパを用いた露光工程が用
いられる。微細配線パターン等を設計通り形成するため
には、半導体基板の各チップ領域内部に段差があり、こ
れに塗布されるレジストにそのまま段差が反映される場
合にも、高低差に拘らず設計通りのレジストパターンを
形成することが望まれる。
【0003】しかし微細パターンを加工する縮小投影露
光装置では、解像度を上げることが第一義であり、解像
度と焦点深度とがトレードオフの関係にあるため、十分
大きな焦点深度を得ることが難しい。このため、高い段
差面に焦点を合わせると低い段差面では焦点ズレが生
じ、逆に低い段差面に焦点を合わせると高い段差面では
焦点ズレが生じる。
【0004】この様な難点を解消するため、従来よりい
くつかの方法が提案されている。例えば、レチクルに位
相シフタを設けて、0次光をカットし、光路長の等しい
±1次回折光を縮小投影レンズ内に入射させて2光束干
渉させ、ウェハ上に転写される光学像のコントラストを
増強させる。これにより、解像度と焦点深度を向上させ
ることができる。あるいはまた、照明光を斜め方向から
入射させ、0次光を光軸に対して傾けて0次光と1次光
の光路長を等しくし、0次光と1次光の2光束干渉をと
る。これも、解像度と焦点深度を向上させることができ
る。
【0005】他の方法として、基板上の段差面に応じて
複数枚のレチクルを用意し、焦点のあっていない段差面
上は遮光して複数回の露光を行う方法が提案されている
(特開平4−5814,特開平5−80528)。例え
ば、図7に示すように、高低差のある二つの段差面1,
2がある場合に、先ず(a)に示すように、段差面1は
全面遮光して段差面2に対して所定のマスクパターンを
形成した第1のレチクル71を用いて、段差面2に焦点
を合わせて露光し、続いて(b)に示すように段差面2
は遮光し段差面1に対して所定のマスクパターンを形成
した第2のレチクル72を用いて段差面1に焦点を合わ
せた露光を行う。その後現像する。
【0006】特開平5−80528号にはまた、1枚の
レチクルを用いて段差面に応じて複数回の露光と現像を
繰り返す方法も示されている。第1回目の露光・現像で
は、ある段差面に焦点を合わせ、第2回目の露光・現像
工程では前回の露光で十分解像されていない段差面に焦
点を合わせて露光・現像を行う。
【0007】
【発明が解決しようとする課題】しかし、従来提案され
ている方法には、まだ解決すべき問題が残されている。
例えば、位相シフタを配置して照明光を改善する方法
は、パターンのレイアウトによっては位相シフタの配置
に矛盾が生じ、効果が得られなくなる。また照明光の斜
め入射法は、孤立パターンに対しては効果がない。
【0008】段差に応じて多重露光を行う方法では、例
えば2枚のレチクルを用いる図7の方法の場合、現像し
て得られるレジストパターン73にはしばしば、図7
(c)に示すように、段差面1,2の境界部には除き切
れないレジストによるブリッジ74が発生する。1枚の
レチクルを用いて多重の露光・現像を行う方法では、現
像も複数回になるために工程は非常に複雑になる。
【0009】この発明は、上記の点に鑑みなされたもの
で、段差のある基板面上で微細レジストパターンを設計
値通り形成できるレジストパターン形成工程をもつ半導
体装置の製造方法を提供することを目的としている。
【0010】
【課題を解決するための手段】この発明は、高さの異な
る少なくとも第1、第2の段差面を有する半導体基板上
にレジストを塗布し、露光現像してレジストパターンを
形成する工程を有する半導体装置の製造方法において、
前記レジストパターンを形成する工程は、前記第1の段
差面に対向する部分のマスク部を設計値通りの寸法と
し、前記第2の段差面に対向する部分のマスク部を設計
値より幅広としたマスクパターンを持つ第1のレチクル
を用いて、前記レジストが塗布された基板の前記第1の
段差面に焦点を合わせた露光を行う第1の露光工程と、
前記第1の段差面に対するマスク部を設計値より幅広と
し、前記第2の段差面に対するマスク部を設計値通りの
寸法とした第2のレチクルを用いて、前記第2の段差面
に焦点を合わせた露光を行う第2の露光工程と、これら
の露光工程を経たレジストを現像してレジストパターン
を形成する現像工程とを有することを特徴としている。
【0011】
【作用】この発明によると、段差面に応じてレチクルを
作り分け、段差面に応じて焦点合わせをした複数回の露
光と1回の現像によって、所望のレジストパターンを得
ることができる。焦点の合わない段差面を全面遮光する
方法と異なり、この発明においては、ある露光工程での
レチクルには焦点の合わない段差面に対しても、マスク
部寸法を設計値からずらしたマスク部を設けているの
で、焦点の合わない段差面を全面遮光する従来の多重露
光法と異なり、最終的なレジストパターンにブリッジが
発生することはない。また現像工程は1回であるから、
1枚のレチクルを用いて露光,現像を繰り返す方法に比
べて工程は簡単である。
【0012】
【実施例】以下、図面を参照して、この発明の実施例を
説明する。図1及び図2は、一実施例のレジストパター
ン形成工程を示す。露光工程の流れは図5に示す。露光
工程の照明には、図6(b)に示すような斜入射照明法
を用いる。即ち、レチクル61に照明光を斜め方向から
入射して、0次、1次の回折光のみを取り出して縮小投
影系63に導入し、2光束干渉法によりレジストが塗布
されたウェハ64上に集光させる。あるいは図6(a)
に示すように、位相シフト法を利用して0次光と+1次
光(又は−1次光)を用いる方法でもよい。
【0013】具体的にこの実施例の露光,現像工程を説
明すれば、図5に示すようにステッパステージにウェハ
をロードし(S1)、第1のレチクル20aをセットし
て(S2)、ウェハ・アラインメントを行い(S3)、
第1回目の露光をする(S4)。この第1回目の露光工
程が、図1(a)である。
【0014】半導体ウェハ10は、図1に例示したよう
に、シリコン基板11にLOCOS酸化膜12が形成さ
れ、第1層配線13、絶縁膜14、第2層配線15、絶
縁膜16、第3層配線層17が形成されて大きな段差を
有する。このウェハ10の表面には段差を反映したポジ
型レジスト18が塗布されている。1回目の露光は、少
なくとも二つの段差面A,Bのうち、段差面Aに焦点を
合わせて行う。この1回目の露光に用いる第1のレチク
ル20aは、段差面Aに対向する部分のマスク部21a
が設計値通りの幅Xであり、このとき焦点の合わない段
差面Bに対向する部分のマスク部22aは、設計値Xに
対してこれより幅の広いX+dXとしている。
【0015】この第1回目の露光により、破線で示した
ように段差面Aに対してはマスク部21aがそのまま転
写される。焦点のずれた段差面Bについては、シャープ
な像転写はできないが、マスク部22aが幅広に形成さ
れるいるため、少なくともレジストパターンとして必要
な幅Xの範囲は露光されずに残る。
【0016】続いて、図5に示すように、第2のレチク
ル20bをセットし(S5)、ウェハ・アラインメント
を行い(S6)、第2回目の露光を行って(S7)、ウ
ェハを取り出す(S8)。この2回目の露光工程が、図
1(b)である。
【0017】この2回目の露光は、二つの段差面A,B
のうち、段差面Bに焦点を合わせて行う。この2回目の
露光に用いる第2のレチクル20bは、段差面Bに対向
する部分のマスク部22bが設計値通りの幅Xであり、
このとき焦点の合わない段差面Aに対向する部分のマス
ク部21bは、設計値Xに対してこれより幅の広いX+
dXとしている。従ってこの第2回目の露光では、破線
で示したように段差面Bに対してはマスク部22bがそ
のまま転写され、焦点のずれた段差面Aについては、少
なくともレジストパターンとして必要な幅Xの範囲は露
光されずに残る。
【0018】以上の2回の露光工程を経た後、レジスト
18を現像する。この現像により、図2に示すように、
段差面A,B共に設計値通りの幅Xを持ったレジストパ
ターン18A,18Bが得られる。
【0019】この実施例によると、多重露光を行うが現
像は1回であり、従って工程は簡単である。また前述の
多重露光法と、高解像度が得られる位相シフト法あるい
は、斜め入射照明法とを併用することで、高解像度特性
を維持しながら実質的に焦点深度の向上を図ることが可
能になる。特に、所定のスペースをもって多数のライン
状レジストパターンを加工する場合に、深い焦点深度が
得られる。また孤立ラインに対しては、FLEX法と同
じメカニズムにより焦点深度増大の効果が得られる。
【0020】またこの実施例では、2回の露光工程で、
合焦しない領域も図7の従来例のように完全に遮光され
るわけではなく、一定の光が照射されるようにしてい
る。この結果、図7で説明したように段差の境界部で取
り残されたレジストによるブリッジが発生することはな
い。この点を明らかにするため、図3には、従来の図7
に対応させて、段差境界を横切るように一定幅Xのレジ
ストパターンを加工する場合の工程を示している。
【0021】図3(a)の第1回目の露光では、段差面
Aに合焦させる。このとき用いる第1の1のレチクル2
0aは、合焦しない段差面Bに対向する部分では、規定
幅Xより広く幅X+dXのマスク部を持つ。図3(b)
の第2回目の露光では、段差面Bに合焦させる。このと
き用いる第2のレチクル20bは、合焦しない段差面A
に対向する部分で、X+dXの幅のマスク部を持つ。2
回の露光後現像すると、図3(c)(d)に示すよう
に、段差面A,Bにまたがって連続する幅Xのレジスト
パターン31,32が得られる。図7の例のように、非
合焦の段差面を完全には遮光しないから、隣接するレジ
ストパターン31,32の間は確実に分離される。
【0022】図4は、ネガ型レジストを用いた場合の実
施例の露光工程を図1に対応させて示している。ウェハ
構造は、レジスト19がネガ型である点を除き、図1と
同様である。1回目の露光は、図4(a)に示すよう
に、二つの段差面A,Bのうち、段差面Aに焦点を合わ
せて行う。この1回目の露光に用いる第1のレチクル3
0aは、段差面Aに対向する部分の開口部31aが設計
値通りの幅Xであり、このとき焦点の合わない段差面B
に対向する部分の開口部32aは、設計値Xに対してこ
れより幅の狭いX−dXとしている。光を遮るマスク部
33に着目すれば、図1の実施例と同様の関係にある。
この第1回目の露光により、破線で示したように段差面
Aに対しては開口部31aがそのまま転写される。焦点
のずれた段差面Bについては、露光幅は小さい。
【0023】2回目の露光は、図4(b)に示すよう
に、段差面Bに焦点を合わせて行う。この2回目の露光
に用いる第2のレチクル30bは、段差面Bに対向する
部分の開口部32bが設計値通りの幅Xであり、焦点の
合わない段差面Aに対向する部分の開口部31bは、設
計値Xより狭いX−dXとしている。この関係も、マス
ク部33に着目すれば、図1の実施例と同じである。こ
の第2回目の露光では、破線で示したように段差面Bに
対しては開口部32bがそのまま転写され、段差面Aで
は狭い範囲に露光される。以上の2回の露光工程で、段
差面A,B共に、幅Xの範囲がシャープに露光されてい
るから、これを現像すると、先の実施例の図2と同様
に、段差面A,Bともに設計値通りの幅Xを持つレジス
トパターンが形成される。
【0024】
【発明の効果】以上述べたようにこの発明によれば、段
差面に応じてレチクルを作り分け、段差面に応じて焦点
合わせをした複数回の露光と1回の現像によって、所望
のレジストパターンを得ることができる。この発明にお
いては、ある露光工程でのレチクルには焦点の合わない
段差面に対しても全面遮光ではなく、寸法を設計値から
ずらしたマスク部を設けて露光するようにしているの
で、最終的なレジストパターンにブリッジ等が発生する
おそれはない。また現像は1回であるから、工程は簡単
である。
【図面の簡単な説明】
【図1】 この発明の一実施例による露光工程を示す。
【図2】 同実施例によるレジストパターン加工の様子
を示す。
【図3】 同実施例による段差部を跨ぐレジストパター
ンの形成系を示す。
【図4】 他の実施例による露光工程を示す。
【図5】 実施例の露光工程の流れを示す。
【図6】 実施例の露光光学系の構成を示す。
【図7】 従来の露光法の一例を示す。
【符号の説明】
10…半導体ウェハ、18…ポジ型レジスト、A,B…
段差面、20a…第1のレチクル、20b…第2のレチ
クル、21a,21b,22a,22b…マスク部、1
9…ネガ型レジスト、31a,31b,32a,32b
…開口部、33…マスク部。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 高さの異なる少なくとも第1、第2の段
    差面を有する半導体基板上にレジストを塗布し、露光現
    像してレジストパターンを形成する工程を有する半導体
    装置の製造方法において、前記レジストパターンを形成
    する工程は、 前記第1の段差面に対向する部分のマスク部を設計値通
    りの寸法とし、前記第2の段差面に対向する部分のマス
    ク部を設計値より幅広としたマスクパターンを持つ第1
    のレチクルを用いて、前記レジストが塗布された基板の
    前記第1の段差面に焦点を合わせた露光を行う第1の露
    光工程と、 前記第1の段差面に対するマスク部を設計値より幅広と
    し、前記第2の段差面に対するマスク部を設計値通りの
    寸法とした第2のレチクルを用いて、前記第2の段差面
    に焦点を合わせた露光を行う第2の露光工程と、 これらの露光工程を経たレジストを現像してレジストパ
    ターンを形成する現像工程とを有することを特徴とする
    半導体装置の製造方法。
JP7080823A 1995-03-13 1995-03-13 半導体装置の製造方法 Pending JPH08250407A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7080823A JPH08250407A (ja) 1995-03-13 1995-03-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7080823A JPH08250407A (ja) 1995-03-13 1995-03-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08250407A true JPH08250407A (ja) 1996-09-27

Family

ID=13729158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7080823A Pending JPH08250407A (ja) 1995-03-13 1995-03-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH08250407A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313702A (ja) * 2001-04-17 2002-10-25 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
KR100602129B1 (ko) * 2004-12-30 2006-07-19 동부일렉트로닉스 주식회사 다단계 노광공정을 이용한 패턴 형성 방법
JP2006215330A (ja) * 2005-02-04 2006-08-17 Yazaki Corp 半導体装置の製造方法および該製造方法で製造された半導体装置
US7371592B2 (en) 2005-01-17 2008-05-13 Samsung Electronics Co., Ltd. Manufacturing method of thin film transistor array panel using an optical mask
JP2019090961A (ja) * 2017-11-16 2019-06-13 リバーエレテック株式会社 露光装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313702A (ja) * 2001-04-17 2002-10-25 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
KR100602129B1 (ko) * 2004-12-30 2006-07-19 동부일렉트로닉스 주식회사 다단계 노광공정을 이용한 패턴 형성 방법
US7371592B2 (en) 2005-01-17 2008-05-13 Samsung Electronics Co., Ltd. Manufacturing method of thin film transistor array panel using an optical mask
JP2006215330A (ja) * 2005-02-04 2006-08-17 Yazaki Corp 半導体装置の製造方法および該製造方法で製造された半導体装置
JP2019090961A (ja) * 2017-11-16 2019-06-13 リバーエレテック株式会社 露光装置

Similar Documents

Publication Publication Date Title
US5863677A (en) Aligner and patterning method using phase shift mask
JP3275863B2 (ja) フォトマスク
JP2996127B2 (ja) パターン形成方法
KR100190762B1 (ko) 사입사용 노광마스크
JP2725895B2 (ja) 露光機構
JP4613364B2 (ja) レジストパタン形成方法
US6096457A (en) Method for optimizing printing of a phase shift mask having a phase shift error
US20110033656A1 (en) Pattern forming method, electronic device manufacturing method and electronic device
US6093507A (en) Simplified process for fabricating levinson and chromeless type phase shifting masks
US5879839A (en) Photomask having a half-tone type phase shift material and chrome pattern on a transparent substrate
JPH08250407A (ja) 半導体装置の製造方法
JP4235410B2 (ja) 露光方法
JPS59160144A (ja) ホトマスク
JP2000031028A (ja) 露光方法および露光装置
US5432588A (en) Semiconductor device and method of making the semiconductor device
JPH06181167A (ja) 像形成方法及び該方法を用いてデバイスを製造する方法及び該方法に用いるフォトマスク
JP3977096B2 (ja) マスク、露光方法及びデバイス製造方法
JPH08274000A (ja) 露光方法
JP3173025B2 (ja) 露光方法及び半導体素子の製造方法
JP2693805B2 (ja) レチクル及びこれを用いたパターン形成方法
KR0183706B1 (ko) 투영 노광 방법, 이에 사용되는 마스크
JP3227842B2 (ja) Lsiの製造方法
KR100720536B1 (ko) 밀집한 홀 감광막 패턴 형성 방법 및 이에 사용되는 홀사진 마스크
JP2979625B2 (ja) 縮小投影露光装置の露光条件確認方法
JP2581846B2 (ja) 投影露光装置