JP2006189774A - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法 Download PDF

Info

Publication number
JP2006189774A
JP2006189774A JP2005212233A JP2005212233A JP2006189774A JP 2006189774 A JP2006189774 A JP 2006189774A JP 2005212233 A JP2005212233 A JP 2005212233A JP 2005212233 A JP2005212233 A JP 2005212233A JP 2006189774 A JP2006189774 A JP 2006189774A
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
display device
crystal display
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005212233A
Other languages
English (en)
Other versions
JP4754896B2 (ja
Inventor
Byung Chul Ahn
炳 哲 安
Byoung Ho Lim
柄 昊 林
Jae Jun Ahn
宰 俊 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2006189774A publication Critical patent/JP2006189774A/ja
Application granted granted Critical
Publication of JP4754896B2 publication Critical patent/JP4754896B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】本発明は、工程を単純化することのできる液晶表示装置及びその製造方法を提供する。
【解決手段】本発明による液晶表示装置は、第１及び第２基板と、第１基板上のゲートラインと、ゲートライン１０２とゲート絶縁膜１４４を間に置いて交差された画素領域を定義するデータライン１０４と、この画素領域でゲート絶縁膜１４４を貫通する画素ホールに透明導電膜で形成された画素電極１１８及び、ゲート電極とソース電極とドレイン電極及びソース電極とドレイン電極の間にチャネルを定義する半導体層を含む薄膜トランジスタを含み、この半導体層は、データライン１０４と、ソース電極及びドレイン電極を含むソース・ドレイン金属パターンと重畳され、ドレイン電極は上記半導体層から画素電極１１８の内側に突出され画素電極１１８と接続される。
【選択図】 図２

Description

本発明は、表示素子に適用される液晶表示装置及びその製造方法に係り、特に工程を単純化することのできる液晶表示装置及びその製造方法に関する。
誘電異方性を有する液晶の光透過率を調節することによって画像を表示する。このため、液晶表示装置は液晶セルマトリクスを通じて画像を表示する液晶表示パネル（以下、「液晶パネル」という。）と、その液晶パネルを駆動する駆動回路とを備える。
図１を参照すると、従来の液晶パネルは液晶２４を間に置いて接合されたカラーフィルター基板１０と薄膜トランジスタ基板２０とで構成されている。
カラーフィルター基板１０は上部ガラス基板２上に順次形成されたブラックマトリクス４とカラーフィルター６及び共通電極８を備える。ブラックマトリクス４は上部ガラス基板２にマトリクス形態に形成される。このようなブラックマトリクス４は上部ガラス基板２の領域をカラーフィルター６が形成される複数のセル領域に割り、隣接したセル間の光干渉及び外部光の反射を防止する。カラーフィルター６はブラックマトリクス４によって区分されたセル領域に赤（Ｒ）、緑（Ｇ）、青（Ｂ）に区分され形成されて、赤、緑、青色の光を各々透過させる。共通電極８はカラーフィルター６の上に全面塗布された透明導電層に液晶２４の駆動の際に基準となる共通電圧（Ｖcoｍ）を供給する。そして、カラーフィルター６の平坦化のためにカラーフィルター６と共通電極８との間にはオーバーコート層（図示せず）が更に形成される。
薄膜トランジスタ基板２０は下部ガラス基板１２でゲートライン１４とデータライン１６との交差で定義されたセル領域ごとに形成された薄膜トランジスタ１８と画素電極２２とを備える。薄膜トランジスタ１８はゲートライン１４からのゲート信号に応じて、データライン１６からのデータ信号を画素電極２２に供給する。透明導電層で形成された画素電極２２は薄膜トランジスタ１８からのデータ信号を供給して液晶２４を駆動させる。
誘電異方性を有する液晶２４は画素電極２２のデータ信号と共通電極８の共通電圧（Ｖcoｍ）とによって形成された電界にしたがって回転して、光透過率を調節することによって階調を具現させる。
そして、液晶パネルはカラーフィルター基板１０と薄膜トランジスタ基板２０とのセルギャップを一定に維持させるためのスペーサー（図示せず）を更に備える。
このような液晶パネルのカラーフィルター基板１０及び薄膜トランジスタ基板２０は複数のマスク工程を利用して形成される。一つのマスク工程は、薄膜増着（コーティング）工程、洗浄工程、フォトリソグラフィ工程（以下、「フォト工程」という。）、エッチング工程、フォトレジスト剥離工程、検査工程等、複数の工程を含む。
特に、薄膜トランジスタ基板は、半導体工程を含むと共に複数のマスク工程を必要とすることによって製造工程が複雑であるため、液晶パネルの製造単価の上昇の主な原因となっている。従って、薄膜トランジスタ基板はマスク工程数を低減させる方に発展しつつある。
従って、本発明は従来技術の限界及び問題点による一つ以上の問題点を実質的に明らかにする液晶表示装置及びその製造方法に関する。
本発明の目的は、工程を単純化することのできる液晶表示装置及びその製造方法を提供することである。
本発明の他の特徴及び利点は後述するが、部分的には前述から明らかになるのであるか、又は本発明の実施形態の説明の中で示すこととなる。本発明の目的及び他の利点は、特に添付された図面の外にも、記載された叙述及び本発明の請求範囲に示唆された構造によって実現及び達成される。
実施されて幅広く説明されたような本発明の目的にしたがう前記及び他の利点を達成するために、本発明による液晶表示装置は、第１及び第２基板と、第１基板上のゲートラインと、このゲートライン及びゲート絶縁膜を間に置いて交差され画素領域を定義するデータラインと、この画素領域でゲート絶縁膜を貫通する画素ホールに透明導電膜で形成された画素電極と、ゲート電極、ソース電極、ドレイン電極、及びソース電極とドレイン電極との間にチャネルを定義する半導体層を含む薄膜トランジスタとを含み、この半導体層は、データラインと、ソース電極及びドレイン電極を含むソース・ドレイン金属パターンとが重畳され、ドレイン電極は半導体層から上記画素電極の内側に突出されこの画素電極と接続される。
本発明の他の様相として、本発明による液晶表示装置の製造方法は、第１及び第２基板を提供する段階と、ゲートライン及びこのゲートラインと接続されたゲート電極を第１基板上に形成する第１マスク工程と、ゲートライン及びゲート電極上にゲート絶縁膜を形成して半導体層を形成した後、画素領域でこのゲート絶縁膜及び半導体層を貫通する画素ホールを定義し、画素ホールに画素電極を形成する第２マスク工程と、画素領域、ソース電極、及びドレイン電極を第１基板上に定義するようにゲートラインと交差するデータラインを備えたソース・ドレイン金属パターンを形成し、ソース電極とドレイン電極との間のチャンネルを定義するように半導体パターンの活性層を露出させる第３マスク工程とを含む。
前述のように、本発明による液晶表示装置及びその製造方法は、一つのマスク工程で半導体層及びゲート絶縁膜を同時にパターニングしてゲート絶縁膜まで貫通する複数のホールを形成し、そのマスク工程において利用されたフォトレジストパターンのリフト・オフ工程で複数のホール内に透明導電パターンを形成する。
そして、本発明による液晶表示装置及びその製造方法は、ゲート絶縁膜と同様にパターニングされた半導体層をソース・ドレイン金属パターンの形成の際にまたパターニングして露出部分を除去させるし、ソース電極及びドレイン電極間の活性層を露出させて薄膜トランジスタのチャンネルを形成する。従って、半導体層は薄膜トランジスタのチャンネルと、ソース・ドレインパターンとゲート絶縁膜との重畳部だけに存在するようになる。
また、本発明による液晶表示装置及びその製造方法は、パッド領域がオープンされた保護膜を、プリンティング方法、第４マスク工程、配向膜をマスクでしたエッチング工程、カラーフィルター基板をマスクでしたエッチング工程等を通じて更に形成する。
従って、本発明の液晶表示装置及びその製造方法は、３マスク工程または４マスク工程で工程を単純化させることによって、材料費及び設備投資費等を節減させると共に収率の向上が可能になる。
以下、本発明の好ましい実施形態を図２乃至図１７Bを参照して詳しく説明する。
図２は、本発明の第１実施形態における薄膜トランジスタ基板を示した平面図であり、図３は、図２に示された薄膜トランジスタ基板をII−II'、III−III'、IV−IV'線に沿って切断した断面図を示している。
図２及び図３に示された薄膜トランジスタ基板は、下部基板１４２の上にゲート絶縁膜１４４を間に置いて、交差して形成されたゲートライン１０２及びデータライン１０４と、その交差部に接続された薄膜トランジスタ１０６と、その交差構造により定義された画素領域に形成された画素電極１１８とを備える。そして、薄膜トランジスタ基板は、画素電極１１８と接続されたストレージ電極１２２とゲートライン１０２との重畳で形成されたストレージキャパシタ１２０と、ゲートライン１０２と接続されたゲートパッド１２６と、データライン１０４と接続されたデータパッド１３４とを更に備える。
薄膜トランジスタ１０６は、ゲートライン１０２に供給されるスキャン信号に応じてデータライン１０４に供給される画素信号が画素電極１１８に充電され維持されるように機能する。このため、薄膜トランジスタ１０６はゲートライン１０２と接続されたゲート電極１０８、データライン１０４と接続されたソース電極１１０、ソース電極１１０と対向して画素電極１１８と接続されたドレイン電極１１２、ゲート絶縁膜１４４を間に置いてゲート電極１０８と重畳されソース電極１１０とドレイン電極１１２との間にチャネルを形成する活性層１１４、ソース電極１１０及びドレイン電極１１２とのオーミック接触のため、チャネルを除いた活性層１１４の上に形成されたオーミック接触層１１６を備える。
そして、活性層１１４及びオーミック接触層１１６を含む半導体層１１５はデータライン１０４に重畳される。
ゲートライン１０２とデータライン１０４との交差で定義された画素領域には、ゲート絶縁膜１４４を貫通する画素ホール１７０が形成される。画素電極１１８は、画素ホール１７０内でゲート絶縁膜１４４のエッジ部と境界を成しながら基板１４２上に形成されて露出され、薄膜トランジスタ１０６から画素ホール１７０内に突出されたドレイン電極１１２と接続される。このような画素電極１１８は薄膜トランジスタ１０６から供給された画素信号を充電してカラーフィルター基板に形成される共通電極（図示せず）と電位差を発生させる。この電位差によって薄膜トランジスタ基板とカラーフィルター基板に位置する液晶が誘電異方性によって回転され、図示してない光源から画素電極１１８を経由して入射される光量を調節してカラーフィルター基板側に透過させる。
ストレージキャパシタ１２０は、画素電極１１８と接続されたストレージ上部電極１２２がゲート絶縁膜１４４を間に置いて前段ゲートライン１０２の一部と重畳され形成される。このため、ストレージ上部電極１２２は、前段ゲートライン１０２の一部と重畳され、画素ホール１７０内に突出され画素電極１１８と接続される。そして、ストレージ上部電極１２２とゲート絶縁膜１４４との重畳部には、活性層１１４と、オーミック接触層１１６が積層された半導体層１１５とが更に形成される。このようなストレージキャパシタ１２０は画素電極１１８に充電された画素信号を安定的に維持させる。
ゲートライン１０２は、ゲートパッド１２６を通じてゲートドライバーからのスキャン信号の供給を受ける。ゲートパッド１２６は、ゲートライン１０２から延長されたゲートパッド下部電極１２８と、ゲート絶縁膜１４４を貫通する第１コンタクトホール１３０内に形成されてゲートパッド下部電極１２８と接続されたゲートパッド上部電極１３２とで構成される。ここで、ゲートパッド上部電極１３２は、画素電極１１８と共に透明導電層に形成され、第１コンタクトホール１３０を包むゲート絶縁膜１４４のエッジ部と境界を成す。
データライン１０４は、データパッド１３４を通じてデータドライバーからの画素信号の供給を受ける。データパッド１３４は、ゲート絶縁膜１４４を貫通する第２コンタクトホール１３８内にゲートパッド上部電極１３２と共に透明導電層で形成される。そして、データパッド１３４が形成された第２コンタクトホール１３８がデータライン１０４の一部分と重畳されるように伸張される。従って、データライン１０４は、半導体層１１５との重畳部から第２コンタクトホール１３８内に突出されて、データパッド１３４の伸張部と接続されるようになる。
ここで、データライン１０４は保護膜の不在によって露出される。このようなデータライン１０４が外部に露出され酸化されることを防ぐために、図４に示されたようにデータパッド１３４の伸張部とデータライン１０４との接続部がシーラント３２０によって密封された領域内にデータライン１０４を位置させる。従って、密封領域に位置するデータライン１０４は、その上に塗布されている下部配向膜３１２によって保護される。
図４を参照すると、下部配向膜３１２が塗布された薄膜トランジスタ基板と、上部配向膜３１０が塗布されたカラーフィルター基板３００はシーラント３２０によって合着され、シーラント３２０によって密封された両基板間のセルギャップは液晶で満たされる。上下部配向膜３１０、３１２は有機絶縁物質で両基板の画像表示領域に各々塗布される。シーラント３２０は接着力の強化のために上下部配向膜３１０、３１２と接触させないように離隔し塗布される。従って、薄膜トランジスタ基板に形成されたデータライン１０４は、ソース電極１１０及びドレイン電極１１２と共にシーラント３２０によって密封される領域に位置して、その上に塗布される下部配向膜３１２だけでなく、密封領域に満たされた液晶によっても十分に保護される。
このように、本発明による薄膜トランジスタ基板で、画素電極１１８、ゲートパッド上部電極１３２、データパッド１４０を含む透明導電パターンは、ゲート絶縁膜１４４を貫通する画素ホール１７０及びコンタクトホール１３０、１３８の形成の際に利用したフォトレジストパターンのリフト・オフ工程で形成される。従って、透明導電パターンは相当するホールを包むゲート絶縁膜１４４のエッジ部と境界を成しながら基板１４２上に形成される。
また、半導体層１１５はゲート絶縁膜１４４と同様にパターニングされた後、データライン１０４、ソース電極１１０、ドレイン電極１１２、及びストレージ上部電極１２２を含むソース・ドレイン金属パターンの形成の際に露出部分が除去される。そして、ソース・ドレイン金属パターンの形成の際に活性層１１４が露出され、薄膜トランジスタ１０６のチャネルが形成される。従って、半導体層１１５はソース電極１１０及びドレイン電極１１２の間のチャネル部と、ソース・ドレインパターンとゲート絶縁膜１４４との重畳部だけに形成される構造を有する。また、露出された活性層１１４の表面層１２４をプラズマで表面処理することによって、チャネル部の活性層１１４は、SiO２に酸化された表面層１２４によって保護される。
このような本発明の第１実施形態の薄膜トランジスタ基板は、次のように３マスク工程で形成される。
図５A及び図５Bは、本発明の実施形態の薄膜トランジスタ基板の製造方法における第１マスク工程を説明するための平面図及び断面図を示している。
第１マスク工程で下部基板１４２上に、ゲートライン１０２、ゲートライン１０２と接続されたゲート電極１０８及びゲートパッド下部電極１２８を含むゲート金属パターンが形成される。
具体的に言うと、下部基板１４２上にスパッタリング方法等の増着方法を通じてゲート金属層が形成される。ゲート金属層としては、Mo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金、Al合金等のように金属物質の単一層による構造が利用される場合や、Al/Cr、Al/Mo、Al(Nd)/Al、Al(Nd)/Cr、Mo/Al(Nd)/Mo、Cu/Mo、Ti/Al(Nd)/Ti、Mo/Al、Mo/Ti/Al(Nd)、Cu合金/Mo、Cu合金/Al、Cu合金/Mo合金、Cu合金/Al合金、Al/Mo合金、Mo合金/Al、Al合金/Mo合金、Mo合金/Al合金、Mo/Al合金、Cu/Mo合金、Cu/Mo(Ti)等のように２重層以上が積層された構造に利用される場合がある。続いて、第１マスクを利用したフォトリソグラフィ工程及びエッチング工程でゲート金属層がパターニングされることによって、ゲートライン１０２、ゲート電極１０８、ゲートパッド下部電極１２８を含むゲート金属パターンが形成される。
図６A及び図６Bは、本発明の実施形態の薄膜トランジスタ基板の製造方法における第２マスク工程を説明するための平面図及び断面図を示しており、図７A乃至図７Cは、第２マスク工程を具体的に説明するための断面図を示している。
ゲート金属パターンが形成された下部基板１４２上にゲート絶縁膜１４４、活性層１１４及びオーミック接触層１１６が積層され、第２マスク工程でゲート絶縁膜１４４まで貫通する画素ホール１７０と、第１及び第２コンタクトホール１３０、１３８が形成されると共に、画素電極１１８とゲートパッド上部電極１３２及びデータパッド１３４を含む透明導電パターンが相当するホール内に形成される。
図７Aを参照すると、金属パターンが形成された下部基板１４２上に、PECVD等の増着方法を通じてゲート絶縁膜１１４と、活性層１１４及びオーミック接触層１１６を含む半導体層１１５が順次積層される。ここで、ゲート絶縁膜１４４としては、シリコン酸化物（SiOx）、シリコン窒化物（SiNx）等の無機絶縁物質が、活性層１１４及びオーミック接触層１１６としては、非晶質シリコンと、不純物（ｎ＋またはｐ＋）ドーピングされた非晶質シリコンが、各々利用される。
そして、第２マスクを利用したフォトリソグラフィ工程でオーミック接触層１１６の上に第１フォトレジストパターン２００が形成され、第１フォトレジストパターン２００をマスクでしたエッチング工程で画素ホール１７０と第１乃及び２コンタクトホール１３０、１３８とが形成される。このような画素ホール１７０と第１及び第２コンタクトホール１３０、１３８はオーミック接触層１１６からゲート絶縁膜１４４まで貫通するように形成される。この際、画素ホール１７０と第１及び第２コンタクトホール１３０、１３８とのエッジ部が第１フォトレジストパターン２００のエッジ部より内側に位置されるように半導体層１１５及びゲート絶縁膜１４４が過エッチングされることによってアンダー・カッティング（Under Cutting）構造を有する。ここで、画素ホール１７０と第２コンタクトホール１３８は基板１４２を露出させる反面、第１コンタクトホール１３０はゲートパッド下部電極１２８と共にその周りの基板１４２を露出させる。但し、第１コンタクトホール１３０はゲートパッド下部電極１２８だけを露出させるように形成される。
図７Bを参照すると、第１フォトレジストパターン２００が形成された基板１４２上に透明導電層１１７がスパッタリング等の増着方法により全面形成される。透明導電膜１１７としては、ITO、TO、IZO、ITZO等を用いる。従って、画素ホール１７０内には画素電極１１８が、第１コンタクトホール１３０内にはゲートパッド上部電極１３２が、第２コンタクトホール１３８内にはデータパッド１３４が形成される。このような透明導電パターンは、画素ホール１７０と第１及び第２コンタクトホール１３０、１３８のエッジ部と、第１フォトレジストパターン２００のエッジ部との離隔距離によって、第１フォトレジストパターン２００の上に増着された透明導電膜１１７とオープンされた構造を有する。また、透明導電パターンは画素ホール１７０と第１及び第２コンタクトホール１３０、１３８とのエッジ部にしたがって形成され、相当するホールを包むゲート絶縁膜１４４と境界をなす。従って、透明導電膜１１７が塗布された第１フォトレジストパターン２００を除去するリフト・オフ工程において、第１フォトレジストパターン２００とオーミック接触層１１６との間へのストリッパーの浸透を容易にさせることによって、リフト・オフ効率を向上させる。
図７Cを参照すると、リフト・オフ工程で図７Bに示された透明導電膜１１７が塗布された第１フォトレジストパターン２００が除去される。
図８A及び図８Bは、本発明の実施形態の薄膜トランジスタ基板の製造方法における第３マスク工程を説明するための平面図及び断面図を示しており、図９A乃至図９Dは、第３マスク工程を具体的に説明するための断面図を示している。
半導体層１１５及び透明導電パターンが形成された下部基板１４２上に、第３マスク工程において、データライン１０４、ソース電極１１０、ドレイン電極１１２、ストレージ電極１２２を含むソース・ドレイン金属パターンが形成される。そして、ソース・ドレインパターンと非重畳された半導体層１１５が除去され、ソース電極１１０及びドレイン電極１１２との間の活性層１１４が露出されて薄膜トランジスタ１０６のチャネルが形成される。このようなソース・ドレインパターンと薄膜トランジスタ１０６のチャネルは回折露光マスクまたはハフトーンマスク等の部分透過マスクを利用した一つのマスク工程で形成される。
図９Aを参照すると、半導体層１１５及び透明導電パターンが形成された下部基板１４２上にソース・ドレイン金属層がスパッタリング等の増着方法により形成される。ソース・ドレイン金属層としては、Mo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金、Al合金等の金属物質を単一層の構造に利用される場合や、Al/Cr、Al/Mo、Al(Nd)/Al、Al(Nd)/Cr、Mo/Al(Nd)/Mo、Cu/Mo、Ti/Al(Nd)/Ti、Mo/Al、Mo/Ti/Al(Nd)、Cu合金/Mo、Cu合金/Al、Cu合金/Mo合金、Cu合金/Al合金、Al/Mo合金、Mo合金/Al、Al合金/Mo合金、Mo合金/Al合金、Mo/Al合金、Cu/Mo合金、Cu/Mo(Ti)等の２重層以上が積層された構造に利用されたりする場合がある。
続いて、部分透過マスクを利用したフォトリソグラフィ工程で、ソース・ドレイン金属層の上に互いに異なる厚さを有する第２A及び第２Bフォトレジストパターン２１０A、２１０Bを含む第２フォトレジストパターン２１０が形成される。部分透過マスクは、紫外線を遮断する遮断部、スリットパターンを利用して紫外線を回折させたり位相シフト物質を利用して紫外線を部分透過させたりする部分透過部、両方を透過させるフル透過部を備える。このような部分透過マスクを利用したフォトリソグラフィ工程において、互いに異なる厚さの第２A及び第２Bフォトレジストパターン２１０A、２１０Bと、開口部を有する第２フォトレジストパターン２１０とが形成される。この際、相対的に厚い第２Aフォトレジストパターン２１０Aは部分透過マスクの遮断部と重畳された遮断領域（Ｐ１）に、第２Aフォトレジストパターン２１０Aより薄い第２Bフォトレジストパターン２１０Bは部分透過部と重畳された部分露光領域（Ｐ２）、即ち、チャネルが形成される領域に、開口部はフル透過部と重畳されたフル露光領域（Ｐ３）に、それぞれ形成される。
そして、第２フォトレジストパターン２１０を利用したエッチング工程でソース・ドレイン金属層がパターニングされることによって、データライン１０４、ソース電極１１０と一体化されたドレイン電極１１２、ストレージ電極１２２を含むソース・ドレイン金属パターンが形成される。例えば、ソース・ドレイン金属層がウェットエッチング工程でパターニングされることによって、ソース・ドレイン金属パターンは第２フォトレジストパターン２１０より過エッチングされた構造を有する。このようなソース・ドレイン金属パターンのうち、ドレイン電極１１２及びストレージ下部電極１２２は、半導体層１１５及びゲート絶縁膜１４４との重畳部から画素ホール１７０内に突出され画素電極１１８と接続される。ここで、ストレージ下部電極１２２は、半導体層１１５及びゲート絶縁膜１４４を間に置いて前段ゲートライン１０２の一部と重畳されることによって、ストレージキャパシタ１２０を形成する。データライン１０４も、半導体層１１５及びゲート絶縁膜１４４との重畳部から第２コンタクトホール１３８内に突出され、データパッド１３４と接続される。
図９Bに示したように、第２フォトレジストパターン２１０を通じて露出された半導体層１１５がエッチングされることによって、半導体層１１５が第２フォトレジストパターン２１０と重畳された部分だけに存在している。例えば、第２フォトレジストパターン２１０をマスクに利用して直進性を有するドライエッチング工程で露出された半導体層１１５がエッチングされる。従って、半導体層１１５は、ソース・ドレイン金属パターンの形成の際に利用された第２フォトレジストパターン２１０との重畳部だけに存在することによってソース・ドレイン金属パターンと重畳され、半導体層１１５のエッジ部がソース・ドレイン金属パターンのエッジ部より突出された構造を有する。その結果、ソース・ドレイン金属パターンと半導体層１１５は階段形の段差を有する。
図９Cを参照すると、酸素（O2）プラズマを利用したアッシング工程で第２Aフォトレジストパターン２１０Aの厚さは薄くなり、図９Bに示された第２Bフォトレジストパターン２１０Bは除去される。このようなアッシング工程は、露出された半導体層１１５をエッチングするドライ工程と統合され、同様の範囲内で行われる。そして、アッシングされた第２Aフォトレジストパターン２１０Aを利用したエッチング工程で露出されたソース・ドレイン金属パターン及びオーミック接触層１１６が除去される。従って、ソース電極１１０及びドレイン電極１１２が分離され、その間に活性層１１４が露出されたチャネルを有する薄膜トランジスタ１０６が完成される。
また、酸素（O2）プラズマを利用した表面処理工程で露出された活性層１１４の表面をSiO2によって酸化させる。従って、薄膜トランジスタ１０６のチャンネルを形成する活性層１１４は、SiO2により酸化された表面層１２４によって保護される。
図９Dに示したように、図９Cに示された第２Aフォトレジストパターン２１０Aはストリップ工程で除去される。
このように、本発明の実施形態の水平電解薄膜トランジスタ基板の製造方法は、３マスク工程により工程数を減少させることができる。
図１０は、本発明の第２実施形態の薄膜トランジスタ基板を部分的に示した平面図であり、図１１は、図１０に示した薄膜トランジスタ基板をII−II'、III−III'、IV−IV'線に沿って切断して示した断面図である。
図１０及び図１１に示した薄膜トランジスタ基板は、図２及び図３に示した薄膜トランジスタ基板に比べてデータパッド２３４がゲートパッド１２６と同様の垂直構造で形成され、データパッド２３４から伸張されたデータリンク２５０と、データライン１０４と接続させるコンタクト電極２５２とを更に備えることを除いては、同様の構成要素を備える。従って、重複した構成要素に対する説明は省略する。
図１０及び図１１に示したデータパッド２３４は、ゲートパッド１２６のように基板１４２上に形成されたデータパッド下部電極２３６と、ゲート絶縁膜１４４を貫通してデータパッド下部電極２３６を露出させる第２コンタクトホール２３８内に形成され、データパッド下部電極２３６と接続されたデータパッド上部電極２４０とを備える。
このようなデータパッド２３４の下部電極２３６から伸張されたデータリンク２５０は、データライン１０４と重畳されるように伸張され、ゲート絶縁膜１４４を貫通する第３コンタクトホール２５４を通じて露出される。このようなデータリンク２５０は、第３コンタクトホール２５４内に形成されたコンタクト電極２５２を通じてデータライン１０４と接続される。
ここで、データパッド下部電極２３６及びデータリンク２５０は、ゲートパッド下部電極１２８と共に第１マスク工程で形成される。第２及び第３コンタクトホール２３８、２５４は、第１コンタクトホール１３０と共に第２マスク工程で形成される。その工程において、データパッド上部電極２４０及びコンタクト電極２５２は、ゲートパッド上部電極１３２と共に第２及び第３コンタクトホール２３８、２５４内に形成される。この場合、データパッド上部電極２４０及びコンタクト電極２５２は、第２及び第３コンタクトホール２３８、２５４の各々を包むゲート絶縁膜１４４のエッジ部と境界を成す。
また、データライン１０４がシーラントによって密封される領域内に位置し、その上に塗布された配向膜、または密封領域に満たされた液晶によって保護される。このため、データライン１０４とデータリンク２５０とを接続させるコンタクト電極２５２を密封領域内に位置させる。
図１２は、本発明の第３実施形態の薄膜トランジスタ基板を部分的に示した平面図であり、図１３は、図１２に示された薄膜トランジスタ基板をII−II'、III−III'、IV−IV'線に沿って切断した断面図を示している。
図１２及び図１３に示された薄膜トランジスタ基板は、図１０及び図１１に示された薄膜トランジスタ基板に比べて、データリンク２５０に従って延長された第２コンタクトホール２３８内にデータパッド上部電極２４０とコンタクト電極２５２とが一体化されて形成されていることを除いては、同様の構成要素を備える。従って、重複した構成要素に対する説明は省略する。
図１２及び図１３に示されたデータパッド２３４の第２コンタクトホール２３８は、データライン１０４と重畳されるようにデータリンク２５０に従って延長される。従って、第２コンタクトホール２３８内にデータパッド上部電極２４０及びコンタクト電極２５２を一体化させた構造で形成され、データライン１０４と接続される。このようなデータパッド上部電極２４０及びコンタクト電極２５２は、第２コンタクトホール２３８を包むゲート絶縁膜１４４のエッジ部と境界を成す。
図１４は、本発明の第４実施形態の薄膜トランジスタ基板を部分的に示した平面図であり、図１５は、図１４に示された薄膜トランジスタ基板をII−II'、III−III'、IV−IV'線に沿って切断した断面図を示している。
図１４及び図１５に示された薄膜トランジスタ基板は、図１２及び図１３に示された薄膜トランジスタ基板に比べて、ゲートパッド１２６及びデータパッド２３４が位置するパッド領域を除いた残りのアレイ領域に形成された保護膜１５０を更に備えることを除いては、同様の構成要素を備える。従って、重複した構成要素に対する説明は省略する。
図１４及び図１５に示された保護膜１５０は、ソース・ドレイン金属パターンが形成された基板１４２上に、ゲートパッド１２６及びデータパッド１３４が形成されたパッド領域からオープンされるように形成される。保護膜１５０としては、ゲート絶縁膜１４４のように無機絶縁物質が用いられる。また、保護膜１５０としては、アクリル系の有機化合物や、ＢＣＢまたはＰＦＣＢ等の有機絶縁物質が用いられる。
このような保護膜１５０は、第４マスク工程において形成されるか、又は、最上部層に形成される配向膜のようにロッバー・スタンプ・プリンティング(Rubber Stamp Printing)方式で印刷して形成される。また、保護膜１５０は、基板１４２上に全面形成された後に配向膜をマスクとして使用したエッチング工程によって、または、カラーフィルター基板との合着後にカラーフィルター基板をマスクとして使用したエッチング工程によって、パッド領域からオープンされる。
第一に、第４マスク工程を利用する場合、保護膜１５０はソース・ドレイン金属パターンが形成された基板１４２上に全面形成される。この際、保護膜１５０は、PECVD、スピン・コーティング、スピンレス・コーティング等の方法を通じて形成される。そして、第４マスクを利用したフォトリソグラフィ工程及びエッチング工程で保護膜１５０をパターニングすることによってパッド領域からオープンされる。
第二に、保護膜１５０は、その上に形成される配向膜の形成方法であるロッバー・スタンプ・プリンティング方式で、パッド領域を除いた残りのアレイ領域のみに印刷されることによってパッド領域からオープンされる。換言すると、保護膜１５０は、ゴムマスクをソース・ドレイン金属パターンが形成された基板１４２上に整列した後、ロッバー・スタンプ・プリンティング方式で絶縁物質をパッド領域を除いたアレイ領域だけに印刷することによって形成される。
第三に、保護膜１５０はその上に形成された配向膜をマスクとして利用したエッチング工程でパッド領域からオープンされる。具体的にいうと、図１６Aに示したように、保護膜１５０は基板１４２上に全面形成され、その保護膜１５０の上に配向膜１５２がロッバー・スタンプ・プリンティング方式で形成される。続いて、図１６Bに示したように、配向膜１５２をマスクとして利用したエッチング工程で、保護膜１５０はパッド領域からオープンされる。
第四に、保護膜１５０はカラーフィルター基板をマスクとして利用したエッチング工程でパッド領域からオープンされる。具体的にいうと、図１７Aに示したように、保護膜１５０とその上に下部配向膜３１２とが形成された薄膜トランジスタ基板が、シーラント３２０を通じて上部配向膜３１０が形成されたカラーフィルター基板３００と合着される。続いて、図１７Bに示したように、カラーフィルター基板３００をマスクとして利用したエッチング工程で、保護膜１５０はパッド領域からオープンされる。この際、保護膜１５０は、プラズマを利用したドライエッチング工程でパッド領域からオープンされるか、又は、エッチング液が満たされたエッチング槽に薄膜トランジスタ基板及びカラーフィルター基板３００が合着された液晶パネルを漬けるディッピング方式によってパッド領域からオープンされる。
上述したように、本発明を適用した液晶表示装置及びその製造方法は、一つのマスク工程で半導体層及びゲート絶縁膜を同時にパターニングしてゲート絶縁膜まで貫通する複数のホールを形成し、そのマスク工程において利用されたフォトレジストパターンのリフト・オフ工程で複数のホール内に透明導電パターンを形成する。
そして、本発明を適用した液晶表示装置及びその製造方法は、ゲート絶縁膜と同様にパターニングされた半導体層をソース・ドレイン金属パターンの形成の際にまたパターニングして露出部分を除去し、ソース電極及びドレイン電極間の活性層を露出させて薄膜トランジスタのチャネルを形成する。従って、半導体層は、薄膜トランジスタのチャンネルと、ソース・ドレインパターンとゲート絶縁膜との重畳部のみに存在する。
また、本発明を適用した液晶表示装置及びその製造方法は、パッド領域がオープンされた保護膜を、プリンティング方法、第４マスク工程、配向膜をマスクでしたエッチング工程、カラーフィルター基板をマスクでしたエッチング工程等を通じて更に形成する。
従って、本発明の液晶表示装置及びその製造方法は、３マスク工程または４マスク工程で工程を単純化させることによって、材料費及び設備投資費等の節減と共に収率の向上が可能になる。
以上、説明した内容を通じて、当業者なら本発明の技術思想を逸脱しない範囲内に、多様な変更及び修正ができることが分かる。従って、本発明の技術的範囲は明細書の詳しい説明に記載された内容に限られるのでなく、特許請求の範囲によって決められるはずである。
従来の液晶パネル構造を概略的に示した斜視図である。 本発明の第１実施形態の薄膜トランジスタ基板の一部分を示した平面図である。 図２に示した薄膜トランジスタ基板をII−II’、III−III’、IV−IV’線に沿って切断した断面図である。 図３に示した薄膜トランジスタ基板を利用した液晶パネルの中、データパッド領域を示した断面図である。 本発明の実施形態の薄膜トランジスタ基板の製造方法の中、第１マスク工程を説明するための平面図及び断面図である。 本発明の実施形態の薄膜トランジスタ基板の製造方法の中、第１マスク工程を説明するための平面図及び断面図である。 本発明の実施形態の薄膜トランジスタ基板の製造方法の中、第２マスク工程を説明するための平面図及び断面図である。 本発明の実施形態の薄膜トランジスタ基板の製造方法の中、第２マスク工程を説明するための平面図及び断面図である。 本発明の第２マスク工程を具体的に説明するための断面図である。 本発明の第２マスク工程を具体的に説明するための断面図である。 本発明の第２マスク工程を具体的に説明するための断面図である。 本発明の実施形態の薄膜トランジスタ基板の製造方法の中、第３マスク工程を説明するための平面図及び断面図である。 本発明の実施形態の薄膜トランジスタ基板の製造方法の中、第３マスク工程を説明するための平面図及び断面図である。 本発明の第３マスク工程を具体的に説明するための断面図である。 本発明の第３マスク工程を具体的に説明するための断面図である。 本発明の第３マスク工程を具体的に説明するための断面図である。 本発明の第３マスク工程を具体的に説明するための断面図である。 本発明の第２実施形態の薄膜トランジスタ基板の一部分を示した平面図である。 図１０に示した薄膜トランジスタ基板をII−II’、III−III’、IV−IV’線に沿って切断した断面図である。 本発明の第３実施形態の薄膜トランジスタ基板の一部分を示した平面図である。 図１２に示した薄膜トランジスタ基板をII−II’、III−III’、IV−IV’線に沿って切断した断面図である。 本発明の第４実施形態の薄膜トランジスタ基板の一部分を示した平面図である。 図１４に示した薄膜トランジスタ基板をII−II’、III−III’、IV−IV’線に沿って切断した断面図である。 本発明の他の実施形態の保護膜の製造方法を説明するための断面図である。 本発明の他の実施形態の保護膜の製造方法を説明するための断面図である。 本発明の薄膜トランジスタ基板を利用した液晶パネルの構造方法の中、保護膜の製造方法を説明するための断面図である。 本発明の薄膜トランジスタ基板を利用した液晶パネルの構造方法の中、保護膜の製造方法を説明するための断面図である。
符号の説明
２：上部ガラス基板
４：ブラックマトリクス
６：カラーフィルター
８：共通電極
１０：カラーフィルター基板
１２：下部ガラス基板
１４，１０２：ゲートライン
１６，１０４：データライン
１８，１０６：薄膜トランジスタ
２０：薄膜トランジスタ基板
２２，１１８：画素電極
２４：液晶
１０８：ゲート電極
１１０：ソース電極
１１２：ドレイン電極
１１４：活性層
１０６：薄膜トランジスタ
１２２：ストレージ電極
１１７：透明導電層
１３０，１３８，２３８，２５４：コンタクトホール
１２０：ストレージキャパシタ
１２６：ゲートパッド
１２８：ゲートパッド下部電極
１３２：ゲートパッド上部電極
１３４，２３４：データパッド
２３６：データパッド下部電極
２４０：データパッド上部電極
１４２：基板
１４４：ゲート絶縁膜
１１６：オーミック接触層
１５２，３１０，３１２：配向膜
１７０：画素ホール
２００，２１０：フォトレジストパターン
３００：カラーフィルター基板
３２０：シーラント
１２４：酸化シリコン層
２５０：データリンク
２５２：コンタクト電極

Claims (43)

  1. 第１及び第２基板と、前記第１基板上のゲートラインと、前記ゲートライン及びゲート絶縁膜を間に置いて交差され画素領域を定義するデータラインと、前記画素領域で前記ゲート絶縁膜を貫通する画素ホールに透明導電膜で形成された画素電極と、ゲート電極、ソース電極、ドレイン電極、及び該ソース電極と該ドレイン電極との間にチャネルを定義する半導体層を含む薄膜トランジスタと、を含み、
    前記半導体層は、前記データラインと、前記ソース電極及びドレイン電極を含むソース・ドレイン金属パターンとが重畳され、前記ドレイン電極は、前記半導体層から前記画素電極の内側に突出され前記画素電極と接続されることを特徴とする液晶表示装置。
  2. 前記画素電極と接続されたストレージ電極を更に含み、前記ストレージ電極が前記ゲート絶縁膜を備えたゲートラインと重畳されストレージキャパシタを形成することを特徴とする請求項１に記載の液晶表示装置。
  3. 前記半導体層は、前記ストレージ電極と前記ゲート絶縁膜とが重畳され、前記ストレージ電極は前記半導体層から前記画素ホール側に突出され前記画素電極と接続されることを特徴とする請求項２に記載の液晶表示装置。
  4. 前記ドレイン電極及びストレージ電極は前記画素電極上で互いに接続されることを特徴とする請求項３に記載の液晶表示装置。
  5. 前記ゲートライン及びデータラインの中、少なくとも何れか一つと接続されたパッドを更に含み、前記パッドは前記第１基板上のパッド下部電極と、前記ゲート絶縁膜を貫通して前記パッド下部電極を露出させるコンタクトホール及び前記パッド下部電極と接続された前記コンタクトホール内のパッド上部電極を含むことを特徴とする請求項１に記載の液晶表示装置。
  6. 前記パッド下部電極は前記ゲートラインと接続されることを特徴とする請求項５に記載の液晶表示装置。
  7. 前記パッド下部電極から伸張され、前記データラインと重畳されるデータリンク及び、前記ゲート絶縁膜を貫通して前記データリンクを露出させ、前記データリンクをデータラインと接続させる第２コンタクトホール内のコンタクト電極を更に含むことを特徴とする請求項５に記載の液晶表示装置。
  8. 前記パッド上部電極が形成された前記コンタクトホールは前記データリンクに従って延長され前記第２コンタクトホールと一体化され、前記パッド上部電極は前記コンタクト電極と一体化されることを特徴とする請求項７に記載の液晶表示装置。
  9. 前記画素電極と、パッド上部電極及びコンタクト電極を含む透明導電パターンは、前記相当するホールを包むゲート絶縁膜と境界を成すことを特徴とする請求項７に記載の液晶表示装置。
  10. 前記データラインが前記コンタクト電極と接触する領域は、前記第１基板と前記第２基板との合着の際、シーラントによって密封される領域内に位置することを特徴とする請求項７又は８に記載の液晶表示装置。
  11. 前記ゲート絶縁膜を貫通するコンタクトホール内の前記データラインと接続されるデータパッドを更に含み、前記データパッドは前記コンタクトホールを包むゲート絶縁膜と境界を成すことを特徴とする請求項１に記載の液晶表示装置。
  12. 前記データラインは、前記第１基板と前記第２基板との合着の際、シーラントによって密封される領域内に位置することを特徴とする請求項１１に記載の液晶表示装置。
  13. 前記薄膜トランジスタのチャネルは、プラズマ表面処理によって酸化された表面層を含むことを特徴とする請求項１に記載の液晶表示装置。
  14. 前記半導体層と前記ソース・ドレイン金属パターンは形状を有することを特徴とする請求項１に記載の液晶表示装置。
  15. パッド領域からオープンされた前記第１基板上の保護膜を更に含むことを特徴とする請求項５又は１１に記載の液晶表示装置。
  16. 前記保護膜上の配向膜を更に含むことを特徴とする請求項１５に記載の液晶表示装置。
  17. 前記保護膜は、前記配向膜と同様のパターンで形成されることを特徴とする請求項１６に記載の液晶表示装置。
  18. 前記第１基板上の保護膜を更に含み、前記保護膜は前記第２基板と同様のパターンを有してパッド領域からオープンされることを特徴とする請求項５又は１１に記載の液晶表示装置。
  19. 前記第１基板と前記第２基板との間の液晶層を更に含むことを特徴とする請求項１に記載の液晶表示装置。
  20. 第１及び第２基板を提供する段階と、ゲートライン及び該ゲートラインと接続されたゲート電極を前記第１基板上に形成する第１マスク工程と、前記ゲートライン及びゲート電極上にゲート絶縁膜を形成して半導体層を形成した後、画素領域で前記ゲート絶縁膜及び前記半導体層を貫通する画素ホールを定義し、前記画素ホールに画素電極を形成する第２マスク工程と、画素領域、ソース電極、及びドレイン電極を前記第１基板上に定義するように前記ゲートラインと交差するデータラインを備えたソース・ドレイン金属パターンを形成し、前記ソース電極と前記ドレイン電極との間のチャネルを定義するように半導体パターンの活性層を露出させる第３マスク工程と、を含むことを特徴とする液晶表示装置の製造方法。
  21. 前記第３マスク工程は、前記チャネルを除いては、前記ソース・ドレイン金属パターン及び前記ゲート絶縁膜と重畳する前記半導体層を除去する段階を更に含むことを特徴とする請求項２０に記載の液晶表示装置の製造方法。
  22. 前記第３マスク工程は、データライン及び前記ソース電極と一体化されたドレイン電極を含むソース・ドレイン金属パターンを前記第１基板上に形成する段階と、前記ソース・ドレイン金属パターンを通じて露出された半導体層をエッチングする段階と、前記ソース電極とドレイン電極間の活性層を露出してチャネルを定義する段階と、を含むことを特徴とする請求項２１に記載の液晶表示装置の製造方法。
  23. 前記第３マスク工程は、前記第１基板上にソース・ドレイン金属層を形成する段階と、前記ソース・ドレイン金属層上に厚さの違うフォトレジストパターンを形成する段階と、前記フォトレジストパターンを通じて前記ソース・ドレイン金属層をパターニングして、前記データライン及び前記ドレイン電極を含むソース・ドレイン金属パターンを前記ソース電極と一体化させる段階と、前記フォトレジストパターンを通じて露出された半導体層をエッチングする段階と、前記フォトレジストパターンを通じて前記ソース電極と前記ドレイン電極との間の活性層を露出させて、前記チャンネルを形成する段階と、を含むことを特徴とする請求項２１に記載の液晶表示装置の製造方法。
  24. 前記第３マスク工程は、ストレージキャパシタを形成するように前記ゲートラインと重畳され、前記画素電極と接続されるストレージ電極を形成する段階を更に含むことを特徴とする請求項２０に記載の液晶表示装置の製造方法。
  25. 前記半導体層は、また前記ストレージ電極及び前記ゲート絶縁膜と重畳され、前記ドレイン電極及びストレージ電極が前記半導体層と重畳する部分から前記画素電極と接続された前記画素ホール側に突出されることを特徴とする請求項２０に記載の液晶表示装置の製造方法。
  26. 前記ドレイン電極及び前記ストレージ電極は、前記画素電極の上で互いに接続されることを特徴とする請求項２０に記載の液晶表示装置の製造方法。
  27. 前記第１マスク工程は、前記ゲートラインと接続されたパッド下部電極を形成する段階を更に含み、前記第２マスク工程は、前記パッド下部電極を露出させるコンタクトホールを形成し、前記コンタクトホールに前記パッド下部電極と接続されたパッド上部電極を形成する段階を更に含むことを特徴とする請求項２０に記載の液晶表示装置の製造方法。
  28. 前記第１マスク工程は、前記データラインと接続されるデータリンク及びパッド下部電極を第１基板上に形成する段階を更に含み、前記第２マスク工程は、前記パッド下部電極と前記データリンクを露出させるための第１及び第２コンタクトホールを形成し、前記パッド下部電極と接続されたパッド上部電極と、前記データリンク及びデータラインと接続されたコンタクト電極を前記相当するコンタクトホールに形成する段階を更に含むことを特徴とする請求項２０に記載の液晶表示装置の製造方法。
  29. 前記パッド上部電極が形成された第１コンタクトホールが前記データリンクに従って延長されて前記第２コンタクトホールと一体化され、前記パッド上部電極は前記コンタクト電極と一体化されることを特徴とする請求項２８に記載の液晶表示装置の製造方法。
  30. 前記画素電極とパッド上部電極及びコンタクト電極の中、少なくとも一つが前記相当するホールを包むゲート絶縁膜と境界を成すことを特徴とする請求項２７又は２８に記載の液晶表示装置の製造方法。
  31. 前記データラインと前記コンタクト電極との間のコンタクト領域は、前記第１基板と前記第２基板との合着の際、シーラントによって密封される領域内に位置することを特徴とする請求項２７又は２８に記載の液晶表示装置の製造方法。
  32. 前記第２マスク工程は前記半導体層及びゲート絶縁膜を貫通して前記データラインと重畳されるコンタクトホールを形成する段階と、前記データラインと接続されたパッドを前記コンタクトホールに形成する段階と、を更に含むことを特徴とする請求項２０に記載の液晶表示装置製造方法。
  33. 前記パッドは前記コンタクトホールを包むゲート絶縁膜と境界を成すことを特徴とする請求項３２に記載の液晶表示装置の製造方法。
  34. 前記データラインは、前記第１基板と前記第２基板との合着の際、シーラントによって密封される領域内に位置することを特徴とする請求項３２に記載の液晶表示装置の製造方法。
  35. 前記第３マスク工程は、前記薄膜トランジスタのチャネルを表面処理して表面層を酸化させる段階を更に含むことを特徴とする請求項２０に記載の液晶表示装置の製造方法。
  36. 前記半導体層及び前記ソース・ドレイン金属パターンは形状を有することを特徴とする請求項２１に記載の液晶表示装置の製造方法。
  37. 前記第２マスク工程は、前記半導体層の上にフォトレジストパターンを形成する段階と、前記フォトレジストパターンをマスクに利用して前記画素ホール及びコンタクトホールを形成する段階と、前記フォトレジストパターン上に透明導電膜を形成し、前記画素ホール及びコンタクトホール内に対応する透明導電パターンを形成する段階と、前記透明導電膜で形成されたフォトレジストパターンを除去する段階と、を含むことを特徴とする請求項２７、２８、３２のうち何れか一項に記載の液晶表示装置の製造方法。
  38. 前記画素ホール及びコンタクトホールのエッジ部が前記フォトレジストパターンの下に位置するように前記半導体層及びゲート絶縁膜が過エッチングされることを特徴とする請求項３７に記載の液晶表示装置製造方法。
  39. 前記第１基板上に保護膜を形成してパッド領域からオープンされる第４マスク工程を更に含むことを特徴とする請求項２７、２８、３２のうち何れか一項に記載の液晶表示装置の製造方法。
  40. パッド領域からオープンされるように前記第１基板上に保護膜を印刷する段階を更に含むことを特徴とする請求項２７、２８、３２のうち何れか一項に記載の液晶表示装置の製造方法。
  41. 前記ソース・ドレイン金属パターンが形成された基板上に保護膜を形成する段階と、前記保護膜上に配向膜を形成する段階と、前記配向膜をマスクに利用したエッチング工程によって前記パッドが形成されたパッド領域から前記保護膜を除去する段階と、を更に含むことを特徴とする請求項２７、２８、３２のうち何れか一項に記載の液晶表示装置の製造方法。
  42. 前記第１基板上に保護膜を形成する段階と、シーラントを用いて前記第１及び第２基板を合着する段階と、前記第２基板をマスクに利用したエッチング工程によって前記パッドが形成されたパッド領域から前記保護膜を除去する段階と、を含むことを特徴とする請求項２７、２８、３２のうち何れか一項に記載の液晶表示装置の製造方法。
  43. 前記第１及び第２基板間に液晶層を形成する段階を更に含むことを特徴とする請求項２０に記載の液晶表示装置の製造方法。
JP2005212233A 2004-12-31 2005-07-22 液晶表示装置及びその製造方法 Active JP4754896B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040118600A KR101107267B1 (ko) 2004-12-31 2004-12-31 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
KR2004-118600 2004-12-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011032880A Division JP5450476B2 (ja) 2004-12-31 2011-02-18 液晶表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006189774A true JP2006189774A (ja) 2006-07-20
JP4754896B2 JP4754896B2 (ja) 2011-08-24

Family

ID=36639954

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005212233A Active JP4754896B2 (ja) 2004-12-31 2005-07-22 液晶表示装置及びその製造方法
JP2011032880A Active JP5450476B2 (ja) 2004-12-31 2011-02-18 液晶表示装置及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011032880A Active JP5450476B2 (ja) 2004-12-31 2011-02-18 液晶表示装置及びその製造方法

Country Status (4)

Country Link
US (2) US7616284B2 (ja)
JP (2) JP4754896B2 (ja)
KR (1) KR101107267B1 (ja)
CN (1) CN100397223C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659961B2 (en) 2007-01-03 2010-02-09 Samsung Electronics Co., Ltd. Thin film transistor substrate capable of enhancing image clarity and reducing residual images
WO2011161875A1 (ja) * 2010-06-25 2011-12-29 シャープ株式会社 表示装置用基板及びその製造方法、表示装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125254B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
US7459351B2 (en) * 2005-08-16 2008-12-02 Chunghwa Picture Tubes, Ltd. Method of manufacturing an AMOLED
US7381596B2 (en) * 2005-09-26 2008-06-03 Chunghwa Picture Tubes, Ltd. Method of manufacturing an AMOLED
EP1981085A4 (en) * 2006-01-31 2009-11-25 Idemitsu Kosan Co TFT SUBSTRATE, REFLECTIVE TFT SUBSTRATE, AND METHOD OF MANUFACTURING THE SAME
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101252004B1 (ko) 2007-01-25 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101374102B1 (ko) * 2007-04-30 2014-03-25 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
KR20110061773A (ko) * 2009-12-02 2011-06-10 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP2013092613A (ja) * 2011-10-25 2013-05-16 Japan Display East Co Ltd 液晶表示装置及びその製造方法
CN103280429B (zh) * 2012-12-21 2015-02-11 上海中航光电子有限公司 一种tft阵列基板的制造方法及tft阵列基板
US10452025B2 (en) * 2013-11-04 2019-10-22 Luminit Llc Substrate-guided wave-based transparent holographic center high mounted stop light and method of fabrication thereof
RU2603238C2 (ru) * 2014-07-15 2016-11-27 Самсунг Электроникс Ко., Лтд. Световодная структура, голографическое оптическое устройство и система формирования изображений
US10302844B2 (en) * 2014-12-16 2019-05-28 Apple Inc. Display with backlight recycling structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000111958A (ja) * 1998-10-01 2000-04-21 Samsung Electronics Co Ltd ４枚のマスクを利用した液晶表示装置用薄膜トランジスタ基板の製造方法及び液晶表示装置用薄膜トランジスタ基板
JP2000164874A (ja) * 1998-11-25 2000-06-16 Furontekku:Kk 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置
JP2002176062A (ja) * 2000-02-04 2002-06-21 Matsushita Electric Ind Co Ltd 表示装置用の基板の製造方法
JP2004319655A (ja) * 2003-04-15 2004-11-11 Quanta Display Japan Inc 液晶表示装置とその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
KR940004322B1 (ko) * 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
US5317433A (en) * 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
DE4339721C1 (de) * 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
TW321731B (ja) * 1994-07-27 1997-12-01 Hitachi Ltd
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR0156202B1 (ko) * 1995-08-22 1998-11-16 구자홍 액정표시장치 및 그 제조방법
JPH09113931A (ja) * 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6188452B1 (en) * 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
US5976902A (en) * 1998-08-03 1999-11-02 Industrial Technology Research Institute Method of fabricating a fully self-aligned TFT-LCD
KR100499371B1 (ko) * 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100456151B1 (ko) * 2002-04-17 2004-11-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100900403B1 (ko) * 2002-12-27 2009-06-02 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
KR100904757B1 (ko) 2002-12-30 2009-06-29 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
KR100470208B1 (ko) * 2003-04-03 2005-02-04 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
CN1304896C (zh) * 2003-04-29 2007-03-14 友达光电股份有限公司 薄膜晶体管液晶显示器面板的制作方法
KR100598737B1 (ko) 2003-05-06 2006-07-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7336336B2 (en) * 2003-10-14 2008-02-26 Lg. Philips Co. Ltd. Thin film transistor array substrate, method of fabricating the same, liquid crystal display panel having the same and fabricating method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000111958A (ja) * 1998-10-01 2000-04-21 Samsung Electronics Co Ltd ４枚のマスクを利用した液晶表示装置用薄膜トランジスタ基板の製造方法及び液晶表示装置用薄膜トランジスタ基板
JP2000164874A (ja) * 1998-11-25 2000-06-16 Furontekku:Kk 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置
JP2002176062A (ja) * 2000-02-04 2002-06-21 Matsushita Electric Ind Co Ltd 表示装置用の基板の製造方法
JP2004319655A (ja) * 2003-04-15 2004-11-11 Quanta Display Japan Inc 液晶表示装置とその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659961B2 (en) 2007-01-03 2010-02-09 Samsung Electronics Co., Ltd. Thin film transistor substrate capable of enhancing image clarity and reducing residual images
US7898606B2 (en) 2007-01-03 2011-03-01 Samsung Electronics Co., Ltd. Thin film transistor substrate capable of enhancing image clarity and reducing residual images
WO2011161875A1 (ja) * 2010-06-25 2011-12-29 シャープ株式会社 表示装置用基板及びその製造方法、表示装置

Also Published As

Publication number Publication date
JP5450476B2 (ja) 2014-03-26
KR20060079032A (ko) 2006-07-05
JP4754896B2 (ja) 2011-08-24
US20060146217A1 (en) 2006-07-06
CN1797150A (zh) 2006-07-05
US7999906B2 (en) 2011-08-16
KR101107267B1 (ko) 2012-01-19
CN100397223C (zh) 2008-06-25
US20100015740A1 (en) 2010-01-21
JP2011095784A (ja) 2011-05-12
US7616284B2 (en) 2009-11-10

Similar Documents

Publication Publication Date Title
JP4754896B2 (ja) 液晶表示装置及びその製造方法
JP4433480B2 (ja) 液晶表示装置及びその製造方法
KR101125254B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
JP4499628B2 (ja) 液晶表示装置及びその製造方法
JP4392390B2 (ja) 液晶表示装置およびその製造方法
JP4335845B2 (ja) 液晶表示装置及びその製造方法
JP4107662B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP4537946B2 (ja) 液晶表示装置及びその製造方法
KR101107682B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
JP4408271B2 (ja) 液晶表示装置及びその製造方法
JP4173851B2 (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
KR100818887B1 (ko) 액정 표시장치 및 그 제조 방법
JP2007011340A (ja) 液晶表示装置とその製造方法
US7416926B2 (en) Liquid crystal display device and method for fabricating the same
JP4397859B2 (ja) 液晶表示装置およびその製造方法
KR101066492B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101085138B1 (ko) 박막 트랜지스터 기판의 제조 방법
JP2005115348A (ja) 薄膜トランジスタアレイ基板、それを有する液晶表示パネル及びそれらの製造方法
KR100667137B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110218

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110502

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110526

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4754896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250