JP2006156838A

JP2006156838A - Method for estimating sintering temperature of element body for laminated electronic component

Info

Publication number: JP2006156838A
Application number: JP2004347493A
Authority: JP
Inventors: Masakazu Hosono; 雅和細野; Mari Miyauchi; 真理宮内; Takashi Kojima; 小島　　隆; Yukie Nakano; 幸恵中野; Akira Sato; 陽佐藤
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2004-11-30
Filing date: 2004-11-30
Publication date: 2006-06-15

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for quickly estimating an optimum sintering temperature for manufacturing a laminated electronic component such as a laminated ceramic capacitor having a desired electric characteristic. <P>SOLUTION: The method for estimating a sintering temperature for manufacturing a laminated capacitor element main body 10 having a plurality of internal electrode layers 2 are laminated with a ceramic layer 3 disposed therebetween. First, a plurality of element main bodies 10a are prepared before being subjected to sintering treatment. Next, the plurality of element main bodies 10a before being subjected to sintering treatment are sintered at mutually different test temperatures to an element main body after being subjected to the sintering treatment. With respect to the width dimension of the element main body before being subjected to the sintering treatment, the W shrinkage factor of the width dimension W of the element main body after subjected to the sintering treatment or an L shrinkage factor of the length dimension L thereof is measured. From a graph showing a relation between the test temperature and the W or L shrinkage factor, a test temperature corresponding to a change point S1 at which the gradient of the shrinkage abruptly varies is determined as a temperature close to the optimum sintering temperature. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、積層セラミックコンデンサなどの積層型電子部品における素子本体を焼成するための温度を予測する方法に係り、さらに詳しくは、所望の電気特性を有する積層セラミックコンデンサなどの積層型電子部品を製造するために最適な焼成温度を、迅速に予測するための方法に関する。 The present invention relates to a method for predicting a temperature for firing an element body in a multilayer electronic component such as a multilayer ceramic capacitor, and more particularly, to manufacture a multilayer electronic component such as a multilayer ceramic capacitor having desired electrical characteristics. The present invention relates to a method for quickly predicting the optimum firing temperature.

積層セラミックコンデンサなどの電子部品は、複数の内部電極層がセラミック層を介して積層してある積層型電子部品用素子本体を有する。素子本体は、たとえば内部電極ペースト層が印刷してあるグリーンシートを複数積層し、得られた積層体をチップ状に切断し、そのグリーンチップを焼成することで得られる。 An electronic component such as a multilayer ceramic capacitor has a multilayer electronic component element body in which a plurality of internal electrode layers are stacked via ceramic layers. The element body can be obtained, for example, by laminating a plurality of green sheets on which an internal electrode paste layer is printed, cutting the obtained laminate into chips, and firing the green chips.

グリーンチップを焼成する温度が低すぎると、焼結不足になり、必要な焼結密度が得られないと共に、比誘電率などの必要な電気特性を得ることができない。また、ショート不良率なども増大する。逆に焼成温度が高すぎると、必要な焼結密度は得られるが、Ｎｉ内部電極の太り、球状化などの理由から、ショート不良率が増大する。 If the temperature at which the green chip is fired is too low, sintering will be insufficient, and a necessary sintered density will not be obtained, and necessary electrical properties such as a relative dielectric constant will not be obtained. In addition, the short-circuit defect rate and the like increase. On the other hand, if the firing temperature is too high, the necessary sintered density can be obtained, but the short-circuit defect rate increases for reasons such as thickening and spheroidization of the Ni internal electrode.

しかも、素子本体における内部電極層の積層数の少ない場合と、多い場合とでは、最適な焼成温度は変化する。また、グリーンシートに含まれる誘電体の組成や粒子径、内部電極ペースト層に含まれる導電体粒子の種類やバインダ組成などが変化しても、最適な焼成温度は変化する。 Moreover, the optimum firing temperature varies depending on whether the number of internal electrode layers in the element body is small or large. Moreover, even if the composition and particle diameter of the dielectric contained in the green sheet, the kind of the conductor particles contained in the internal electrode paste layer, the binder composition, and the like change, the optimum firing temperature changes.

したがって、新規な組成あるいは積層数の誘電体層（セラミック層の一種）を持つ素子本体を新たに開発し、その最適な焼成温度を決定するためには、焼成温度を数点振って焼成した後、それぞれの特性を取って最適焼成温度を決定する必要があった。積層数が少ない素子本体のサンプルは、積層数が多い素子本体のサンプルよりは比較的に作りやすいが、それでも、それらを異なる焼成温度で焼成し、それぞれについて外部電極を形成して電気特性の試験を行い、最適な焼成温度を決定する作業は煩雑である。 Therefore, in order to newly develop a device body having a dielectric layer (a kind of ceramic layer) with a new composition or number of layers and determine the optimum firing temperature, after firing at several firing temperatures Therefore, it was necessary to determine the optimum firing temperature taking each characteristic. Device body samples with a small number of stacks are easier to make than device body samples with a large number of layers, but they are still fired at different firing temperatures and external electrodes are formed for each to test electrical characteristics. The operation of determining the optimum firing temperature is complicated.

また、素子本体における内部電極層の積層数の少ない場合と、多い場合とにおいても、最適な焼成温度は変化することから、積層数が少ない素子本体の最適な焼成温度から、積層数が多い素子本体の最適な焼成温度を予測することは困難である。そこで、積層数が多い素子本体のサンプルをたくさん作り、それらを異なる焼成温度で焼成し、それぞれについて外部電極を形成して電気特性の試験を行い、最適な焼成温度を決定する必要がある。しかも、これらの作業は煩雑である。 In addition, since the optimum firing temperature varies depending on whether the number of internal electrode layers in the element body is small or large, an element with a large number of layers is obtained from the optimum firing temperature of the element body with a small number of layers. It is difficult to predict the optimum firing temperature of the body. Therefore, it is necessary to make a large number of samples of the element body having a large number of laminated layers, fire them at different firing temperatures, form external electrodes for each of them, test electrical characteristics, and determine the optimum firing temperature. Moreover, these operations are complicated.

すなわち、従来技術では、特性を判断するための試料と、それを評価する時間が必要であった。これを回避するために、試料の焼結密度や厚み方向寸法（Ｔ寸法）収縮率の変化で焼成温度を相対的に判断することが考えられる。しかし、この手法は積層数が少ない、あるいは層間厚みが厚い製品においては有効であるが、薄層多層化が進んでいる近年の積層電子部品においては有効ではない。これは、積層電子部品の製造において、内部電極を構成する金属とセラミックスの同時焼成を行なっており、これらの焼結挙動に違いが生じることに起因している。具体的には、内部電極の割合が増す薄層多層品では、内部電極層の焼結挙動が大きく影響してしまい、その焼結密度やＴ寸法収縮率の変化から、特性に寄与するセラミックスが焼結する温度を判断できなくなっている。 That is, in the prior art, a sample for determining characteristics and a time for evaluating the sample are required. In order to avoid this, it is conceivable to relatively determine the firing temperature based on changes in the sintering density and thickness direction dimension (T dimension) shrinkage of the sample. However, this technique is effective for products with a small number of layers or a thick interlayer, but is not effective for recent multilayer electronic components that are becoming thinner and more multilayered. This is due to the fact that, in the manufacture of laminated electronic components, the metal and ceramics constituting the internal electrode are simultaneously fired, and a difference occurs in their sintering behavior. Specifically, in the thin-layer multilayer product in which the ratio of the internal electrode is increased, the sintering behavior of the internal electrode layer is greatly affected, and the ceramics contributing to the characteristics are affected by changes in the sintering density and the T dimension shrinkage rate. The sintering temperature cannot be determined.

なお、下記の特許文献１に示すように、セラミック製品において、焼結後の寸法を予測する方法については知られている。しかしながら、複数のセラミック層を有する積層型電子部品において、所望の電気特性を持たせることができる素子本体の最適な焼成温度を、簡単に予測することができ方法は、何ら知られていなかった。
特開２００３−２６２５１２号公報 In addition, as shown in the following Patent Document 1, a method for predicting a dimension after sintering in a ceramic product is known. However, there has been no known method that can easily predict the optimum firing temperature of the element body capable of providing desired electrical characteristics in a multilayer electronic component having a plurality of ceramic layers.
JP 2003-262512 A

本発明は、このような実状に鑑みてなされ、その目的は、所望の電気特性を有する積層セラミックコンデンサなどの積層型電子部品を製造するために最適な焼成温度を、迅速に予測するための方法を提供することである。 The present invention has been made in view of such a situation, and an object thereof is a method for quickly predicting an optimal firing temperature for manufacturing a multilayer electronic component such as a multilayer ceramic capacitor having desired electrical characteristics. Is to provide.

上記目的を達成するために、本発明の第１の観点に係る積層型電子部品用素子本体の焼成温度の予測方法は、
複数の内部電極層がセラミック層を介して積層してある積層型電子部品用素子本体を製造するための焼成温度を予測する方法であって、
複数の焼成前素子本体を準備する工程と、
複数の前記焼成前素子本体を、それぞれ異なる試験温度で焼成し、焼成後素子本体を形成する工程と、
前記焼成前素子本体の幅寸法に対して、前記焼成後素子本体における幅寸法の幅寸法収縮率を測定する工程と、
前記試験温度と前記幅寸法収縮率との関係を示すグラフから、前記幅寸法収縮率の傾きが急に変化する変化点に対応する試験温度を、最適な焼成温度の近傍として決定する工程と、を有する。 In order to achieve the above object, a method for predicting the firing temperature of the multilayer electronic component element body according to the first aspect of the present invention is as follows.
A method for predicting a firing temperature for producing an element body for a multilayer electronic component in which a plurality of internal electrode layers are laminated via a ceramic layer,
Preparing a plurality of pre-fired element bodies;
Firing a plurality of pre-fired element bodies at different test temperatures, and forming post-fired element bodies;
Measuring the width dimension shrinkage of the width dimension in the element body after firing with respect to the width dimension of the element body before firing;
From the graph showing the relationship between the test temperature and the width dimension shrinkage rate, determining the test temperature corresponding to the change point where the slope of the width dimension shrinkage rate suddenly changes as the vicinity of the optimum firing temperature; Have

本発明の第２の観点に係る積層型電子部品要素資本体の焼成温度の予測方法は、
複数の内部電極層がセラミック層を介して積層してある積層型電子部品用素子本体を製造するための焼成温度を予測する方法であって、
複数の焼成前素子本体を準備する工程と、
複数の前記焼成前素子本体を、それぞれ異なる試験温度で焼成し、焼成後素子本体を形成する工程と、
前記焼成前素子本体の長手寸法に対して、前記焼成後素子本体における長手寸法の長手寸法収縮率を測定する工程と、
前記試験温度と前記長手寸法収縮率との関係を示すグラフから、前記長手寸法収縮率の傾きが急に変化する変化点に対応する試験温度を、最適な焼成温度の近傍として決定する工程と、を有する。 The method for predicting the firing temperature of the multilayer electronic component element capital body according to the second aspect of the present invention is as follows.
A method for predicting a firing temperature for producing an element body for a multilayer electronic component in which a plurality of internal electrode layers are laminated via a ceramic layer,
Preparing a plurality of pre-fired element bodies;
Firing a plurality of pre-fired element bodies at different test temperatures, and forming post-fired element bodies;
Measuring the longitudinal dimension shrinkage of the longitudinal dimension of the element body after firing with respect to the longitudinal dimension of the element body before firing;
From the graph showing the relationship between the test temperature and the longitudinal dimensional shrinkage rate, determining the test temperature corresponding to the change point at which the slope of the longitudinal dimensional shrinkage rate changes suddenly as the vicinity of the optimum firing temperature; Have

本発明では、素子本体のサンプルを焼成した後に、その焼成後素子本体に外部電極などを取り付ける必要はなく、最適な焼成温度を予測することができる。すなわち、本発明者等の実験によれば、試験温度と長手寸法収縮率（あるいは幅寸法収縮率）との関係を示すグラフから、温度を上げると縮率が増加して行くが、その傾きが緩和する。そして、これらの収縮率の傾きが急に変化する変化点に対応する試験温度付近が、良好な電気特性を有する素子本体を得るための最適な焼成温度に一致することが判明した。 In the present invention, it is not necessary to attach an external electrode or the like to the element body after firing after firing the sample of the element body, and an optimum firing temperature can be predicted. That is, according to the experiments by the present inventors, the graph shows the relationship between the test temperature and the longitudinal dimensional shrinkage rate (or the width dimensional shrinkage rate). ease. It has been found that the vicinity of the test temperature corresponding to the change point at which the slope of the shrinkage rate changes suddenly matches the optimum firing temperature for obtaining an element body having good electrical characteristics.

本発明では、この新たな知見を利用することで、焼成後素子本体に外部電極などを取り付けて電気特性の試験を行う必要はなく、寸法変化を測定するのみで、最適な焼成温度を予測することができる。 In the present invention, by utilizing this new knowledge, it is not necessary to perform an electrical property test by attaching an external electrode or the like to the element body after firing, and an optimum firing temperature is predicted only by measuring a dimensional change. be able to.

なお、本発明者等の実験では、焼成後素子本体の焼結密度を測定することにより、最適な焼成温度を予測したり、焼成後素子本体の厚み方向寸法（Ｔ寸法）収縮率の変化を測定することにより最適な焼成温度を予測することも検討された。しかしながら、これらの手法では、特に多層積層品の場合には、うまく予測できないことが判明した。おそらく、多層積層品では、同時に焼成することになる内部電極層に含まれる金属の影響が大きくなるためと考えられる。 In the experiments by the present inventors, the optimum firing temperature is predicted by measuring the sintered density of the element body after firing, or the change in the shrinkage ratio in the thickness direction dimension (T dimension) of the element body after firing. It was also studied to predict the optimum firing temperature by measuring. However, it has been found that these methods cannot be predicted well, particularly in the case of multilayer laminates. This is probably because the influence of the metal contained in the internal electrode layer that is fired at the same time is increased in the multilayer laminate product.

本発明では、同時に焼成している内部電極金属の影響を排除し、より簡単な方法により最適な焼成温度を予測することが可能になる。このことにより、新たな組成のセラミック層あるいは内部電極層を持つ電子部品の試作製造のためのスピードが上がり、新製品開発の効率化を図ることができる。また、製品の製造コストの低下にも寄与する。 In the present invention, it is possible to eliminate the influence of the internal electrode metal that is simultaneously fired, and to predict the optimum firing temperature by a simpler method. As a result, the speed for trial manufacture of electronic parts having a ceramic layer or internal electrode layer having a new composition is increased, and the efficiency of new product development can be improved. It also contributes to a reduction in product manufacturing costs.

本発明おいて、前記積層型電子部品用素子本体の内部に、１１層以上、あるいは２０層以上、あるいは１００層以上の内部電極層がセラミック層を介して積層してある多層積層品の場合においても、最適な焼成温度を容易に予測することができる。 In the present invention, in the case of a multilayer laminate in which 11 or more layers, 20 or more layers, or 100 or more internal electrode layers are laminated via a ceramic layer in the multilayer electronic component element body. In addition, the optimum firing temperature can be easily predicted.

また、本発明では、前記積層型電子部品用素子本体の内部に、１０層以下、あるいは５層以下の内部電極層がセラミック層を介して積層してある少層積層品においても、同様にして最適な焼成温度を容易に予測することができる。 Further, in the present invention, the same applies to a small-layer laminated product in which internal electrode layers of 10 layers or less or 5 layers or less are laminated via a ceramic layer inside the element body for the multilayer electronic component. The optimum firing temperature can be easily predicted.

また、本発明では、セラミック層の厚みが、１．５μｍ以下である薄層積層品の場合においても、同様にして最適な焼成温度を容易に予測できることが確認されている。もちろん、セラミック層の厚みが、１．５μｍよりも大きな厚層積層品の場合においても、同様にして最適な焼成温度を容易に予測できることが確認されている。 Further, in the present invention, it has been confirmed that the optimum firing temperature can be easily predicted in the same manner even in the case of a thin layered product having a ceramic layer thickness of 1.5 μm or less. Of course, it has been confirmed that the optimum firing temperature can be easily predicted in the same manner even in the case of a thick layered product having a ceramic layer thickness greater than 1.5 μm.

本発明では、前記変化点に対応する試験温度に、正または負の所定誤差温度を加えた温度を、最適な焼成温度として決定しても良い。たとえば本発明者等の実験によれば、厚層少層積層品の場合には、変化点に対応する試験温度よりも２０°Ｃ（所定誤差温度）ほど高い温度に最適な焼成温度があることが判明した。 In the present invention, a temperature obtained by adding a positive or negative predetermined error temperature to the test temperature corresponding to the change point may be determined as the optimum firing temperature. For example, according to the experiments by the present inventors, in the case of a thick and small layered product, there is an optimum firing temperature at a temperature 20 ° C. (predetermined error temperature) higher than the test temperature corresponding to the changing point. There was found.

本発明において、セラミック層としては、特に限定されず、誘電体層、フェライト層などが例示される。 In the present invention, the ceramic layer is not particularly limited, and examples thereof include a dielectric layer and a ferrite layer.

本発明に係る積層型電子部品の製造方法は、上記のいずれかに記載の予測方法で予測した焼成温度で素子本体を焼成する工程を有する。 The method for manufacturing a multilayer electronic component according to the present invention includes a step of firing the element body at a firing temperature predicted by any of the prediction methods described above.

また、本発明に係る積層セラミックコンデンサの製造方法は、上記のいずれかに記載の予測方法で予測した焼成温度で素子本体を焼成する工程を有する。 Moreover, the manufacturing method of the multilayer ceramic capacitor which concerns on this invention has the process of baking an element main body with the baking temperature estimated by the prediction method in any one of said.

以下、本発明を、図面に示す実施形態に基づき説明する。 Hereinafter, the present invention will be described based on embodiments shown in the drawings.

図１は本発明の一実施形態に係る積層セラミックコンデンサの断面図、
図２は図１に示すコンデンサを製造するための焼成前素子本体の概念図、
図３〜図６は本発明の実施例に係る焼成温度と収縮率との関係を示すグラフ、
図７は本発明の実施例におけるサンプルの積層数とズレ温度との関係を示すグラフである。 FIG. 1 is a cross-sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention.
FIG. 2 is a conceptual diagram of an element body before firing for producing the capacitor shown in FIG.
3 to 6 are graphs showing the relationship between the firing temperature and the shrinkage rate according to the examples of the present invention,
FIG. 7 is a graph showing the relationship between the number of stacked samples and the deviation temperature in the example of the present invention.

本実施形態では、積層型電子部品として、誘電体層と内部電極層とが交互に複数積層してある積層セラミックコンデンサを例示して説明する。 In the present embodiment, a multilayer ceramic capacitor in which a plurality of dielectric layers and internal electrode layers are alternately stacked will be described as an example of the multilayer electronic component.

図１に示すように、この積層セラミックコンデンサ１は、層間誘電体層２と内部電極層３とが交互に積層された構成の素子本体１０を有する。この素子本体１０の両側端部には、素子本体１０の内部で交互に配置された内部電極層３と各々導通する一対の外部電極４が形成してある。 As shown in FIG. 1, this multilayer ceramic capacitor 1 has an element body 10 having a configuration in which interlayer dielectric layers 2 and internal electrode layers 3 are alternately stacked. A pair of external electrodes 4 respectively connected to the internal electrode layers 3 arranged alternately inside the element body 10 are formed at both end portions of the element body 10.

内部電極層３は、各側端面が素子本体１０の対向する２端部の表面に交互に露出するように積層してある。一対の外部電極４は、素子本体１０の両端部に形成され、交互に配置された内部電極層３の露出端面に接続されて、コンデンサ回路を構成する。 The internal electrode layers 3 are laminated so that the side end faces are alternately exposed on the surfaces of the two opposite ends of the element body 10. The pair of external electrodes 4 are formed at both ends of the element body 10 and connected to the exposed end surfaces of the alternately arranged internal electrode layers 3 to constitute a capacitor circuit.

素子本体１０において、内部電極層３および層間誘電体層２の積層方向の両外側端部には、外側誘電体層２０が配置してあり、素子本体１０の内部を保護している。 In the element body 10, outer dielectric layers 20 are disposed at both outer ends in the stacking direction of the internal electrode layer 3 and the interlayer dielectric layer 2, and protect the inside of the element body 10.

層間誘電体層２および外側誘電体層２０は、誘電体磁器組成物で構成される。誘電体磁器組成物は、本発明では、組成式ＡＢＯ_３で表され、該組成式中の要素ＡがＳｒ、ＣａおよびＢａから選ばれる少なくとも１つの元素で構成され、要素ＢがＴｉおよびＺｒの少なくとも１つの元素で構成されているペロブスカイト型結晶構造を持つ酸化物を含む主成分を有する。この際、酸素（Ｏ）量は、上記式の化学量論組成から若干偏倚してもよい。 Interlayer dielectric layer 2 and outer dielectric layer 20 are made of a dielectric ceramic composition. In the present invention, the dielectric ceramic composition is represented by the composition formula ABO ₃ , the element A in the composition formula is composed of at least one element selected from Sr, Ca and Ba, and the element B is composed of Ti and Zr. It has a main component including an oxide having a perovskite crystal structure composed of at least one element. At this time, the amount of oxygen (O) may be slightly deviated from the stoichiometric composition of the above formula.

本発明では、特に、前記要素ＡをＢａで主として構成し、前記要素ＢをＴｉで主として構成することが好ましい。 In the present invention, it is particularly preferable that the element A is mainly composed of Ba and the element B is mainly composed of Ti.

以下の説明では、ペロブスカイト型結晶構造を持つ酸化物の一例としてのチタン酸バリウム（好ましくは、組成式Ｂａ_ｍＴｉＯ_２＋ｍで表され、ｍが０．９９５≦ｍ≦１．０１０であり、ＢａとＴｉとの比が０．９９５≦Ｂａ／Ｔｉ≦１．０１０である）を例示し、かつこのチタン酸バリウムの一例として、ｍ＝１．０００のＢａＴｉＯ_３を例示して説明する。 In the following description, barium titanate as an example of an oxide having a perovskite crystal structure (preferably represented by the composition formula Ba _m TiO _{2 + m} , m is 0.995 ≦ m ≦ 1.010, and Ba and The ratio to Ti is 0.995 ≦ Ba / Ti ≦ 1.010), and as an example of this barium titanate, BaTiO ₃ with m = 1.000 is illustrated and described.

誘電体磁器組成物中には、副成分も含まれる。誘電体磁器組成物中に主成分と共に含まれる副成分としては、Ｓｒ，Ｚｒ，Ｙ，Ｇｄ，Ｔｂ，Ｄｙ，Ｖ，Ｍｏ，Ｚｎ，Ｃｄ，Ｔｉ，Ｓｎ，Ｗ，Ｂａ，Ｃａ，Ｍｎ，Ｍｇ，Ｃｒ，Ｓｉ，およびＰの酸化物から選ばれる１種類以上が例示される。副成分を添加することにより、主成分の誘電特性を劣化させることなく低温焼成が可能となり、層間誘電体層を薄層化した場合の信頼性不良を低減することができ、長寿命化を図ることができる。ただし、本発明では、層間誘電体層の組成は、上記に限定されない。 The dielectric ceramic composition also includes subcomponents. The subcomponents included together with the main component in the dielectric ceramic composition include Sr, Zr, Y, Gd, Tb, Dy, V, Mo, Zn, Cd, Ti, Sn, W, Ba, Ca, Mn, and Mg. One or more kinds selected from oxides of Cr, Cr, Si, and P are exemplified. By adding subcomponents, low-temperature firing is possible without deteriorating the dielectric properties of the main component, reducing the reliability failure when the interlayer dielectric layer is thinned, and extending the life. be able to. However, in the present invention, the composition of the interlayer dielectric layer is not limited to the above.

層間誘電体層２の積層数や厚み等の諸条件は、目的や用途に応じ適宜決定すればよいが、本実施形態では、層間誘電体層２の厚みは、１〜５０μｍ程度である。外側誘電体層２０の厚みは、たとえば１００μｍ〜数百μｍ程度である。 Various conditions such as the number of laminated layers and thickness of the interlayer dielectric layer 2 may be appropriately determined according to the purpose and application. In the present embodiment, the thickness of the interlayer dielectric layer 2 is about 1 to 50 μm. The thickness of the outer dielectric layer 20 is, for example, about 100 μm to several hundred μm.

内部電極層３に含有される導電材は特に限定されないが、層間誘電体層２の構成材料が耐還元性を有するときには、卑金属を用いることができる。卑金属としては、Ｎｉ、Ｃｕ、Ｎｉ合金またはＣｕ合金が好ましい。内部電極層３の主成分をＮｉにした場合には、誘電体が還元されないように、低酸素分圧（還元雰囲気）で焼成するという方法がとられている。一方、誘電体は還元されないようにその組成比をストイキオ組成からずらす等の手法がとられている。内部電極層３の厚さは用途等に応じて適宜決定すればよいが、通常、０．５〜５μｍ程度である。 The conductive material contained in the internal electrode layer 3 is not particularly limited, but a base metal can be used when the constituent material of the interlayer dielectric layer 2 has reduction resistance. As the base metal, Ni, Cu, Ni alloy or Cu alloy is preferable. When the main component of the internal electrode layer 3 is Ni, a method of firing at a low oxygen partial pressure (reducing atmosphere) is employed so that the dielectric is not reduced. On the other hand, a method of shifting the composition ratio from the stoichiometric composition so that the dielectric is not reduced is employed. The thickness of the internal electrode layer 3 may be appropriately determined according to the application and the like, but is usually about 0.5 to 5 μm.

外部電極４に含有される導電材は特に限定されないが、通常、ＣｕやＣｕ合金あるいはＮｉやＮｉ合金等を用いる。なお、ＡｇやＡｇ−Ｐｄ合金等も、もちろん使用可能である。本実施形態では、安価なＮｉ，Ｃｕや、これらの合金を用いることができる。外部電極の厚さは用途等に応じて適宜決定されればよいが、通常、１０〜５０μｍ程度であることが好ましい。 The conductive material contained in the external electrode 4 is not particularly limited, but usually Cu, Cu alloy, Ni, Ni alloy, or the like is used. Of course, Ag, an Ag—Pd alloy, or the like can also be used. In the present embodiment, inexpensive Ni, Cu, and alloys thereof can be used. The thickness of the external electrode may be appropriately determined according to the use, etc., but is usually preferably about 10 to 50 μm.

製造方法
次に、この積層セラミックコンデンサ１の製造方法を説明する。本実施形態では、従来の積層セラミックコンデンサと同様に、ペーストを用いた通常の印刷法やシート法によりグリーンチップを作製し、これを焼成した後、外部電極を印刷または転写して焼成することにより製造される。以下、製造方法について具体的に説明する。 Manufacturing method Next, a manufacturing method of the multilayer ceramic capacitor 1 will be described. In this embodiment, similarly to the conventional multilayer ceramic capacitor, a green chip is produced by a normal printing method or a sheet method using a paste, and after firing this, the external electrode is printed or transferred and fired. Manufactured. Hereinafter, the manufacturing method will be specifically described.

まず、誘電体層用ペーストに含まれる誘電体原料を準備し、これを塗料化して、誘電体層（層間誘電体層２および外側誘電体層２０を含む）用ペーストを調製する。本実施形態では、誘電体層用ペーストは、誘電体原料と有機ビヒクルとを混練した有機系の塗料であってもよく、水系の塗料であってもよい。 First, a dielectric material contained in the dielectric layer paste is prepared, and this is made into a paint to prepare a dielectric layer (including the interlayer dielectric layer 2 and outer dielectric layer 20) paste. In the present embodiment, the dielectric layer paste may be an organic paint obtained by kneading a dielectric material and an organic vehicle, or may be a water-based paint.

誘電体原料には、目的とする誘電体磁器組成物の組成に応じて諸原料が選択され得る。誘電体原料には、上述した主成分原料の他に、上述した目的とする誘電体磁器組成物の組成に応じて、副成分を構成する原料と、必要に応じて焼結助剤を構成する原料とが用いられる。 Various materials can be selected as the dielectric material according to the composition of the intended dielectric ceramic composition. In addition to the main component raw material described above, the dielectric raw material includes a raw material constituting the subcomponent and, if necessary, a sintering aid according to the composition of the target dielectric ceramic composition described above. Raw materials are used.

副成分を構成する原料としては、Ｓｒ，Ｙ，Ｇｄ，Ｔｂ，Ｄｙ，Ｖ，Ｍｏ，Ｚｎ，Ｃｄ，Ｔｉ，Ｓｎ，Ｗ，Ｂａ，Ｃａ，Ｍｎ，Ｍｇ，Ｃｒ，Ｓｉ，およびＰの酸化物および／または焼成により酸化物になる化合物から選ばれる１種類以上、好ましくは３種類以上の単一酸化物または複合酸化物が用いられる。焼成により酸化物になる化合物としては、例えば炭酸塩、硝酸塩、シュウ酸塩、有機金属化合物等が例示される。もちろん、酸化物と、焼成により酸化物になる化合物とを併用してもよい。 The raw materials constituting the subcomponents include oxides of Sr, Y, Gd, Tb, Dy, V, Mo, Zn, Cd, Ti, Sn, W, Ba, Ca, Mn, Mg, Cr, Si, and P One or more, preferably three or more single oxides or composite oxides selected from compounds that become oxides upon firing are used. Examples of compounds that become oxides upon firing include carbonates, nitrates, oxalates, organometallic compounds, and the like. Of course, you may use together an oxide and the compound which becomes an oxide by baking.

塗料化する前の状態で、誘電体原料の粒径は、通常、平均粒径０．１〜３μｍ程度である。 In the state before forming a paint, the particle size of the dielectric material is usually about 0.1 to 3 μm in average particle size.

有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。また、用いる有機溶剤も特に限定されず、印刷法やシート法など、利用する方法に応じて、テルピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。 An organic vehicle is obtained by dissolving a binder in an organic solvent. The binder used for the organic vehicle is not particularly limited, and may be appropriately selected from usual various binders such as ethyl cellulose and polyvinyl butyral. Further, the organic solvent to be used is not particularly limited, and may be appropriately selected from various organic solvents such as terpineol, butyl carbitol, acetone, toluene, and the like, depending on a method to be used such as a printing method or a sheet method.

また、誘電体層用ペーストを水系の塗料とする場合には、水溶性のバインダや分散剤などを水に溶解させた水系ビヒクルと、誘電体原料とを混練すればよい。水系ビヒクルに用いる水溶性バインダは特に限定されず、例えば、ポリビニルアルコール、セルロース、水溶性アクリル樹脂などを用いればよい。 Further, when the dielectric layer paste is used as a water-based paint, a water-based vehicle in which a water-soluble binder or a dispersant is dissolved in water and a dielectric material may be kneaded. The water-soluble binder used for the water-based vehicle is not particularly limited, and for example, polyvinyl alcohol, cellulose, water-soluble acrylic resin, or the like may be used.

内部電極層用ペーストは、上記した各種導電性金属や合金からなる導電材、あるいは焼成後に上記した導電材となる各種酸化物、有機金属化合物、レジネート等と、上記した有機ビヒクルとを混練して調製する。 The internal electrode layer paste is obtained by kneading the above-mentioned organic vehicle with various conductive metals and alloys as described above, or various oxides, organometallic compounds, resinates, etc. that become the above-mentioned conductive materials after firing. Prepare.

外部電極用ペーストは、上記した内部電極層用ペーストと同様にして調製すればよい。 The external electrode paste may be prepared in the same manner as the internal electrode layer paste described above.

上記した各ペースト中の有機ビヒクルの含有量に特に制限はなく、通常の含有量、例えば、バインダは１〜５重量％程度、溶剤は１０〜５０重量％程度とすればよい。また、各ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、絶縁体等から選択される添加物が含有されていてもよい。これらの総含有量は、１０重量％以下とすることが好ましい。 There is no restriction | limiting in particular in content of the organic vehicle in each above-mentioned paste, For example, what is necessary is just about 1-5 weight% of binders, for example, about 10-50 weight% of binders. Each paste may contain additives selected from various dispersants, plasticizers, dielectrics, insulators, and the like as necessary. The total content of these is preferably 10% by weight or less.

印刷法を用いる場合、誘電体層用ペーストおよび内部電極層用ペーストを、ＰＥＴ等の基板上に積層印刷し、所定形状に切断した後、基板から剥離してグリーンチップとする。シート法を用いる場合、誘電体層用ペーストを用いてグリーンシートを形成し、この上に内部電極層用ペーストを印刷した後、これらを積層してグリーンチップとする。 When the printing method is used, the dielectric layer paste and the internal electrode layer paste are laminated and printed on a substrate such as PET, cut into a predetermined shape, and then peeled from the substrate to obtain a green chip. When the sheet method is used, a dielectric layer paste is used to form a green sheet, the internal electrode layer paste is printed thereon, and these are stacked to form a green chip.

グリーンチップには、脱バインダ処理および焼成に供される。そして、誘電体層２および２０を再酸化させるため、熱処理が行われる。 The green chip is subjected to binder removal processing and firing. Then, heat treatment is performed to reoxidize the dielectric layers 2 and 20.

脱バインダ処理は、通常の条件で行えばよいが、内部電極層の導電体材料にＮｉやＮｉ合金等の卑金属を用いる場合、特に下記の条件で行うことが好ましい。 The binder removal treatment may be performed under normal conditions, but when a base metal such as Ni or Ni alloy is used as the conductor material of the internal electrode layer, it is particularly preferable to perform under the following conditions.

昇温速度：５〜３００℃／時間、
保持温度：２００〜３００℃、
保持時間：０．５〜２０時間
雰囲気：空気中。 Temperature increase rate: 5 to 300 ° C./hour,
Holding temperature: 200-300 ° C.
Holding time: 0.5 to 20 hours Atmosphere: In air.

焼成条件は、下記の条件が好ましい。 The firing conditions are preferably the following conditions.

昇温速度：５０〜５００℃／時間
保持温度：１０００〜１４００℃、
保持時間：０．５〜８時間
冷却速度：５０〜５００℃／時間
雰囲気ガス：加湿したＮ_２とＨ_２との混合ガス等。 Temperature rising rate: 50 to 500 ° C./hour Holding temperature: 1000 to 1400 ° C.
Holding time: 0.5 to 8 hours Cooling rate: 50 to 500 ° C./hour Atmospheric gas: A mixed gas of humidified N ₂ and H ₂ or the like.

ただし、焼成時の酸素分圧は、１０^−２Ｐａ以下、特に１０^−２〜１０^−１０Ｐａにて行うことが好ましい。前記範囲を超えると、内部電極層が酸化する傾向にあり、また、酸素分圧があまり低すぎると、内部電極層の電極材料が異常焼結を起こし、途切れてしまう傾向にある。 However, the oxygen partial pressure during firing is preferably 10 ⁻² Pa or less, particularly 10 ⁻² to 10 ⁻¹⁰ Pa. If the above range is exceeded, the internal electrode layer tends to oxidize, and if the oxygen partial pressure is too low, the electrode material of the internal electrode layer tends to abnormally sinter and tend to break.

このような焼成を行った後の熱処理は、保持温度または最高温度を、好ましくは１０００℃以上、さらに好ましくは１０００〜１１００℃として行うことが好ましい。熱処理時の保持温度または最高温度が、前記範囲未満では誘電体原料の酸化が不十分なために絶縁抵抗寿命が短くなる傾向にあり、前記範囲をこえると内部電極のＮｉが酸化し、容量が低下するだけでなく、誘電体素地と反応してしまい、寿命も短くなる傾向にある。熱処理の際の酸素分圧は、焼成時の還元雰囲気よりも高い酸素分圧であり、好ましくは１０^−３Ｐａ〜１Ｐａ、より好ましくは１０^−２Ｐａ〜１Ｐａである。前記範囲未満では、誘電体層２および２０の再酸化が困難であり、前記範囲をこえると内部電極層３が酸化する傾向にある。そして、そのほかの熱処理条件は下記の条件が好ましい。 The heat treatment after such firing is preferably carried out at a holding temperature or maximum temperature of preferably 1000 ° C. or higher, more preferably 1000 to 1100 ° C. If the holding temperature or the maximum temperature during heat treatment is less than the above range, the insulation of the dielectric material tends to be short due to insufficient oxidation of the dielectric material. In addition to a decrease, it tends to react with the dielectric substrate and shorten its lifetime. The oxygen partial pressure during the heat treatment is higher than the reducing atmosphere during firing, and is preferably 10 ⁻³ Pa to 1 Pa, more preferably 10 ⁻² Pa to 1 Pa. Below the range, it is difficult to reoxidize the dielectric layers 2 and 20, and when the range is exceeded, the internal electrode layer 3 tends to oxidize. The other heat treatment conditions are preferably the following conditions.

保持時間：０〜６時間
冷却速度：５０〜５００℃／時間
雰囲気用ガス：加湿したＮ_２ガス等。 Holding time: 0 to 6 hours Cooling rate: 50 to 500 ° C./hour Gas for atmosphere: humidified N ₂ gas or the like.

なお、Ｎ_２ガスや混合ガス等を加湿するには、例えばウェッター等を使用すればよい。この場合、水温は０〜７５℃程度が好ましい。また脱バインダ処理、焼成および熱処理は、それぞれを連続して行っても、独立に行ってもよい。これらを連続して行なう場合、脱バインダ処理後、冷却せずに雰囲気を変更し、続いて焼成の際の保持温度まで昇温して焼成を行ない、次いで冷却し、熱処理の保持温度に達したときに雰囲気を変更して熱処理を行なうことが好ましい。一方、これらを独立して行なう場合、焼成に際しては、脱バインダ処理時の保持温度までＮ_２ガスあるいは加湿したＮ_２ガス雰囲気下で昇温した後、雰囲気を変更してさらに昇温を続けることが好ましく、熱処理時の保持温度まで冷却した後は、再びＮ_２ガスあるいは加湿したＮ_２ガス雰囲気に変更して冷却を続けることが好ましい。また、熱処理に際しては、Ｎ_２ガス雰囲気下で保持温度まで昇温した後、雰囲気を変更してもよく、熱処理の全過程を加湿したＮ_２ガス雰囲気としてもよい。 Note that to wet the N ₂ gas or mixed gas etc. may be used, for example a wetter etc.. In this case, the water temperature is preferably about 0 to 75 ° C. The binder removal treatment, firing and heat treatment may be performed continuously or independently. When performing these continuously, after removing the binder, the atmosphere is changed without cooling, and then the temperature is raised to the holding temperature at the time of baking to perform baking, and then cooled to reach the heat treatment holding temperature. Sometimes it is preferable to perform heat treatment by changing the atmosphere. On the other hand, when performing these independently, at the time of firing, after raising the temperature under N ₂ gas atmosphere with N ₂ gas or wet to the holding temperature of the binder removal processing, further continuing the heating to change the atmosphere Preferably, after cooling to the holding temperature at the time of heat treatment, it is preferable to change to N ₂ gas or a humidified N ₂ gas atmosphere and continue cooling. In the heat treatment, the temperature may be changed to a holding temperature in an N ₂ gas atmosphere, and the atmosphere may be changed, or the entire process of the heat treatment may be a humidified N ₂ gas atmosphere.

このようにして得られた焼結体（素子本体１０）には、例えばバレル研磨、サンドプラスト等にて端面研磨を施し、外部電極用ペーストを焼きつけて外部電極４を形成する。なお、外部電極用ペーストは、一般に、各種導電性金属や合金から成る導電体材料、あるいは焼成後に導電体材料となる各種酸化物、有機金属化合物、レジネートなどと、有機ビヒクルとを混練して調整する。 The sintered body (element body 10) thus obtained is subjected to end face polishing, for example, by barrel polishing, sand plast, or the like, and the external electrode paste is baked to form the external electrode 4. The paste for external electrodes is generally prepared by kneading a conductive material made of various conductive metals and alloys, or various oxides, organometallic compounds, resinates, etc., which become conductive materials after firing, and an organic vehicle. To do.

このようにして製造された本発明の積層セラミックコンデンサ１は、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。 The multilayer ceramic capacitor 1 of the present invention thus manufactured is mounted on a printed circuit board by soldering or the like and used for various electronic devices.

最適な焼成温度の予測方法
次に、このようにして製造される積層セラミックコンデンサ１における素子本体１０の最適な焼成温度を予測する方法について説明する。 Method for predicting optimum firing temperature Next, a method for predicting the optimum firing temperature of the element body 10 in the multilayer ceramic capacitor 1 manufactured as described above will be described.

図２に示すように、図１に示す素子本体１０を焼成する前の焼成前素子本体１０ａの内部には、図１に示す層間誘電体層２を形成することになるグリーンシート２ａと、図１に示す内部電極層３を形成することになる電極ペースト層３ａとが交互に積層してある。 As shown in FIG. 2, a green sheet 2a in which the interlayer dielectric layer 2 shown in FIG. 1 is formed inside the element body 10a before firing before firing the element body 10 shown in FIG. The electrode paste layers 3a that will form the internal electrode layers 3 shown in FIG.

まず、本実施形態では、同じ大きさ、同じ組成および同じ積層数を有する図２に示す焼成前素子本体１０ａを多数準備する。次に、焼成前素子本体１０ａのそれぞれ、または代表的なもの一つについて、その幅方向寸法（Ｗ寸法）、長手方向寸法（Ｌ寸法）、および厚み方向寸法（Ｔ寸法）を測定する。なお、本発明においては、Ｔ寸法は、必ずしも測定しなくても良い。 First, in this embodiment, a large number of pre-fired element bodies 10a shown in FIG. 2 having the same size, the same composition, and the same number of layers are prepared. Next, the width direction dimension (W dimension), the longitudinal direction dimension (L dimension), and the thickness direction dimension (T dimension) are measured for each of the pre-firing element bodies 10a or one representative one. In the present invention, the T dimension is not necessarily measured.

次に、これらの焼成前素子本体１０ａを、相互に異なる試験温度で焼成する。試験温度の温度範囲は、グリーンシート２ａに含まれる誘電体粒子の種類に応じて焼結可能と一般的に考えられる温度範囲内である。たとえば、ある特定の誘電体組成物を含む誘電体粒子の場合には、１１６０°Ｃ〜１２６０°Ｃの範囲である。 Next, these pre-fired element bodies 10a are fired at different test temperatures. The temperature range of the test temperature is within a temperature range generally considered to be sinterable depending on the type of dielectric particles contained in the green sheet 2a. For example, in the case of dielectric particles containing a specific dielectric composition, the range is from 1160 ° C to 1260 ° C.

グリーンシート２ａに含まれる誘電体粒子の組成物が特定されれば、最適な焼成温度が、どれくらいの温度範囲内にあるかは経験により予想が付く。ただし、正確な最適な焼成温度までは、従来の手法では予測することが困難であった。 If the composition of the dielectric particles contained in the green sheet 2a is specified, it can be predicted from experience how much the optimum firing temperature is within. However, it has been difficult to predict the exact optimum firing temperature with the conventional method.

本実施形態では、所定の温度範囲の中で、たとえば数度〜十数度間隔で、好ましくは１０度間隔で異なる試験温度で、同様な焼成前素子本体を焼成する。温度以外の焼成条件は、前述したとおりである。 In the present embodiment, similar pre-firing element bodies are fired within a predetermined temperature range, for example, at intervals of several degrees to tens of degrees, preferably at different test temperatures at intervals of 10 degrees. Firing conditions other than temperature are as described above.

次に、各試験温度での焼成後の素子本体１０ａにおけるＷ寸法、Ｌ寸法およびＴ寸法を測定し、各寸法での収縮率を算出する。収縮率は、焼結前素子本体１０ａの各寸法から、焼結後素子本体の各寸法をそれぞれ引き算し、その値を焼結前素子本体の各寸法で割り、１００を掛けることにより％で表す。たとえば焼結前素子本体１０ａのＷ寸法をＷ０とし、焼結後素子本体のＷ寸法をＷ１とすると、Ｗ寸法の収縮率は、（Ｗ１−Ｗ０）×１００／Ｗ０で表せる。Ｌ寸法縮率、Ｔ寸法縮率も同様である。 Next, the W dimension, the L dimension, and the T dimension in the element body 10a after firing at each test temperature are measured, and the shrinkage rate at each dimension is calculated. The shrinkage rate is expressed in% by subtracting each dimension of the element body after sintering from each dimension of the element body 10a before sintering, dividing the value by each dimension of the element body before sintering, and multiplying by 100. . For example, if the W dimension of the element body 10a before sintering is W0 and the W dimension of the element body after sintering is W1, the shrinkage ratio of the W dimension can be expressed as (W1-W0) × 100 / W0. The same applies to the L dimension reduction ratio and the T dimension reduction ratio.

次に、試験温度とＷ寸法収縮率（またはＬ寸法収縮率）との関係を示すグラフを作る。そのグラフは、必ずしもプリントアウトする必要はなく、コンピュータ内のデータ自体であっても良い。そのグラフから、Ｗ寸法収縮率（またはＬ寸法収縮率）の傾きが急に変化する変化点に対応する試験温度を、最適な焼成温度の近傍として決定する。たとえば図３では、符号Ｓ１が変化点となる。 Next, a graph showing the relationship between the test temperature and the W dimension shrinkage (or L dimension shrinkage) is created. The graph does not necessarily need to be printed out, and may be data in the computer itself. From the graph, the test temperature corresponding to the changing point at which the slope of the W dimension shrinkage (or L dimension shrinkage) changes suddenly is determined as the vicinity of the optimum firing temperature. For example, in FIG. 3, the reference sign S1 is the changing point.

図３に示すように、Ｗ寸法収縮率（またはＬ寸法収縮率）は、焼成温度（試験温度）と共にほぼ正比例的に上昇し、ある温度（変化点Ｓ１）以上では、その傾きが変化して鈍化する。その鈍化する始点である変化点Ｓ１を、最適な焼成温度として決定するのである。図３では、１１９０°Ｃが変化点Ｓ１となり、その温度が、最適な焼成温度として決定される。 As shown in FIG. 3, the W dimension shrinkage rate (or L dimension shrinkage rate) increases almost directly with the firing temperature (test temperature), and the slope changes at a certain temperature (change point S1) or higher. Slow down. The change point S1, which is the starting point of the blunting, is determined as the optimum firing temperature. In FIG. 3, 1190 ° C. is the changing point S1, and the temperature is determined as the optimum firing temperature.

なお、図３に示す実施例（詳細については後述する）では、Ｗ寸法収縮率の変化点Ｓ１と、Ｌ寸法収縮率の変化点Ｓ１とは略一致するが、Ｔ寸法収縮率の変化点Ｓ２および焼結密度の変化点Ｓ３とは一致しない。なお、焼結密度は、焼結後素子本体の重量を、焼結後素子本体のＬ寸法、Ｗ寸法およびＴ寸法から求められる体積で割った値である。 In the embodiment shown in FIG. 3 (details will be described later), the change point S1 of the W dimension shrinkage rate and the change point S1 of the L dimension shrinkage rate substantially coincide with each other, but the change point S2 of the T dimension shrinkage rate. Also, it does not coincide with the change point S3 of the sintered density. The sintered density is a value obtained by dividing the weight of the element body after sintering by the volume obtained from the L dimension, W dimension, and T dimension of the element body after sintering.

変化点Ｓ１に対応する焼成温度で、素子本体を焼成し、図１に示すような積層セラミックコンデンサ１を製造すると、比誘電率などの電気特性に優れ、ショート不良率の少ない積層セラミックコンデンサを得ることができることは、後述する本発明者等の実施例から明らかになった。 When the element body is fired at the firing temperature corresponding to the change point S1 to manufacture the multilayer ceramic capacitor 1 as shown in FIG. 1, a multilayer ceramic capacitor having excellent electrical characteristics such as a relative dielectric constant and a low short-circuit defect rate is obtained. It has become clear from the examples of the present inventors that will be described later.

本実施形態では、素子本体のサンプルを焼成した後に、その焼成後素子本体に外部電極などを取り付ける必要はなく、最適な焼成温度を予測することができる。すなわち、本実施形態では、同時に焼成している電極ペースト層の影響を排除し、より簡単な方法により最適な焼成温度を予測することが可能になる。このことにより、新たな組成の誘電体層あるいは内部電極層を持つ電子部品の試作製造のためのスピードが上がり、新製品開発の効率化を図ることができる。また、製品の製造コストの低下にも寄与する。 In this embodiment, it is not necessary to attach an external electrode or the like to the element body after firing after firing the sample of the element body, and the optimum firing temperature can be predicted. That is, in this embodiment, it becomes possible to eliminate the influence of the electrode paste layer that is simultaneously fired, and to predict the optimum firing temperature by a simpler method. As a result, the speed for trial manufacture of electronic parts having a dielectric layer or internal electrode layer with a new composition is increased, and the efficiency of new product development can be improved. It also contributes to a reduction in product manufacturing costs.

なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。 The present invention is not limited to the above-described embodiment, and can be variously modified within the scope of the present invention.

たとえば、本発明では、変化点に対応する温度に、正または負の所定誤差温度を加えた温度を、最適な焼成温度として決定しても良い。たとえば後述するように、本発明者等の実験によれば、厚層少層積層品の場合には、変化点に対応する試験温度よりも２０°Ｃ（所定誤差温度）ほど高い温度に最適な焼成温度があることが判明した。 For example, in the present invention, a temperature obtained by adding a positive or negative predetermined error temperature to the temperature corresponding to the changing point may be determined as the optimum firing temperature. For example, as will be described later, according to the experiments by the present inventors, in the case of a thick and small layered product, it is optimal for a temperature that is about 20 ° C. (predetermined error temperature) higher than the test temperature corresponding to the changing point. It was found that there was a firing temperature.

また、上述した実施形態では、本発明に係る予測方法を、積層セラミックコンデンサの製造方法に利用したが、本発明の予測方法は、積層セラミックコンデンサ以外でも、セラミック層と内部電極層とが交互に積層される素子本体を有する全ての積層型電子部品を製造する際に利用することができる。 Further, in the above-described embodiment, the prediction method according to the present invention is used in the method for manufacturing a multilayer ceramic capacitor. However, the prediction method according to the present invention alternately includes a ceramic layer and an internal electrode layer other than the multilayer ceramic capacitor. It can be used when manufacturing all the multilayer electronic components having element bodies to be stacked.

以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。 Hereinafter, although this invention is demonstrated based on a more detailed Example, this invention is not limited to these Examples.

実施例１
１００モルの主成分ＢａＴｉＯ_３に対して、副成分として、０．５モルのＭｇＯ、０．２モルのＭｎＯ、０．０３モルのＶ_２Ｏ_５、２モルのＹ_２Ｏ_３、３モルのＢａＯ＋ＣａＯ、３モルのＳｉＯ_２の仮焼粉を加え、ボールミルにより１６時湿式混合し、乾燥させて誘電体原料とした。 Example 1
With respect to 100 mol of the main component BaTiO ₃ , 0.5 mol of MgO, 0.2 mol of MnO, 0.03 mol of V ₂ O ₅ , 2 mol of Y ₂ O ₃ , 3 mol of BaO + CaO, 3 mol of SiO ₂ calcined powder was added, wet mixed by a ball mill for 16 hours, and dried to obtain a dielectric material.

得られた誘電体原料１００重量部と、アクリル樹脂４．８重量部と、塩化メチレン４０重量部と、酢酸エチル２０重量部と、ミネラルスピリット６重量部と、アセトン４重量部とをボールミルで混合し、ペースト化して誘電体層用ペーストを得た。 100 parts by weight of the obtained dielectric material, 4.8 parts by weight of acrylic resin, 40 parts by weight of methylene chloride, 20 parts by weight of ethyl acetate, 6 parts by weight of mineral spirit, and 4 parts by weight of acetone are mixed by a ball mill. The paste was made into a dielectric layer paste.

平均粒径０．５μｍのＮｉ粒子１００重量部と、有機ビヒクル（エチルセルロース８重量部をブチルカルビトール９２重量部に溶解したもの）４０重量部と、ブチルカルビトール１０重量部とを３本ロールにより混練し、ペースト化して内部電極層用ペーストを得た。 Three rolls of 100 parts by weight of Ni particles having an average particle size of 0.5 μm, 40 parts by weight of an organic vehicle (8 parts by weight of ethyl cellulose dissolved in 92 parts by weight of butyl carbitol), and 10 parts by weight of butyl carbitol. The mixture was kneaded and pasted to obtain an internal electrode layer paste.

得られた誘電体層用ペーストを用いてＰＥＴフィルム上に１．５μｍのグリーンシートを形成した。この上に内部電極用ペーストを１．０μｍで印刷した後、ＰＥＴフィルムからシートを剥離した。次いで、これらのグリーンシートを積層および圧着して、積層体を得た。内部電極層用ペーストを印刷したグリーンシートの積層数は、６００層であった。 A 1.5 μm green sheet was formed on the PET film using the obtained dielectric layer paste. After the internal electrode paste was printed at 1.0 μm thereon, the sheet was peeled from the PET film. Subsequently, these green sheets were laminated and pressure-bonded to obtain a laminate. The number of stacked green sheets on which the internal electrode layer paste was printed was 600 layers.

次いで、積層体を所定サイズに切断しグリーンチップとし、脱バインダ処理、焼成およびアニールを下記条件にて行って、積層セラミック焼成体を得た。脱バインダ処理条件は、昇温速度：３０℃／時間、保持温度：２６０℃、温度保持時間：８時間、雰囲気：空気中とした。焼成条件は、昇温速度：２００℃／時間、保持温度：１１６０〜１２３０℃、温度保持時間：２時間、冷却速度：２００℃／時間、雰囲気ガス：加湿したＮ_２＋Ｈ_２混合ガス（酸素分圧＝３．１５×１０^−７Ｐａ）とした。アニール条件は、保持温度：１０５０℃、温度保持時間：２時間、冷却速度：３００℃／時間、雰囲気ガス：加湿したＮ_２ガス（酸素分圧：１０^−２Ｐａ）とした。なお、焼成およびアニールの際の雰囲気ガスの加湿には、水温を２０℃としたウエッターを用いた。 Next, the multilayer body was cut into a predetermined size to obtain a green chip, and a binder removal process, firing and annealing were performed under the following conditions to obtain a multilayer ceramic fired body. The binder removal treatment conditions were temperature rising rate: 30 ° C./hour, holding temperature: 260 ° C., temperature holding time: 8 hours, and atmosphere: in the air. Firing conditions are: temperature rising rate: 200 ° C./hour, holding temperature: 1160 to 1230 ° C., temperature holding time: 2 hours, cooling rate: 200 ° C./hour, atmospheric gas: humidified N ₂ + H ₂ mixed gas (oxygen content) Pressure = 3.15 × 10 ⁻⁷ Pa). The annealing conditions were: holding temperature: 1050 ° C., temperature holding time: 2 hours, cooling rate: 300 ° C./hour, atmospheric gas: humidified N ₂ gas (oxygen partial pressure: 10 ⁻² Pa). Note that a wetter with a water temperature of 20 ° C. was used for humidifying the atmospheric gas during firing and annealing.

焼成時の保持温度を、１１６０〜１２３０℃の範囲で１０度おきに変化させて得られた複数の焼成後素子本体について、図２に示すＷ寸法、Ｌ寸法およびＴ寸法を測定すると共に、その重量を測定した。これらを測定することにより、焼成後素子本体の焼結密度を算出した。また、予め測定した焼成前素子本体のＬ、Ｗ、Ｔ寸法から、焼成後素子本体の各寸法における収縮率（縮率とも言う）を算出した。 With respect to a plurality of post-fired element bodies obtained by changing the holding temperature during firing every 10 degrees in the range of 1160 to 1230 ° C., the W, L, and T dimensions shown in FIG. The weight was measured. By measuring these, the sintered density of the element body after firing was calculated. Further, the shrinkage rate (also referred to as the shrinkage rate) in each dimension of the element body after firing was calculated from the L, W, and T dimensions of the element body before firing measured in advance.

その後、端面をサンドブラストにて研磨して、端部にＩｎ−Ｇａ合金を塗布して外部電極として、積層型セラミックチップコンデンササンプルを得た。 Thereafter, the end face was polished by sand blasting, and an In—Ga alloy was applied to the end portion to obtain a multilayer ceramic chip capacitor sample as an external electrode.

このコンデンサチップ体の特性を、基準温度２０℃でデジタルＬＣＲメータ（ＹＨＰ製４２７４Ａ）にて、周波数１２０Ｈｚ、測定電圧０．５Ｖｒｍｓ／μｍの信号を入力し、静電容量を測定し、比誘電率を算出した。 The characteristics of this capacitor chip body were measured at a reference temperature of 20 ° C. with a digital LCR meter (YHP 4274A) by inputting a signal with a frequency of 120 Hz and a measurement voltage of 0.5 Vrms / μm, and measuring the electrostatic capacitance. Was calculated.

また、得られたコンデンサチップ体のショート不良率を算出した。ショート不良率は、５０個のコンデンササンプルを準備し、ショート不良が発生した個数を調べて測定した。 Moreover, the short-circuit defect rate of the obtained capacitor chip body was calculated. The short-circuit defect rate was measured by preparing 50 capacitor samples and examining the number of short-circuit defects.

具体的には、絶縁抵抗計（ＨＥＷＬＥＴＴＰＡＣＫＡＲＤ社製Ｅ２３７７Ａマルチメーター）を使用して、抵抗値を測定し、抵抗値が１００ｋΩ以下となったサンプルをショート不良サンプルとし、全測定サンプルに対する、ショート不良サンプルの比率をショート不良率とした。 Specifically, the resistance value was measured using an insulation resistance meter (E2377A multimeter manufactured by HEWLETT PACKARD), and the sample having a resistance value of 100 kΩ or less was defined as a short defect sample. The ratio of samples was defined as the short defect rate.

焼成温度別に得られたサンプルについてのＬ縮率（Ｌ寸法収縮率）、Ｗ縮率（Ｗ寸法収縮率）、Ｔ縮率（Ｔ寸法収縮率）、焼結密度、ショート不良率、比誘電率の結果を、表１に示す。また、焼成温度別に得られたサンプルについてのＬ縮率、Ｗ縮率、Ｔ縮率、焼結密度の変化を、焼成温度を横軸にして表したグラフを図３に示す。

L shrinkage (L dimensional shrinkage), W shrinkage (W dimensional shrinkage), T shrinkage (T dimensional shrinkage), sintered density, short-circuit defect rate, relative dielectric constant for samples obtained at different firing temperatures. The results are shown in Table 1. FIG. 3 is a graph showing changes in the L shrinkage, W shrinkage, T shrinkage, and sintered density of the samples obtained according to the firing temperature, with the firing temperature as the horizontal axis.

表１および図３に示すように、Ｌ縮率およびＷ縮率における傾きが急に変化する変化点（「飽和開始温度」または「飽和点」とも言う）Ｓ１は一致する。しかし、変化点Ｓ１は、Ｔ縮率の変化点Ｓ２と一致しないと共に、焼結密度の変化点Ｓ３とも一致しない。明確な理由は必ずしも明らかではないが、グリーンシートが多数積層してある薄層多層品では、グリーンシートと内部電極層との同時焼成による影響が大きいと考えられる。 As shown in Table 1 and FIG. 3, the change points (also referred to as “saturation start temperature” or “saturation point”) S1 at which the slopes in the L contraction rate and the W contraction rate change suddenly coincide. However, the change point S1 does not coincide with the T shrinkage change point S2 and does not coincide with the sintering density change point S3. Although a clear reason is not necessarily clear, it is considered that a thin multilayer product in which a large number of green sheets are laminated has a large influence due to simultaneous firing of the green sheet and the internal electrode layer.

表１に示すように、ショート不良率を０とし、比誘電率を３１００以上とする最適な温度は、１１９０°Ｃであり、その温度は、Ｌ縮率およびＷ縮率における傾きが急に変化する変化点Ｓ１に対応する焼成温度と一致することが確認された。すなわち、Ｌ縮率またはＷ縮率における変化点Ｓ１に対応する焼成温度を、特性を満足する最適な焼成温度として予測することができることが確認された。 As shown in Table 1, the optimum temperature for setting the short-circuit defect rate to 0 and the relative dielectric constant to 3100 or more is 1190 ° C, and the slopes of the L shrinkage and W shrinkage change suddenly. It was confirmed that it coincides with the firing temperature corresponding to the changing point S1. That is, it was confirmed that the firing temperature corresponding to the change point S1 in the L shrinkage or W shrinkage can be predicted as the optimum firing temperature satisfying the characteristics.

実施例２
グリーンシートの厚みを４．５μｍとし、その上に印刷される内部電極層用ペーストの厚みを１．２μｍとし、グリーンシートの積層数を５層とした以外は、実施例１と同様にして、１１９０°Ｃ、１２００°Ｃ、１２２０°Ｃおよび１２４０°Ｃの焼成温度で焼成したサンプルを作製し、実施例１と同様な同様な測定を行った。結果を表２および図４に示す。

Example 2
Except that the thickness of the green sheet is 4.5 μm, the thickness of the internal electrode layer paste printed thereon is 1.2 μm, and the number of green sheets is five, the same as in Example 1, Samples fired at firing temperatures of 1190 ° C., 1200 ° C., 1220 ° C., and 1240 ° C. were produced, and the same measurement as in Example 1 was performed. The results are shown in Table 2 and FIG.

図４に示すように、Ｌ縮率の変化点Ｓ１１に対応する焼成温度と、Ｗ縮率の変化点Ｓ１２に対応する焼成温度と、Ｔ縮率の変化点Ｓ２１に対応する焼成温度と、焼結密度の変化点Ｓ３１に対応する焼成温度とは、ほとんど一致することが確認された。 As shown in FIG. 4, the firing temperature corresponding to the L shrinkage change point S11, the firing temperature corresponding to the W shrinkage change point S12, the firing temperature corresponding to the T shrinkage change point S21, and the firing temperature. It was confirmed that the firing temperature corresponding to the change point S31 of the consolidation density almost coincided.

しかしながら、表２に示すように、これらの変化点に対応する焼成温度である１２００°Ｃは、比誘電率を３２００以上とし、ショート不良率を０とする最適な特性を満足する温度１２２０°Ｃとは一致しないことが確認された。これらの変化点に対応する焼成温度は、特性を満足する最適な焼成温度に対して、２０°Ｃほどの所定誤差温度だけ低いことが確認された。 However, as shown in Table 2, a firing temperature of 1200 ° C. corresponding to these changing points is a temperature of 1220 ° C. that satisfies the optimum characteristics with a relative dielectric constant of 3200 or more and a short-circuit defect rate of 0. It was confirmed that they do not match. It was confirmed that the firing temperature corresponding to these change points was lower by a predetermined error temperature of about 20 ° C. than the optimum firing temperature satisfying the characteristics.

グリーンシートの厚みが厚く、積層数が少ない厚層少層品の場合には、Ｌ縮率の変化点Ｓ１１に対応する焼成温度、またはＷ縮率の変化点Ｓ１２に対応する焼成温度は、特性を満足する最適な焼成温度とは必ずしも一致しない。しかしながら、これらの変化点に対応する温度に２０°Ｃほどの所定誤差温度を足すことで、最適な焼成温度を予測することができる。 When the green sheet is thick and the number of laminated layers is small, the firing temperature corresponding to the L shrinkage change point S11 or the W shrinkage change point S12 is the characteristic. The optimum firing temperature that satisfies the above conditions does not necessarily match. However, the optimum firing temperature can be predicted by adding a predetermined error temperature of about 20 ° C. to the temperature corresponding to these change points.

実施例３
グリーンシートに含まれる誘電体原料の組成を下記に示すように変化させた以外は、実施例１と同様にして、１１６０°Ｃ、１１８０°Ｃ、１２００°Ｃ、１２２０°Ｃ、１２２０°Ｃおよび１２４０°Ｃの焼成温度で焼成したサンプルを作製し、実施例１と同様な同様な測定を行った。結果を表３および図５に示す。 Example 3
1160 ° C, 1180 ° C, 1200 ° C, 1220 ° C, 1220 ° C and the same as in Example 1 except that the composition of the dielectric material contained in the green sheet was changed as shown below. A sample fired at a firing temperature of 1240 ° C. was produced, and the same measurement as in Example 1 was performed. The results are shown in Table 3 and FIG.

グリーンシートに含まれる誘電体原料は、次のようにして製造した。すなわち、この実施例では、１００モルの主成分ＢａＴｉＯ_３に対して、副成分として、１．２モルのＭｇ、０．２モルのＭｎ、０．０３モルのＶ_２Ｏ_５、３モルのＹ_２Ｏ_３、３モルのＢａＯ＋ＣａＯ、３モルのＳｉＯ_２の仮焼粉を加え、ボールミルにより１６時湿式混合し、乾燥させて誘電体原料とした。

The dielectric material contained in the green sheet was manufactured as follows. That is, in this example, with respect to 100 mol of the main component BaTiO ₃ , 1.2 mol of Mg, 0.2 mol of Mn, 0.03 mol of V ₂ O ₅ , 3 mol of Y as subcomponents. ₂ O ₃ , 3 mol of BaO + CaO, and 3 mol of SiO ₂ calcined powder were added, wet mixed by a ball mill for 16 hours, and dried to obtain a dielectric material.

表３および図５に示すように、誘電体原料の組成を変化させても、実施例１と同様な結果が得られることが確認された。 As shown in Table 3 and FIG. 5, it was confirmed that the same result as in Example 1 was obtained even when the composition of the dielectric material was changed.

実施例４
グリーンシートに含まれる誘電体原料の組成を実施例３と同じとし、グリーンシートの厚み、内部電極層用ペースト間の厚み、および積層数を実施例２と同じとした以外は、実施例２と同様にして、１２００°Ｃ、１２１０°Ｃ、１２２０°Ｃ、１２４０°Ｃおよび１２６０°Ｃの焼成温度で焼成したサンプルを作製し、実施例１と同様な同様な測定を行った。結果を表４および図６に示す。

Example 4
Example 2 except that the composition of the dielectric material contained in the green sheet is the same as in Example 3, and the thickness of the green sheet, the thickness between internal electrode layer pastes, and the number of layers are the same as in Example 2. Similarly, samples fired at firing temperatures of 1200 ° C., 1210 ° C., 1220 ° C., 1240 ° C., and 1260 ° C. were produced, and the same measurement as in Example 1 was performed. The results are shown in Table 4 and FIG.

図６に示すように、Ｌ縮率の変化点Ｓ１１に対応する焼成温度と、Ｗ縮率の変化点Ｓ１２に対応する焼成温度と、Ｔ縮率の変化点Ｓ２１に対応する焼成温度と、焼結密度の変化点Ｓ３１に対応する焼成温度とは、ほとんど一致することが確認された。 As shown in FIG. 6, the firing temperature corresponding to the L shrinkage change point S11, the firing temperature corresponding to the W shrinkage change point S12, the firing temperature corresponding to the T shrinkage change point S21, and the firing temperature. It was confirmed that the firing temperature corresponding to the change point S31 of the consolidation density almost coincided.

しかしながら、表４に示すように、これらの変化点に対応する焼成温度である１２２０°Ｃは、比誘電率を２４００以上とし、ショート不良率を０とする最適な特性を満足する温度１２４０°Ｃとは一致しないことが確認された。これらの変化点に対応する焼成温度は、特性を満足する最適な焼成温度に対して、２０°Ｃほどの所定誤差温度だけ低いことが確認された。 However, as shown in Table 4, the firing temperature corresponding to these change points, 1220 ° C, is a temperature satisfying the optimum characteristics of a relative dielectric constant of 2400 or more and a short-circuit defect rate of 0, 1240 ° C. It was confirmed that they do not match. It was confirmed that the firing temperature corresponding to these change points was lower by a predetermined error temperature of about 20 ° C. than the optimum firing temperature satisfying the characteristics.

実施例５
グリーンシートの積層数を５層、１０層、１００層、３００層および６００層と変化させ、変化点Ｓ１の温度に対して、Ｔ縮率の変化点および焼結密度の変化点に対応する温度のズレ温度がどのように変化するかを調べた。その結果を図７と表５に示す。積層数が多くなるほどズレ温度が大きくなり、しかも飽和することが確認された。

Example 5
The number of green sheets laminated is changed to 5, 10, 100, 300 and 600 layers, and the temperature corresponding to the change point of the T shrinkage and the change point of the sintered density with respect to the temperature of the change point S1. It was investigated how the deviation temperature of the change. The results are shown in FIG. It was confirmed that as the number of stacks increased, the deviation temperature increased and became saturated.

図１は本発明の一実施形態に係る積層セラミックコンデンサの断面図である。FIG. 1 is a cross-sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention. 図２は図１に示すコンデンサを製造するための焼成前素子本体の概念図である。FIG. 2 is a conceptual diagram of an element body before firing for producing the capacitor shown in FIG. 図３は本発明の実施例に係る焼成温度と収縮率との関係を示すグラフである。FIG. 3 is a graph showing the relationship between the firing temperature and the shrinkage rate according to the example of the present invention. 図４は本発明の他の実施例に係る焼成温度と収縮率との関係を示すグラフである。FIG. 4 is a graph showing the relationship between the firing temperature and the shrinkage rate according to another embodiment of the present invention. 図５は本発明の他の実施例に係る焼成温度と収縮率との関係を示すグラフである。FIG. 5 is a graph showing the relationship between the firing temperature and the shrinkage rate according to another embodiment of the present invention. 図６は本発明の他の実施例に係る焼成温度と収縮率との関係を示すグラフである。FIG. 6 is a graph showing the relationship between the firing temperature and the shrinkage rate according to another embodiment of the present invention. 図７は本発明の他の実施例におけるサンプルの積層数とズレ温度との関係を示すグラフである。FIG. 7 is a graph showing the relationship between the number of stacked samples and the deviation temperature in another example of the present invention.

符号の説明Explanation of symbols

１…積層セラミックコンデンサ
２…層間誘電体層
２ａ… グリーンシート
３…内部電極層
３ａ…電極ペースト層
４…外部電極
１０…素子本体
１０ａ…焼成前素子本体
２０…外側誘電体層 DESCRIPTION OF SYMBOLS 1 ... Multilayer ceramic capacitor 2 ... Interlayer dielectric layer 2a ... Green sheet 3 ... Internal electrode layer 3a ... Electrode paste layer 4 ... External electrode 10 ... Element main body 10a ... Element main body 20 before baking 20 ... Outer dielectric layer

Claims

複数の内部電極層がセラミック層を介して積層してある積層型電子部品用素子本体を製造するための焼成温度を予測する方法であって、
複数の焼成前素子本体を準備する工程と、
複数の前記焼成前素子本体を、それぞれ異なる試験温度で焼成し、焼成後素子本体を形成する工程と、
前記焼成前素子本体の幅寸法に対して、前記焼成後素子本体における幅寸法の幅寸法収縮率を測定する工程と、
前記試験温度と前記幅寸法収縮率との関係を示すグラフから、前記幅寸法収縮率の傾きが急に変化する変化点に対応する試験温度を、最適な焼成温度の近傍として決定する工程と、を有する
積層型電子部品用素子本体の焼成温度の予測方法。 A method for predicting a firing temperature for producing an element body for a multilayer electronic component in which a plurality of internal electrode layers are laminated via a ceramic layer,
Preparing a plurality of pre-fired element bodies;
Firing a plurality of pre-fired element bodies at different test temperatures, and forming post-fired element bodies;
Measuring the width dimension shrinkage of the width dimension in the element body after firing with respect to the width dimension of the element body before firing;
From the graph showing the relationship between the test temperature and the width dimension shrinkage rate, determining the test temperature corresponding to the change point where the slope of the width dimension shrinkage rate suddenly changes as the vicinity of the optimum firing temperature; Method for predicting firing temperature of element body for multilayer electronic component having

複数の内部電極層がセラミック層を介して積層してある積層型電子部品用素子本体を製造するための焼成温度を予測する方法であって、
複数の焼成前素子本体を準備する工程と、
複数の前記焼成前素子本体を、それぞれ異なる試験温度で焼成し、焼成後素子本体を形成する工程と、
前記焼成前素子本体の長手寸法に対して、前記焼成後素子本体における長手寸法の長手寸法収縮率を測定する工程と、
前記試験温度と前記長手寸法収縮率との関係を示すグラフから、前記長手寸法収縮率の傾きが急に変化する変化点に対応する試験温度を、最適な焼成温度の近傍として決定する工程と、を有する
積層型電子部品用素子本体の焼成温度の予測方法。 A method for predicting a firing temperature for producing an element body for a multilayer electronic component in which a plurality of internal electrode layers are laminated via a ceramic layer,
Preparing a plurality of pre-fired element bodies;
Firing a plurality of pre-fired element bodies at different test temperatures, and forming post-fired element bodies;
Measuring the longitudinal dimension shrinkage of the longitudinal dimension of the element body after firing with respect to the longitudinal dimension of the element body before firing;
From the graph showing the relationship between the test temperature and the longitudinal dimensional shrinkage rate, determining the test temperature corresponding to the change point at which the slope of the longitudinal dimensional shrinkage rate changes suddenly as the vicinity of the optimum firing temperature; Method for predicting firing temperature of element body for multilayer electronic component having

前記積層型電子部品用素子本体の内部には、１１層以上の内部電極層がセラミック層を介して積層してあることを特徴とする請求項１または２に記載の積層型電子部品用素子本体の焼成温度の予測方法。 The element body for a multilayer electronic component according to claim 1 or 2, wherein 11 or more internal electrode layers are laminated via a ceramic layer inside the element body for the multilayer electronic component. Method for predicting the firing temperature of the steel.

前記積層型電子部品用素子本体の内部には、１０層以下の内部電極層がセラミック層を介して積層してあることを特徴とする請求項１または２に記載の積層型電子部品用素子本体の焼成温度の予測方法。 3. The element body for a multilayer electronic component according to claim 1, wherein 10 or less internal electrode layers are laminated via a ceramic layer inside the element body for the multilayer electronic component. Method for predicting the firing temperature of the steel.

前記変化点に対応する試験温度に、正または負の所定誤差温度を加えた温度を、最適な焼成温度として決定することを特徴とする請求項３または４に記載の積層型電子部品用素子本体の焼成温度の予測方法。 5. The multilayer electronic component element body according to claim 3, wherein a temperature obtained by adding a positive or negative predetermined error temperature to a test temperature corresponding to the change point is determined as an optimum firing temperature. Method for predicting the firing temperature of the steel.

前記セラミック層が誘電体層である請求項１〜５のいずれかに記載の積層型電子部品用素子本体の焼成温度の予測方法。 The said ceramic layer is a dielectric material layer, The prediction method of the firing temperature of the element body for multilayer electronic components in any one of Claims 1-5.

前記セラミック層の厚みが、１．５μｍ以下である請求項１〜６のいずれかに記載の積層型電子部品用素子本体の焼成温度の予測方法。 The thickness of the said ceramic layer is 1.5 micrometers or less, The prediction method of the firing temperature of the element body for multilayer type electronic components in any one of Claims 1-6.

請求項１〜７のいずれかに記載の予測方法で予測した焼成温度で素子本体を焼成する工程を有する積層型電子部品の製造方法。 The manufacturing method of a multilayer electronic component which has the process of baking an element main body at the baking temperature estimated by the prediction method in any one of Claims 1-7.

請求項１〜７のいずれかに記載の予測方法で予測した焼成温度で素子本体を焼成する工程を有する積層セラミックコンデンサの製造方法。 The manufacturing method of a multilayer ceramic capacitor which has the process of baking an element main body at the baking temperature estimated by the prediction method in any one of Claims 1-7.