JP3623687B2 - Schottky barrier diode and manufacturing method thereof - Google Patents
Schottky barrier diode and manufacturing method thereof Download PDFInfo
- Publication number
- JP3623687B2 JP3623687B2 JP10215299A JP10215299A JP3623687B2 JP 3623687 B2 JP3623687 B2 JP 3623687B2 JP 10215299 A JP10215299 A JP 10215299A JP 10215299 A JP10215299 A JP 10215299A JP 3623687 B2 JP3623687 B2 JP 3623687B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial layer
- resistance
- low
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、順方向電圧特性を低下させることなく、逆方向電流特性を改善したショットキバリアダイオード(以下、「SBD」という。)に関する。
【0002】
【従来の技術】
近年、電子機器の高性能化に伴い、高速スイッチング素子、整流用素子等としSBDが用いられている。SBDは、順方向電圧を低くすることができ、逆回復時間が短いという利点がある反面、逆方向リーク電流が高く、低耐圧であるとういう欠点があった。
【0003】
このような欠点を克服するために、現在までに種々のSBDが提案されている。図6(a)に示しているのは、特開平10−117000号公報に提案されているSBDの断面図である。N+型の半導体基板30上に、低濃度のN−型のエピタキシャル層31が形成され、エピタキシャル層31の表面には、P+型のガードリング層32が環状に形成されている。エピタキシャル層31、ガードリング層32、及び絶縁層33上には、金属層34が形成されている。さらに、半導体基板30とエピタキシャル層31との境界部分の上下部分には、エピタキシャル層31より不純物濃度が高いN+型の埋め込み層35が形成されている。
【0004】
このように、高濃度層である埋め込み層35を形成することにより、エピタキシャル層31全体を薄くすることなく、順方向電圧を下げることができる。すなわち、耐圧が問題となるガードリング層32下部のエピタキシャル層31の厚さは一定厚確保した状態で、埋め込み層35の形成されている動作層部分におけるエピタキシャル層31の厚さを薄くできるので、耐圧の低下を防止しつつ、順方向電圧を下げることができる。
【0005】
図6(b)に示しているのは、特公昭59−35183号公報に提案されているSBDの断面図である。N+型の半導体基板40上に、低濃度のN−型のエピタキシャル層41が形成され、エピタキシャル層41の表面には、それぞれ分離したP+型の半導体層42が複数形成されている。エピタキシャル層41、P+型の半導体層42、及び絶縁層43上には、金属層44が形成されている。
【0006】
本図に示したような構成によれば、順方向電流はエピタキシャル層41と金属層44とのショットキ接合を通って流れることになる。逆電圧印加時には、P+型の半導体層42とN−型のエピタキシャル層41とのPN接合により、破線45内にエピタキシャル層41に空乏層が生じ、この空乏層により逆電流の流れが抑制されるので、逆方向降伏電圧を向上させることができる。すなわち、逆方向リーク電流を低くし、耐圧を向上させることができる。
【0007】
【発明が解決しようとする課題】
しかしながら、前記のような従来のSBDには、以下のような問題があった。図6(a)に示したような、高濃度の埋め込み層35を形成したSBDでは、ガードリング層32下部のエピタキシャル層31の厚さは一定厚が確保でき高耐圧とすることができるものの、ショットキ接合部からエピタキシャル層に流れる逆方向リーク電流を抑えることができなかった。
【0008】
図6(b)に示したような、それぞれ分離したP+型の半導体層42を複数形成したいわゆるハニカム型のSBDでは、P+型の半導体層の空乏層が連結し、逆方向リーク電流は低くなるものの、金属層44とP+型の半導体層42との接合により、ショットキ接合面積が半減してしまう。このため、図6(a)に示したような金属層のほぼ全面にショットキ接合を有するSBDと比べると、順方向電流は高くなっていた。
【0009】
本発明は、前記のような従来の問題を解決するものであり、金属層と低抵抗エピタキシャル層とでショットキ接合を形成することにより、順方向電圧特性を低下させることなく、逆方向電流特性を向上させたSBD、及びその製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
前記目的を達成するために、本発明の第1番目のショットキバリアダイオードは、半導体基板上に、エピタキシャル層とその上の金属層とを備えたショットキバリアダイオードであって、前記エピタキシャル層の表面側に前記エピタキシャル層と逆の導電型の半導体層が形成され、前記エピタキシャル層と前記金属層との間に前記エピタキシャル層より比抵抗の小さい低抵抗エピタキシャル層が形成され、前記逆の導電型の半導体層が複数に分離して形成され、これらの上面が前記金属層下面と接していることを特徴とする。
本発明の第2番目のショットキバリアダイオードは、半導体基板上に、エピタキシャル層とその上の金属層とを備えたショットキバリアダイオードであって、前記エピタキシャル層の表面側に前記エピタキシャル層と逆の導電型の半導体層が形成され、前記エピタキシャル層と前記金属層との間に前記エピタキシャル層より比抵抗の小さい低抵抗エピタキシャル層が形成され、前記逆の導電型の半導体層上面が前記低抵抗エピタキシャル層下面と接し、前記逆の導電型の半導体層の形成領域内において、前記エピタキシャル層の表面は複数に分離していることを特徴とする。
【0011】
前記のようなショットキバリアダイオードによれば、順方向電圧が印加された場合は、ショットキ接合が金属層と低抵抗エピタキシャル層とで形成され、ショットキ接合面のバリアハイトを下げているので、順方向電圧を低くできる。逆方向電圧が印加された場合は、エピタキシャル層と逆の導電型の半導体層とエピタキシャル層との接合部に連結して空乏層が発生するので、逆方向リーク電流を下げることができ、高耐圧とすることができる。
【0012】
また、前記第1番目のショットキバリアダイオードによれば、分離して形成された逆の導電型の半導体層が電気的に接続されるので、空乏層を連結することができる。
【0013】
また、前記第2番目のショットキバリアダイオードによれば、低抵抗エピタキシャル層の全面をショットキ接合とすることができるので、順方向電圧をより低くできる。さらに、逆の導電型の半導体層は連続して形成されているため、金属層下面に接することなく、空乏層を連結することができる。
【0014】
また、前記逆の導電型の半導体層の形成領域を囲み、前記エピタキシャル層と逆の導電型で環状のガードリング層が前記エピタキシャル層表面側に形成され、前記ガードリング層の一部に前記金属層が接し、前記低抵抗エピタキシャル層は前記ガードリング層の外周縁の内側に形成されていることが好ましい。
【0015】
前記のようなショットキバリアダイオードによれば、ショットキ接合の中央部に比べて耐圧が低下する傾向にあるショットキ接合の周辺部の耐圧を向上させることができる。さらに、低抵抗エピタキシャル層はガードリング層の外周縁の内側に形成されているので、すなわちガードリング層の内側に低抵抗エピタキシャル層がすべて含まれているので、空乏層の広がりが抑えられることによる耐圧の低下を防止することができる。
また、前記エピタキシャル層に、前記エピタキシャル層と同一導電型の高濃度埋め込み層が形成されていることが好ましい。
【0016】
次に、本発明の第1番目のショットキバリアダイオードの製造方法は、半導体基板上にエピタキシャル層を形成した後、前記エピタキシャル層上に前記エピタキシャル層より比抵抗の小さい低抵抗エピタキシャル層を形成し、前記エピタキシャル層と逆の導電型の半導体層を前記低抵抗エピタキシャル層表面から前記エピタキシャル層内部にかけて複数形成し、前記低抵抗エピタキシャル層を覆うように金属層を形成することを特徴とする。
【0017】
前記のようなショットキバリアダイオードの製造方法によれば、順方向電圧が印加された場合は、ショットキ接合が金属層と低抵抗エピタキシャル層とで形成され、ショットキ接合面のバリアハイトを下げているので、順方向電圧を低くできる。逆方向電圧が印加された場合は、エピタキシャル層と逆の導電型の半導体層とエピタキシャル層との接合部に連結して空乏層が発生するので、逆方向リーク電流を下げることができ、高耐圧とすることができる。
【0018】
また、本発明の第2番目のショットキバリアダイオードの製造方法は、半導体基板上にエピタキシャル層を形成した後、前記エピタキシャル層の表面側に前記エピタキシャル層と逆の導電型の半導体層を形成し、前記エピタキシャル層及び前記逆の導電型の半導体層の表面に前記エピタキシャル層より比抵抗の小さい低抵抗エピタキシャル層を形成し、前記低抵抗エピタキシャル層を覆うように金属層を形成することを特徴とする。
【0019】
前記のようなショットキバリアダイオードの製造方法によれば、ショットキ接合面のバリアハイトを下げて順方向電圧を低くでき、空乏層発生により逆方向リーク電流を低くし高耐圧にできることに加えて、低抵抗エピタキシャル層の全面をショットキ接合とすることができるので、順方向電圧をより低くできる。
【0020】
本発明の第3番目のショットキバリアダイオードの製造方法は、半導体基板上にエピタキシャル層を形成した後、前記エピタキシャル層上に前記エピタキシャル層より比抵抗の小さい低抵抗エピタキシャル層を形成し、前記エピタキシャル層と逆の導電型の半導体層を前記低抵抗エピタキシャル層表面から前記エピタキシャル層内部にかけて複数形成し、前記低抵抗エピタキシャル層を覆うように金属層を形成し、前記エピタキシャル層の形成後、前記エピタキシャル層と逆の導電型で、前記逆の導電型の半導体層の形成領域を囲む環状のガードリング層を前記エピタキシャル層表面側に形成し、前記金属層を前記ガードリング層の一部に接するように形成し、前記低抵抗エピタキシャル層を前記ガードリング層の外周縁の内側に形成することを特徴とする。
本発明の第4番目のショットキバリアダイオードの製造方法は、半導体基板上にエピタキシャル層を形成した後、前記エピタキシャル層の表面側に前記エピタキシャル層と逆の導電型の半導体層を形成し、前記エピタキシャル層及び前記逆の導電型の半導体層の表面に前記エピタキシャル層より比抵抗の小さい低抵抗エピタキシャル層を形成し、前記低抵抗エピタキシャル層を覆うように金属層を形成し、前記エピタキシャル層の形成後、前記エピタキシャル層と逆の導電型で、前記逆の導電型の半導体層の形成領域を囲む環状のガードリング層を前記エピタキシャル層表面側に形成し、前記金属層を前記ガードリング層の一部に接するように形成し、前記低抵抗エピタキシャル層を前記ガードリング層の外周縁の内側に形成することを特徴とする。
【0021】
前記のようなショットキバリアダイオードの製造方法によれば、ショットキ接合の中央部に比べて耐圧が低下する傾向にあるショットキ接合の周辺部の耐圧を向上させることができる。さらに、低抵抗エピタキシャル層はガードリング層の外周縁の内側に形成されているので、すなわちガードリング層の内側に低抵抗エピタキシャル層がすべて含まれているので、空乏層の広がりが抑えられることによる耐圧の低下を防止することができる。
【0022】
【発明の実施の形態】
以下、図面を参照しながら本発明の一実施形態について説明する。
【0023】
(実施の形態1)
図1(a)に、本発明の実施形態1に係るSBDの構成を示す断面図を示している。図1(a)に示したSBDは、高濃度のN+型シリコン基板1上に、低濃度のN−型のエピタキシャル層2が形成されている。エピタキシャル層2の表面には、P+型のガードリング層3が環状に形成され、開口部4を有する酸化膜5が形成されている。開口部4内のエピタキシャル層2上には低抵抗エピタキシャル層6が形成されている。さらに、エピタキシャル層2と低抵抗エピタキシャル層6との境界の上下部分には、それぞれ分離した複数のP+型層7が形成されている。各P+型層7の上面は、次に説明する金属層8の下面に接している。
【0024】
低抵抗エピタキシャル層6及びP+型層7の表面上には、開口部4を覆うように、ショットキメタルである金属層8が形成されている。ショットキメタルには、例えばTi、Mo、W、及びCrから選ばれる金属材料が用いられる。また、ガードリング層3の一部に金属層8は接している。各エピタキシャル層の比抵抗については、エピタキシャル層2が例えば1〜2Ωcm程度に対して、低抵抗エピタキシャル層6は例えば0.5Ωcm程度である。
【0025】
図1(b)は、図1(a)に示したSBDのP+型層7の配列を示す平面図であり、P+型層7の形成領域の一部を示している。各P+型領域7は6角形状であり、各P+型領域7の中心点Qは、点Pを中心とした円周上に均等に配置されている。以下、本実施形態のSBDの動作について説明する。
【0026】
順方向電圧が印加された場合は、順方向電流が金属層8からN+型シリコン基板1側へと流れる。本実施形態では、ショットキ接合を金属層8と低抵抗エピタキシャル層6とで形成することにより、ショットキ接合面のバリアハイトを下げているので、順方向電圧VFを低くすることができる。
【0027】
逆方向電圧が印加された場合は、ガードリング層3及びP+型層7とエピタキシャル層2とのPN接合部に空乏層が発生することになるが、P+型領域7は図1(b)に示したような配列であるため、空乏層同士がつながり(図1(b)の2点鎖線10、図1(a)の破線9)、逆方向リーク電流IFを下げることができ、高耐圧とすることができる。
【0028】
また、図1(a)に示したように、低抵抗エピタキシャル層6はガードリング層3の外周縁の内側に形成されている。これは、低抵抗エピタキシャル層6がガードリング層3の外側部分にまで延出して形成されていると、ガードリング層3とこの外側の低抵抗エピタキシャル層6とによる空乏層の広がりが弱まることになり、この部分における耐圧が低下するからである。なお、低抵抗エピタキシャル層6はガードリング層3の外周縁の内側に形成されていればよく、低抵抗エピタキシャル層6とガードリング層3との接触部分があってもよい。
【0029】
また、図6(a)に示した従来例のように埋め込み層35を形成することなく、順方向電圧VFを低くすることができるので、エピタキシャル層2の厚さが薄くなることがなく、この点でも高耐圧に有利となる。
【0030】
一般には、複数のP+型層が分離して配列されたハニカム構造のSBDでは、ショットキ接合の接合面積が半減するため、順方向電圧VFの低下には一定の限度があり、順方向電流IF低下も一定限度に止まる。
【0031】
本実施形態では、P+型層7の配列をハニカム構造としているが、順方向電圧VFの低下が一定限度に止まる問題については、前記のように金属層8と低抵抗エピタキシャル層6とのショットキ接合により解決されている。すなわち、本実施形態は、ハニカム構造のSBDの逆方向リーク電流IRを低くできるという利点を有したまま、ハニカム構造のSBDでは順方向電圧VFの低下が一定限度に止まるという問題を解決したものである。
【0032】
以下、図2を用いて本実施形態に係るSBDの製造方法について説明する。図2(a)に示したように、比抵抗3〜5mΩcm程度(不純物濃度が2〜3×1019cm−3程度)で、厚さ400μm程度のN+型の半導体基板1上に、比抵抗1〜2Ωcm程度(不純物濃度が2〜5×1015cm−3程度)で、厚さ4〜5μm程度のN−型のエピタキシャル層2を形成する。
【0033】
次に、図2(b)に示したように、エピタキシャル層2上に熱酸化法等により、SiO2等の酸化膜のマスク11を形成し、マスク11の開口部にボロン(B)等のP型不純物を用いて、例えば熱拡散法またはイオン注入法によりP+型のガードリング層3を形成する。
【0034】
次に、図2(c)に示したように、エピタキシャル層2上に、比抵抗0.5Ωcm程度(不純物濃度が1×1016cm−3程度)で、厚さ0.3〜0.7μm程度の低抵抗エピタキシャル層6をマスク12の開口部に形成する。本図に示したように、低抵抗エピタキシャル層6はガードリング層3の外周縁の内側に形成することが好ましい。
【0035】
その後、図2(d)に示したように、低抵抗エピタキシャル層6上に熱酸化法等により形成したSiO2等の酸化膜のマスク13の開口部に複数のP+型層7を形成する。この複数のP+型層7は、ボロン(B)等のP型不純物を用いて例えば熱拡散法またはイオン注入法により形成する。
【0036】
さらに、図2(e)に示したように、ショットキメタルであるTi、Mo、W、又はCr等の金属層8を形成する。金属層8は、ガードリング層3の一部に接触させて形成する。
【0037】
なお、低抵抗エピタキシャル層は、エピタキシャル層上の全面に形成した後、エッチングにより周辺部を取り除いて形成してもよい。
【0038】
また、低抵抗エピタキシャル層は、図1(a)に示したように端部をテーパー状に形成しておくことが好ましい。このことにより、その上に金属層を形成した際に、低抵抗エピタキシャル層の端部の欠け、破損等を防止することができ、さらに金属層との密着性を高めることができる。
【0039】
(実施の形態2)
図3(a)に、本発明の実施形態2に係るSBDの構成を示す断面図を示している。図3(a)に示したSBDは、高濃度のN+型シリコン基板20上に、低濃度のN−型のエピタキシャル層21が形成されている。エピタキシャル層21上には、開口部23を有する酸化膜24が形成されている。
【0040】
開口部23内のエピタキシャル層21の表面から内部にかけて、P+型のガードリング層22が環状に形成され、このガードリング層22の内周側にはP+型領域26が形成されている。このP+型領域26の上面は、次に説明する低抵抗エピタキシャル層25の下面に接している。
【0041】
開口部23内のエピタキシャル層21上には、低抵抗エピタキシャル層25が形成されている。低抵抗エピタキシャル層25上から酸化膜24上にかけて、酸化膜24の開口部23を覆うように、ショットキメタルである金属層27が形成されている。また、ガードリング層22の一部に金属層27が接している。
【0042】
ショットキメタルの材料、各エピタキシャルの比抵抗については、実施形態1と同様であり、例えばエピタキシャル層21が1〜2Ωcm程度に対して、低抵抗エピタキシャル層25は0.5Ωcm程度である。
【0043】
実施形態2のSBDが、実施形態1のSBDと異なる点は、P+型領域26の上面が低抵抗エピタキシャル層25の下面に接しており、低抵抗エピタキシャル層25内部にはP+型層が形成されていない点、及びP+型層26の形成領域において、エピタキシャル層21の表面が複数に分離している点である。
【0044】
図3(b)は、図3(a)に示したSBDの平面図である。各ショットキ領域(エピタキシャル層21の表面)は6角形状であり、この6角形状の配列は実施形態1のSBDと同様である。各6角形状部分の外側の領域がP+型層26である。すなわち本実施形態では、実施形態1のように複数のP+型領域が別個独立に分離して形成されたものではなく、P+型層26は一体につながって形成されている。以下、本実施形態のSBDの動作について説明する。
【0045】
順方向電圧が印加された場合は、順方向電流が金属層27からN+型シリコン基板20側へと流れる。本実施形態では、ショットキ接合が金属層27と低抵抗エピタキシャル層25とで形成され、しかも低抵抗エピタキシャル層25内にはP+型層が形成されていないので、低抵抗エピタキシャル層25の全面に亘りショットキ接合面が形成されている。このため、実施形態1に比べショットキ接合面積を広くすることができ、順方向電圧VFをさらに低くすることができる。
【0046】
逆方向電圧が印加された場合は、ガードリング層22及びP+型層26からN−型のエピタキシャル層21へと空乏層が広がることになるが、図3(b)に示したように6角形状の内部がショットキ領域(エピタキシャル層21の表面)であるので、空乏層は矢印29で示したように、6角形状の内部に広がることになる。
【0047】
すなわち、6角形状の内部は空乏層で遮断され、PN接合部全体としてみると、空乏層は図3(a)の破線28で示したように広がるので、逆方向リーク電流IRを下げることができ、高耐圧とすることができる。すなわち、本実施形態では高耐圧としつつ、ショットキ接合面積を実施形態1に比べて広くしたことにより、順方向電圧VFをさらに低くしたものである。
【0048】
なお、図3(a)に示したように、低抵抗エピタキシャル層25はガードリング層22の外周縁の内側に形成されている。これは、実施形態1の場合と同様に、ガードリング層3の外側部分における耐圧低下を防止するためである。
【0049】
また、図4には別の実施形態を示しており、高濃度のN+型の埋め込み層20aを一定の耐圧を確保できる程度に形成することにより、エピタキシャル層内のシリーズ抵抗を下げ大電流時における順方向電圧VFをさらに低くすることができる。
【0050】
以下、図5を用いて本実施形態に係るSBDの製造方法について説明する。図5(a)に示したように、比抵抗3〜5mΩcm程度(不純物濃度が2〜3×1019cm−3程度)で、厚さ400μm程度のN+型の半導体基板20上に、比抵抗1〜2Ωcm程度(不純物濃度が2〜5×1015cm−3程度)で、厚さ4〜5μm程度のN−型のエピタキシャル層21を形成する。
【0051】
次に、図5(b)に示したように、エピタキシャル層21上に熱酸化法等により、SiO2等の酸化膜のマスク29を形成し、マスク29の開口部にボロン(B)等のP+型不純物を用いてガードリング層21及びP+型層26を熱拡散法またはイオン注入法により形成する。
【0052】
次に、図5(c)に示したように、エピタキシャル層21上に、比抵抗0.5Ωcm程度(不純物濃度が1×1016cm−3程度)で、厚さ0.3〜0.7μm程度の低抵抗エピタキシャル層25を形成する。本図に示したように、低抵抗エピタキシャル層25はガードリング層22の外周縁の内側に形成することが好ましい。
【0053】
その後、図5(d)に示したように低抵抗エピタキシャル層25上を覆うように、ショットキーメタルである金属層27を形成する。金属層27は、ガードリング層22の一部に接触させて形成する。
【0054】
なお、低抵抗エピタキシャル層は、エピタキシャル層上の全面に形成した後、エッチングにより周辺部を取り除いて形成してもよい。
【0055】
また、低抵抗エピタキシャル層25は、実施形態1と同様の理由により、図3(a)に示したように端部をテーパー状に形成しておくことが好ましい。
【0056】
【発明の効果】
以上のように本発明によれば、順方向電圧が印加された場合は、ショットキ接合が金属層と低抵抗エピタキシャル層とで形成され、ショットキ接合面のバリアハイトを下げているので、順方向電圧を低くできる。逆方向電圧が印加された場合は、エピタキシャル層と逆の導電型の半導体層とエピタキシャル層との接合部に連結して空乏層が発生するので、逆方向リーク電流を下げることができ、高耐圧とすることができる。すなわち、低抵抗エピタキシャル層を形成することにより、順方向電圧特性を低下させることなく、逆方向電流特性を向上させることができる。
【図面の簡単な説明】
【図1】(a)本発明の実施形態1に係るSBDの断面図
(b)図1(a)のP+型層7の配列を示す平面図
【図2】本発明の実施形態1に係るSBDの製造方法を示す工程図
【図3】(a)本発明の実施形態2に係るSBDの断面図
(b)図3(a)のショットキ領域の配列を示す平面図
【図4】本発明の一実施形態に係る埋め込み層を形成したSBDの断面図
【図5】本発明の実施形態2に係るSBDの製造方法を示す工程図
【図6】従来のSBDの一例を示す断面図
【符号の説明】
1,20 シリコン基板
2,21 エピタキシャル層
3,22 ガードリング層
7,26 P+型層
5,24 酸化膜
6,25 低抵抗エピタキシャル層
8,27 金属層
20a 埋め込み層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a Schottky barrier diode (hereinafter referred to as “SBD”) having improved reverse current characteristics without deteriorating forward voltage characteristics.
[0002]
[Prior art]
In recent years, SBD has been used as a high-speed switching element, a rectifying element, and the like with the enhancement of performance of electronic devices. SBD has the advantage that the forward voltage can be lowered and the reverse recovery time is short, but it has the disadvantage of high reverse leakage current and low breakdown voltage.
[0003]
In order to overcome such drawbacks, various SBDs have been proposed so far. FIG. 6A shows a cross-sectional view of the SBD proposed in Japanese Patent Laid-Open No. 10-117000. A low-concentration N − type
[0004]
Thus, by forming the buried
[0005]
FIG. 6B shows a cross-sectional view of the SBD proposed in Japanese Patent Publication No. 59-35183. A low concentration N − type
[0006]
According to the configuration shown in this figure, the forward current flows through the Schottky junction between the
[0007]
[Problems to be solved by the invention]
However, the conventional SBD as described above has the following problems. In the SBD in which the high-concentration buried
[0008]
In the so-called honeycomb type SBD in which a plurality of separated P +
[0009]
The present invention solves the conventional problems as described above, and by forming a Schottky junction between the metal layer and the low-resistance epitaxial layer, the reverse current characteristic is reduced without deteriorating the forward voltage characteristic. An object of the present invention is to provide an improved SBD and a manufacturing method thereof.
[0010]
[Means for Solving the Problems]
To achieve the above object, a first Schottky barrier diode of the present invention is a Schottky barrier diode comprising an epitaxial layer and a metal layer thereon on a semiconductor substrate, the surface side of the epitaxial layer being A semiconductor layer having a conductivity type opposite to that of the epitaxial layer is formed, and a low-resistance epitaxial layer having a specific resistance lower than that of the epitaxial layer is formed between the epitaxial layer and the metal layer. The layer is formed by being separated into a plurality of layers, and the upper surface thereof is in contact with the lower surface of the metal layer .
A second Schottky barrier diode of the present invention is a Schottky barrier diode comprising an epitaxial layer and a metal layer thereon on a semiconductor substrate, and has a conductivity opposite to that of the epitaxial layer on the surface side of the epitaxial layer. A low-resistance epitaxial layer having a specific resistance lower than that of the epitaxial layer is formed between the epitaxial layer and the metal layer, and the upper surface of the semiconductor layer of the opposite conductivity type is the low-resistance epitaxial layer. The surface of the epitaxial layer is in contact with the lower surface, and the surface of the epitaxial layer is separated into a plurality of regions in the region where the semiconductor layer of the opposite conductivity type is formed.
[0011]
According to the Schottky barrier diode as described above, when a forward voltage is applied, the Schottky junction is formed of a metal layer and a low-resistance epitaxial layer, and the barrier height of the Schottky junction surface is lowered. Can be lowered. When a reverse voltage is applied, a depletion layer is generated at the junction between the epitaxial layer and the conductive type semiconductor layer opposite to the epitaxial layer. It can be.
[0012]
Further, according to the 1st tio Tsu Toki barrier diode, the semiconductor layer of the opposite conductivity type which is formed separately are electrically connected, it can be coupled to the depletion layer.
[0013]
In addition, according to the second th tio Tsu Toki barrier diode, since the entire surface of the low-resistance epitaxial layer can be a Schottky junction can lower the forward voltage. Furthermore, since the opposite conductivity type semiconductor layers are formed continuously, the depletion layers can be connected without contacting the lower surface of the metal layer.
[0014]
Further, an annular guard ring layer having a conductivity type opposite to that of the epitaxial layer is formed on the surface side of the epitaxial layer so as to surround a region where the opposite conductivity type semiconductor layer is formed, and the metal is formed on a part of the guard ring layer. It is preferable that the low resistance epitaxial layer is formed inside the outer peripheral edge of the guard ring layer.
[0015]
According to the Schottky barrier diode as described above, it is possible to improve the breakdown voltage of the peripheral part of the Schottky junction, which tends to be lower than the central part of the Schottky junction. Furthermore, since the low resistance epitaxial layer is formed inside the outer peripheral edge of the guard ring layer, that is, since the low resistance epitaxial layer is entirely contained inside the guard ring layer, the spread of the depletion layer is suppressed. A reduction in breakdown voltage can be prevented.
Further, it is preferable that a high concentration buried layer having the same conductivity type as the epitaxial layer is formed in the epitaxial layer.
[0016]
Next, in the first method for manufacturing a Schottky barrier diode of the present invention, after forming an epitaxial layer on a semiconductor substrate, a low resistance epitaxial layer having a specific resistance lower than that of the epitaxial layer is formed on the epitaxial layer, A plurality of semiconductor layers having a conductivity type opposite to that of the epitaxial layer are formed from the surface of the low resistance epitaxial layer to the inside of the epitaxial layer, and a metal layer is formed so as to cover the low resistance epitaxial layer.
[0017]
According to the Schottky barrier diode manufacturing method as described above, when a forward voltage is applied, the Schottky junction is formed of a metal layer and a low-resistance epitaxial layer, and the barrier height of the Schottky junction surface is lowered. The forward voltage can be lowered. When a reverse voltage is applied, a depletion layer is generated at the junction between the epitaxial layer and the conductive type semiconductor layer opposite to the epitaxial layer. It can be.
[0018]
Further, in the second method for manufacturing a Schottky barrier diode of the present invention, after forming an epitaxial layer on a semiconductor substrate, a semiconductor layer having a conductivity type opposite to the epitaxial layer is formed on the surface side of the epitaxial layer, A low resistance epitaxial layer having a specific resistance smaller than that of the epitaxial layer is formed on the surface of the epitaxial layer and the semiconductor layer of the opposite conductivity type, and a metal layer is formed so as to cover the low resistance epitaxial layer. .
[0019]
According to the manufacturing method of the Schottky barrier diode as described above, the forward voltage can be lowered by lowering the barrier height of the Schottky junction surface, the reverse leakage current can be lowered by the depletion layer generation, and the high breakdown voltage can be obtained. Since the entire surface of the epitaxial layer can be a Schottky junction, the forward voltage can be further reduced.
[0020]
According to a third method of manufacturing a Schottky barrier diode of the present invention, after forming an epitaxial layer on a semiconductor substrate, a low resistance epitaxial layer having a specific resistance lower than that of the epitaxial layer is formed on the epitaxial layer, and the epitaxial layer is formed. and an opposite conductivity type semiconductor layer forming a plurality of said low-resistance epitaxial layer surface toward the inside of the epitaxial layer, wherein a metal layer is formed to cover the low-resistance epitaxial layer, before SL after the formation of the epitaxial layer, the epitaxial An annular guard ring layer having a conductivity type opposite to that of the layer and surrounding the formation region of the semiconductor layer of the opposite conductivity type is formed on the surface side of the epitaxial layer, and the metal layer is in contact with a part of the guard ring layer formed in to form the low-resistance epitaxial layer on the inner side of the outer peripheral edge of the guard ring layer this The features.
According to a fourth method of manufacturing a Schottky barrier diode of the present invention, after an epitaxial layer is formed on a semiconductor substrate, a semiconductor layer having a conductivity type opposite to the epitaxial layer is formed on the surface side of the epitaxial layer, and the epitaxial layer is formed. After forming the epitaxial layer, a low resistance epitaxial layer having a specific resistance lower than that of the epitaxial layer is formed on the surface of the layer and the semiconductor layer of the opposite conductivity type, and a metal layer is formed so as to cover the low resistance epitaxial layer. An annular guard ring layer having a conductivity type opposite to that of the epitaxial layer and surrounding a region where the semiconductor layer of the opposite conductivity type is formed is formed on the epitaxial layer surface side, and the metal layer is part of the guard ring layer. The low resistance epitaxial layer is formed inside the outer peripheral edge of the guard ring layer. To.
[0021]
According to the manufacturing method of the Schottky barrier diode as described above, it is possible to improve the breakdown voltage of the peripheral portion of the Schottky junction that tends to be lower than that of the central portion of the Schottky junction. Furthermore, since the low resistance epitaxial layer is formed inside the outer peripheral edge of the guard ring layer, that is, since the low resistance epitaxial layer is entirely contained inside the guard ring layer, the spread of the depletion layer is suppressed. A reduction in breakdown voltage can be prevented.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
[0023]
(Embodiment 1)
FIG. 1A is a cross-sectional view showing the configuration of the SBD according to the first embodiment of the present invention. In the SBD shown in FIG. 1A, a low concentration N −
[0024]
On the surfaces of the low
[0025]
FIG. 1B is a plan view showing the arrangement of the P + type layers 7 of the SBD shown in FIG. 1A, and shows a part of the formation region of the P + type layers 7. Each P + -type region 7 has a hexagonal shape, and the center point Q of each P + -type region 7 is evenly arranged on the circumference around the point P. Hereinafter, the operation of the SBD of this embodiment will be described.
[0026]
When a forward voltage is applied, a forward current flows from the metal layer 8 to the N +
[0027]
When a reverse voltage is applied, a depletion layer is generated at the PN junction between the
[0028]
Further, as shown in FIG. 1A, the low
[0029]
Further, without forming the buried
[0030]
In general, the SBD of the plurality of P + -type layer is separated and arranged honeycomb structure, the junction area of the Schottky junction is reduced by half, the decrease in the forward voltage V F has certain limits, forward current The IF drop is also limited to a certain limit.
[0031]
In the present embodiment, although the sequence of the P + -type layer 7 and the honeycomb structure, the reduction in the forward voltage V F is a problem that stops a certain limit, the metal layer 8 as the low-
[0032]
Hereinafter, the manufacturing method of the SBD according to the present embodiment will be described with reference to FIG. As shown in FIG. 2A, a specific resistance of about 3 to 5 mΩcm (impurity concentration of about 2 to 3 × 10 19 cm −3 ) and a thickness of about 400 μm is formed on the N +
[0033]
Next, as shown in FIG. 2B, an oxide film mask 11 such as SiO 2 is formed on the
[0034]
Next, as shown in FIG. 2C, the
[0035]
Thereafter, as shown in FIG. 2D, a plurality of P + -type layers 7 are formed in the openings of the
[0036]
Further, as shown in FIG. 2E, a metal layer 8 such as a Schottky metal such as Ti, Mo, W, or Cr is formed. The metal layer 8 is formed in contact with a part of the
[0037]
Note that the low resistance epitaxial layer may be formed on the entire surface of the epitaxial layer and then removed by etching to remove the peripheral portion.
[0038]
In addition, as shown in FIG. 1A, the low resistance epitaxial layer is preferably formed with a tapered end portion. As a result, when a metal layer is formed thereon, chipping or breakage of the end portion of the low resistance epitaxial layer can be prevented, and adhesion to the metal layer can be further improved.
[0039]
(Embodiment 2)
FIG. 3A is a cross-sectional view showing the configuration of the SBD according to the second embodiment of the present invention. In the SBD shown in FIG. 3A, a low concentration N −
[0040]
A P + type
[0041]
A low
[0042]
The Schottky metal material and the specific resistance of each epitaxial layer are the same as those in the first embodiment. For example, the
[0043]
The SBD of the second embodiment is different from the SBD of the first embodiment in that the upper surface of the P + type region 26 is in contact with the lower surface of the low
[0044]
FIG. 3B is a plan view of the SBD shown in FIG. Each Schottky region (the surface of the epitaxial layer 21) has a hexagonal shape, and this hexagonal arrangement is the same as that of the SBD of the first embodiment. A region outside each hexagonal portion is a P + type layer 26. That is, in the present embodiment, the P + type regions 26 are not integrally formed separately as in
[0045]
When a forward voltage is applied, a forward current flows from the
[0046]
When a reverse voltage is applied, a depletion layer spreads from the
[0047]
That is, internal hexagonal is blocked by the depletion layer, but as a whole the PN junction, a depletion layer spreads as shown by the
[0048]
As shown in FIG. 3A, the low
[0049]
FIG. 4 shows another embodiment. By forming the high-concentration N + type buried
[0050]
Hereinafter, the manufacturing method of the SBD according to the present embodiment will be described with reference to FIG. As shown in FIG. 5A, a specific resistance of about 3 to 5 mΩcm (impurity concentration of about 2 to 3 × 10 19 cm −3 ) and a thickness of about 400 μm is formed on the N +
[0051]
Next, as shown in FIG. 5B, an
[0052]
Next, as shown in FIG. 5 (c), on the
[0053]
Thereafter, a
[0054]
Note that the low resistance epitaxial layer may be formed on the entire surface of the epitaxial layer and then removed by etching to remove the peripheral portion.
[0055]
In addition, for the same reason as in the first embodiment, the low
[0056]
【The invention's effect】
As described above, according to the present invention, when a forward voltage is applied, the Schottky junction is formed by the metal layer and the low-resistance epitaxial layer, and the barrier height of the Schottky junction surface is lowered. Can be lowered. When a reverse voltage is applied, a depletion layer is generated at the junction between the epitaxial layer and the conductive type semiconductor layer opposite to the epitaxial layer. It can be. That is, by forming the low resistance epitaxial layer, the reverse current characteristic can be improved without deteriorating the forward voltage characteristic.
[Brief description of the drawings]
1A is a cross-sectional view of an SBD according to
DESCRIPTION OF
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10215299A JP3623687B2 (en) | 1999-04-09 | 1999-04-09 | Schottky barrier diode and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10215299A JP3623687B2 (en) | 1999-04-09 | 1999-04-09 | Schottky barrier diode and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000294805A JP2000294805A (en) | 2000-10-20 |
JP3623687B2 true JP3623687B2 (en) | 2005-02-23 |
Family
ID=14319773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10215299A Expired - Fee Related JP3623687B2 (en) | 1999-04-09 | 1999-04-09 | Schottky barrier diode and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3623687B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4770009B2 (en) * | 2000-09-05 | 2011-09-07 | 富士電機株式会社 | Superjunction Schottky diode |
JP4831272B2 (en) * | 2001-03-26 | 2011-12-07 | 株式会社デンソー | Manufacturing method of semiconductor device |
JP5047596B2 (en) * | 2006-11-29 | 2012-10-10 | 新電元工業株式会社 | Schottky barrier semiconductor device |
JP2011009797A (en) * | 2010-10-15 | 2011-01-13 | Sumitomo Electric Ind Ltd | Semiconductor device with schottky diode |
JP5512581B2 (en) | 2011-03-24 | 2014-06-04 | 株式会社東芝 | Semiconductor device |
CN103887346A (en) * | 2012-12-24 | 2014-06-25 | 比亚迪股份有限公司 | Schottky diode and manufacturing method thereof |
CN113130626B (en) * | 2021-03-26 | 2021-11-12 | 先之科半导体科技(东莞)有限公司 | High-power Schottky diode |
-
1999
- 1999-04-09 JP JP10215299A patent/JP3623687B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000294805A (en) | 2000-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7863682B2 (en) | SIC semiconductor having junction barrier Schottky diode | |
US7816733B2 (en) | SiC semiconductor having junction barrier schottky device | |
US6175143B1 (en) | Schottky barrier | |
JP2006196652A (en) | SiC SEMICONDUCTOR ELEMENT | |
JP3623687B2 (en) | Schottky barrier diode and manufacturing method thereof | |
EP1041643A1 (en) | Semiconductor device, a method of manufacturing the same, and a semiconductor device protective circuit | |
JP3489567B2 (en) | Semiconductor element | |
JPH06268202A (en) | High withstand voltage silicon carbide schottky diode | |
JP3482959B2 (en) | Semiconductor element | |
JP2005005486A (en) | Silicon carbide semiconductor device | |
JP2007235064A (en) | Schottky barrier semiconductor device, and method of manufacturing same | |
JP3551154B2 (en) | Semiconductor element | |
JP3581027B2 (en) | Schottky barrier semiconductor device | |
JP3947921B2 (en) | Semiconductor device having Schottky barrier | |
JP4527550B2 (en) | SiC semiconductor device | |
JP4383250B2 (en) | Schottky barrier diode and manufacturing method thereof | |
JPH0864845A (en) | Schottky barrier diode and fabrication thereof | |
TWI837700B (en) | MERGED PiN SCHOTTKY (MPS) DIODE AND METHOD OF MANUFACTURING THE SAME | |
JP2758465B2 (en) | Semiconductor device | |
JP3620344B2 (en) | Schottky barrier diode and manufacturing method thereof | |
JP3622581B2 (en) | Manufacturing method of Schottky barrier diode | |
JP3149483B2 (en) | Planar type semiconductor rectifier | |
JP2004221456A (en) | Semiconductor device | |
JP4860146B2 (en) | Surge protection semiconductor device | |
JPH10125937A (en) | Schottky barrier semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20040907 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20040909 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041125 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20081203 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20091203 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20101203 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20101203 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20121203 |
|
LAPS | Cancellation because of no payment of annual fees |