JP2013175607A - Schottky barrier diode - Google Patents
Schottky barrier diode Download PDFInfo
- Publication number
- JP2013175607A JP2013175607A JP2012039376A JP2012039376A JP2013175607A JP 2013175607 A JP2013175607 A JP 2013175607A JP 2012039376 A JP2012039376 A JP 2012039376A JP 2012039376 A JP2012039376 A JP 2012039376A JP 2013175607 A JP2013175607 A JP 2013175607A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- island
- conductivity type
- semiconductor layer
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、ショットキーバリアダイオードに関する。 The present invention relates to a Schottky barrier diode.
一般的にダイオードは、バイポーラデバイスであるＰＮダイオードと、ユニポーラデバイスであるショットキーバリアダイオード（ＳＢＤ）に大別される。 In general, the diode is roughly classified into a PN diode that is a bipolar device and a Schottky barrier diode (SBD) that is a unipolar device.
ＰＮダイオードは伝導度変調を用いて導通損失が小さくすることをメリットとする一方、ショットキーバリアダイオードは高速動作が可能であることをメリットとする。 PN diodes have the advantage of reducing conduction loss using conductivity modulation, while Schottky barrier diodes have the advantage of being capable of high-speed operation.
これらのダイオードの理想的な目標特性は、順方向電圧を印加すると抵抗値が０、逆方向電圧を印加すると抵抗値が無限大であることである。しかしながら、実際には、順方向、逆方向とも有限の抵抗値を示し、順方向では定格電流が流れる順方向電圧ＶＦを小さくすること、逆方向では電圧が定格電圧印加された場合のリーク電流ＩＲを小さくすることを目標としている。 The ideal target characteristics of these diodes are that the resistance value is 0 when a forward voltage is applied and the resistance value is infinite when a reverse voltage is applied. In practice, however, the forward and reverse directions have finite resistance values, the forward voltage VF through which the rated current flows is reduced in the forward direction, and the leakage current IR when the rated voltage is applied in the reverse direction. The goal is to make it smaller.
ショットキーバリアダイオードにおいては、バリアメタルと半導体の界面で形成されたバリアハイトを、例えば、バリアメタルの種類や整流面積（ガードリングで囲まれる領域の面積）バリアメタルの面積を変えたりすることによって、順方向電圧ＶＦとリーク電流ＩＲを調整していた。 In the Schottky barrier diode, the barrier height formed at the interface between the barrier metal and the semiconductor is changed, for example, by changing the type of the barrier metal or the rectified area (area of the region surrounded by the guard ring) or the area of the barrier metal. The forward voltage VF and the leakage current IR were adjusted.
しかし、ＶＦとＩＲの両者の特性は、トレードオフの関係にあり、意図した順方向電圧・電流特性（ＶＦ特性）及び逆方向電圧・電流特性（ＩＲ特性）が制御しにくい。特に、ショットキーバリアダイオードの寸法（パッケジサイズ）に制限がある場合、チップサイズを変えて整流面積により、ＶＦ特性及びＩＲ特性を制御することには限界がある。 However, the characteristics of both VF and IR are in a trade-off relationship, and the intended forward voltage / current characteristics (VF characteristics) and reverse voltage / current characteristics (IR characteristics) are difficult to control. In particular, when the size (package size) of the Schottky barrier diode is limited, there is a limit to controlling the VF characteristics and the IR characteristics by changing the chip size and by the rectification area.
これらのトレードオフを打破するために、ＰＮ接合の特性を利用したショットキーバリアダイオードである接合障壁ショットキー（ＪＢＳ：Junction Barrier Schottky）が開発された。ＪＢＳは、ＰＮ接合の空乏層を利用した構造で主にリーク電流ＩＲを小さくするために有効であった。 In order to overcome these trade-offs, Junction Barrier Schottky (JBS), which is a Schottky barrier diode using the characteristics of a PN junction, has been developed. JBS has a structure using a depletion layer of a PN junction and is effective mainly for reducing the leakage current IR.
ＪＢＳ（Junction Barrier Schottky）においては、ショットキーバリアダイオードのリーク電流ＩＲを改善することが目的であったが、特許文献１にはＪＢＳ構造を用いて順方向電圧ＶＦを改善した技術が開示されている。この特許文献１によるとＪＢＳの複数ｐ＋領域の間に高濃度のｎ＋を入れることによって、耐圧を保ちながらＶＦを下げる技術を開示している。 In JBS (Junction Barrier Schottky), the purpose was to improve the leakage current IR of the Schottky barrier diode, but Patent Document 1 discloses a technique for improving the forward voltage VF using the JBS structure. Yes. According to Patent Document 1, a technique for lowering VF while maintaining a withstand voltage is disclosed by inserting high concentration n + between a plurality of p + regions of JBS.
さらに、この特許文献１（実施例２参照）には、ＪＢＳのｐ＋層の代わりにトレンチ溝を作成し、トレンチの側壁と底にＭＯＳ構造を作成して、ＭＯＳ構造から延伸する空乏層にてトレンチで囲まれたメサ部分の電流経路をピンチオフする技術が開示されている。 Further, in this Patent Document 1 (see Example 2), a trench groove is created instead of the p + layer of JBS, a MOS structure is created on the sidewall and bottom of the trench, and a depletion layer extending from the MOS structure is formed. A technique for pinching off a current path in a mesa portion surrounded by a trench is disclosed.
また、トレンチ構造を用いて電流経路を遮断する技術として、特許文献２にショットキ接合を用いてピンチオフする技術が開示されている。 Further, as a technique for interrupting a current path using a trench structure, Patent Document 2 discloses a technique for pinching off using a Schottky junction.
ＪＢＳ構造は、順方向電圧と逆方向電流のトレードオフを改善するために開発されたショットキーバリアダイオードであるが、従来のＪＢＳ構造には以下の問題が内在している。 The JBS structure is a Schottky barrier diode developed to improve the trade-off between forward voltage and reverse current, but the following problems are inherent in the conventional JBS structure.
ｐ＋層やトレンチＭＯＳ構造部は、電流経路にならないため、実効の整流面積が小さくなり、順方向電圧ＶＦが高くなる要因になる。 Since the p + layer and the trench MOS structure portion do not serve as a current path, the effective rectification area is reduced and the forward voltage VF is increased.
また高濃度のｎ層とｐ＋層の接合界面とショットキメタルとの接触する箇所は電界が集中しやすく、その箇所で破壊されやすい。そのため、所望の耐圧が得られない要因になる。 In addition, the electric field tends to concentrate at the contact point between the junction interface between the high-concentration n layer and the p + layer and the Schottky metal, and the portion is easily destroyed. For this reason, a desired breakdown voltage cannot be obtained.
またトレンチＭＯＳ構造は、特にトレンチ内とメサ部分に電位差ができにくい構造であるために、ピンチオフするまで空乏層が伸びないという問題点がある。また、２つの技術は共に、製造工程がフォトリソ工程が１つ程度、多くなることで煩雑になることが課題である。 In addition, the trench MOS structure has a problem in that the depletion layer does not extend until pinch-off because the potential difference between the trench and the mesa is not easily generated. Moreover, both of the two techniques have a problem that the manufacturing process becomes complicated by increasing the number of photolithographic processes by about one.
本発明は、上記従来のショットキーバリアダイオードの問題を解決することを目的とするものであり、従来バリアメタルによって一義的に決まる順方向電圧・電流特性（ＶＦ特性）と逆方向電圧・電流特性（ＩＲ特性）のトレードオフの問題を克服し、バリアメタルによらない、低いＶＦ値の構成が簡単なショットキーバリアダイオードを簡易なプロセスで実現することを課題とする。 An object of the present invention is to solve the problems of the conventional Schottky barrier diode, and the forward voltage / current characteristics (VF characteristics) and the reverse voltage / current characteristics that are uniquely determined by the conventional barrier metal. It is an object of the present invention to overcome the trade-off problem of (IR characteristics) and realize a Schottky barrier diode having a simple configuration with a low VF value without using a barrier metal by a simple process.
本発明は上記課題を解決するために、第１導電型の半導体基板と、該第１導電型の半導体基板の主表面上に形成され、第１導電型の半導体基板より低濃度の第１導電型の半導体層と、第１導電型の半導体層の主表面上に形成されたバリアメタルと、バリアメタル上を覆うように形成されたアノード電極と、第１導電型の半導体層の主表面から第１導電型の半導体基板の方向である深さ方向に向けて形成された第２導電型の半導体層から成るガードリングと、第１導電型の半導体基板の主裏面に形成されたカソード電極と、を備えたショットキーバリアダイオードであって、ガードリングで囲まれた領域において、第１導電型の半導体層の主表面から深さ方向に向けて形成され、互いに第１導電型の半導体層のみを介して間隔をおいて配置された複数の第１導電型の島状の層を備えており、該第１導電型の島状の層は、第１導電型の半導体層より高濃度であって第１導電型の半導体基板より低濃度であり、逆方向電圧を印加すると、複数の第１導電型の島状の層のそれぞれ側面に沿って、第１導電型の半導体層の主表面から深さ方向に向けて空乏層が延伸し、さらに該島状の層より深い領域に廻り込んで、第１導電型の半導体層の該島状の層より深い領域に空乏層が形成される構成であることを特徴とするショットキーバリアダイオードを提供する。 In order to solve the above problems, the present invention provides a first conductive type semiconductor substrate and a first conductive layer formed on the main surface of the first conductive type semiconductor substrate and having a lower concentration than the first conductive type semiconductor substrate. Type semiconductor layer, a barrier metal formed on the main surface of the first conductivity type semiconductor layer, an anode electrode formed to cover the barrier metal, and a main surface of the first conductivity type semiconductor layer A guard ring formed of a second conductivity type semiconductor layer formed in a depth direction that is a direction of the first conductivity type semiconductor substrate; a cathode electrode formed on a main back surface of the first conductivity type semiconductor substrate; Are formed in the depth direction from the main surface of the first conductivity type semiconductor layer in a region surrounded by the guard ring, and only the first conductivity type semiconductor layers are mutually connected. Are spaced through A plurality of first conductivity type island-shaped layers are provided, and the first conductivity type island-shaped layers are higher in concentration than the first conductivity type semiconductor layer and lower than the first conductivity type semiconductor substrate. When a reverse voltage is applied, the depletion layer extends from the main surface of the first conductivity type semiconductor layer in the depth direction along each side surface of the plurality of first conductivity type island layers. And a depletion layer is formed in a region deeper than the island-shaped layer of the first conductivity type semiconductor layer so as to go into a region deeper than the island-shaped layer. Provide a diode.
本発明は上記課題を解決するために、ｎ＋半導体基板と、該ｎ＋半導体基板の主表面上に形成され、ｎ−半導体層と、ｎ−半導体層の主表面上に形成されたバリアメタルと、バリアメタル上を覆うように形成されたアノード電極と、ｎ−半導体層の主表面から深さ方向形成されたｐ＋層から成るガードリングと、ｎ＋半導体基板の主裏面に形成されたカソード電極と、を備えたショットキーバリアダイオードであって、ガードリングで囲まれた領域において、ｎ−半導体層の主表面から深さ方向に向けて形成され、互いにｎ−半導体層のみを介して間隔をおいて配置されたｎ層の複数の島状の層を備えており、該複数の島状の層は、ｎ−半導体層より高濃度であってｎ＋半導体基板より低濃度であり、逆方向電圧を印加すると、複数のｎ層の島状の層の側面に沿って、ｎ−半導体層の主表面から深さ方向に向けて空乏層が延伸し、さらに該島状の層より深い領域に廻り込んで、ｎ−半導体層の該島状の層より深い領域に空乏層が形成される構成であることを特徴とするショットキーバリアダイオードを提供する。 In order to solve the above-mentioned problems, the present invention provides an n + semiconductor substrate, an n − semiconductor layer formed on the main surface of the n + semiconductor substrate, and a barrier metal formed on the main surface of the n − semiconductor layer. And an anode electrode formed so as to cover the barrier metal, a guard ring composed of a p + layer formed in the depth direction from the main surface of the n − semiconductor layer, and an n + semiconductor substrate formed on the main back surface A Schottky barrier diode including a cathode electrode, wherein the Schottky barrier diode is formed in a depth direction from a main surface of the n − semiconductor layer in a region surrounded by the guard ring, and is connected to each other through only the n − semiconductor layer. A plurality of island-shaped layers of n layers spaced apart from each other, the plurality of island-shaped layers being higher in concentration than the n − semiconductor layer and lower in concentration than the n + semiconductor substrate; When reverse voltage is applied, multiple along the sides of the island-shaped layer of n layers, n - depletion layer extending in the depth direction from the main surface of the semiconductor layer, further crowded around the deeper region island-like layer, n - semiconductor Provided is a Schottky barrier diode characterized in that a depletion layer is formed in a region deeper than the island-like layer.
前記島状の層は、平面視で、ストライプ状又はドット状に形成されている構成としてもよい。 The island-shaped layer may be formed in a stripe shape or a dot shape in plan view.
前記半導体層の主表面及びガードリングの表面上であって、バリアメタルの周囲に酸化膜が形成されている構成としてもよい。 An oxide film may be formed on the main surface of the semiconductor layer and the surface of the guard ring and around the barrier metal.
前記複数の島状の層の個数、平面寸法、深さ及び互いの配置間隔の全て又はいずれか１つ以上を変更することで、空乏層の厚さが変更可能な構成である。 The thickness of the depletion layer can be changed by changing all or any one or more of the number, planar size, depth, and arrangement interval between the plurality of island-like layers.
本発明の構成によれば、次のような効果が生じる。
（１）従来のＪＢＳの構造と比較して電流経路を狭窄することがないために低い順方向電圧ＶＦを実現することができる。
According to the configuration of the present invention, the following effects are produced.
(1) Since the current path is not narrowed compared with the conventional JBS structure, a low forward voltage VF can be realized.
（２）逆方向電圧を印加した際に、アクティブ領域の表面に選択的につくられた島状のｎ層より深い側で、島状のｎ層の両側のバリアメタルとｎ−半導体層とのショットキ接合部からｎ一半導体層を介してＵ字上に空乏層が伸び、空乏層がつながる（ピンチオフする）ために、リーク電流を抑える効果がある。 (2) When a reverse voltage is applied, the barrier metal on both sides of the island-shaped n layer and the n − semiconductor layer are deeper than the island-shaped n layer selectively formed on the surface of the active region. Since the depletion layer extends from the Schottky junction through the n one semiconductor layer onto the U-shape and the depletion layer is connected (pinch off), there is an effect of suppressing the leakage current.
（３）また、アクティブ領域において、島状のｎ層を設けた構成では、ｎ−半導体層の全面にｎ層を設けた場合に生じる逆阻止電圧の低下、及び逆方向電流の増加が起こらない。従って、従来トレードオフとされていた順方向電圧・電流特性（ＶＦ特性）及び逆方向電圧・電流特性（ＩＲ特性）について、バリアメタルによらずに低いＶＦ値のダイオードを簡易なプロセスで製作可能な簡単な構成で、共に改善することができる。 (3) Further, in the configuration in which the island-shaped n layer is provided in the active region, the decrease of the reverse blocking voltage and the increase of the reverse current that occur when the n layer is provided on the entire surface of the n − semiconductor layer do not occur. . Therefore, diodes with low VF values can be manufactured with a simple process regardless of the barrier metal for forward voltage / current characteristics (VF characteristics) and reverse voltage / current characteristics (IR characteristics), which were conventionally traded off. Both can be improved with a simple configuration.
（４）本発明では、複数の島状のｎ層は、ｎ−半導体層を介してのみ互いに間隔をおいて配置されているので、複数の島状のｎ層の間にｐ層を設けるような構成とすることがないので、構成が簡単となり、製造工程もすくなく簡単となる。 (4) In the present invention, since the plurality of island-shaped n layers are spaced apart from each other only through the n − semiconductor layer, a p-layer is provided between the plurality of island-shaped n layers. Therefore, the configuration is simple, and the manufacturing process is simple and simple.
本発明のショットキーバリアダイオードを実施するための形態を実施例に基づき図面を参照して、以下説明する。 A mode for carrying out the Schottky barrier diode of the present invention will be described below with reference to the drawings based on the embodiments.
(原理及び基本的構成）
まず、本発明の原理を説明する。図５（ａ）は、従来例のショットキーバリアダイオード２６の構成を示し、ｎ＋半導体基板１の主表面上にｎ−半導体層２（低濃度ｎ型エピタキシャル層）が積層されており、その上にバリアメタル８を介してアノード電極６が形成されている。バリアメタル８の周囲には酸化膜５が形成されている。
(Principle and basic configuration)
First, the principle of the present invention will be described. FIG. 5A shows a configuration of a conventional Schottky barrier diode 26, in which an n − semiconductor layer 2 (low-concentration n-type epitaxial layer) is laminated on the main surface of an n + semiconductor substrate 1, An anode electrode 6 is formed thereon with a barrier metal 8 interposed. An oxide film 5 is formed around the barrier metal 8.
そして、ｎ−半導体層２内にガードリング４が形成されており、このガードリング４内が整流動作をするアクティブ領域となる領域であって、以下「整流領域」という。ｎ＋半導体基板１の主裏面にカソード電極７が形成されている。 A guard ring 4 is formed in the n − semiconductor layer 2, and the inside of the guard ring 4 serves as an active region that performs a rectifying operation, and is hereinafter referred to as a “rectifying region”. A cathode electrode 7 is formed on the main back surface of the n + semiconductor substrate 1.
このような従来例のショットキーバリアダイオード２６では、逆方向電圧を加えた際に、バリアメタル８とｎ−半導体層２の境界（この境界領域にはシリサイド層が生じている）から矢印に示すようにｎ−半導体層内に向けて空乏層が発生し、この空乏層がｎ−半導体層２の深さ方向（ｎ＋半導体基板１へ向かう方向）に向けて延伸し、厚い空乏層２７となる。 In such a conventional Schottky barrier diode 26, when a reverse voltage is applied, an arrow indicates from the boundary between the barrier metal 8 and the n − semiconductor layer 2 (a silicide layer is generated in this boundary region). n as - depletion toward the semiconductor layer is generated, the depletion layer is n - and extending in the depth direction of the semiconductor layer 2 (n + direction toward the semiconductor substrate 1), a thick depletion layer 27 Become.
この厚い空乏層２７のために、逆方向電圧を加えた際に、リーク電流ＩＲを抑制し、しかも図５（ｂ）において深さ方向の電界強度を模式的に示すように、空乏層２７における電界は高く維持されるので、耐圧が低下することはない。しかしながら、抵抗成分がｎ−半導体層２の抵抗で主に占められる為、順方向電流が流れにくくなり、順方向電圧ＶＦを高める必要が生じる。要するに、順方向電圧・電流特性（以下、「ＶＦ特性」という）が低下する。 Due to the thick depletion layer 27, when a reverse voltage is applied, the leakage current IR is suppressed, and the electric field strength in the depth direction is schematically shown in FIG. Since the electric field is kept high, the breakdown voltage does not decrease. However, since the resistance component is mainly occupied by the resistance of the n − semiconductor layer 2, it becomes difficult for the forward current to flow and the forward voltage VF needs to be increased. In short, the forward voltage / current characteristics (hereinafter referred to as “VF characteristics”) deteriorate.
そこで、このようなＶＦ特性を改善するために、図６（ａ）に示すように、別の従来例のショットキーバリアダイオード３１では、整流領域において、ｎ−半導体層２の主表面（バリアメタル８とｎ−半導体層２の境界）からその深さ方向に向けて、ｎ−半導体層２より高濃度のｎ層３２が形成されている。 Therefore, in order to improve such VF characteristics, as shown in FIG. 6A, in the Schottky barrier diode 31 of another conventional example, the main surface (barrier metal) of the n − semiconductor layer 2 in the rectification region. An n layer 32 having a higher concentration than the n − semiconductor layer 2 is formed from the boundary 8 to the n − semiconductor layer 2 in the depth direction.
この別の従来例のショットキーバリアダイオード３１において、逆方向電圧を印加すると、空乏層が延伸する割合が少なくなり、図５に示す空乏層より薄い空乏層３３が生じる。その結果、バリアメタル８とｎ−半導体層３２の境界に高電界が架かりトンネル電流が増加する為、順方向電流が流れやすくなり、順方向の電圧降下は低下し、ＶＦ特性は改善される。 In this other conventional Schottky barrier diode 31, when a reverse voltage is applied, the ratio of the depletion layer extending decreases, and a depletion layer 33 thinner than the depletion layer shown in FIG. 5 is generated. As a result, since a high electric field is applied to the boundary between the barrier metal 8 and the n − semiconductor layer 32 and the tunnel current increases, the forward current easily flows, the forward voltage drop decreases, and the VF characteristics are improved. .
しかし、その反面、図６（ｂ）に模式的に示すように、ｎ層３２に生じる電界は、深さ方向（ｎ＋半導体基板１へ向かう方向）にいくに従って急激に小さくなる。これは、空乏層３３に電界が集中し電界が強くなるが、空乏層３３が薄いと電界が急激に小さくなるからである。 However, on the other hand, as schematically shown in FIG. 6B, the electric field generated in the n layer 32 decreases rapidly in the depth direction (n + direction toward the semiconductor substrate 1). This is because the electric field concentrates on the depletion layer 33 and the electric field becomes strong, but when the depletion layer 33 is thin, the electric field rapidly decreases.
空乏層３３の幅が狭くなると、小さな逆方向電圧を加えても、カソード電極７からの電界がショットキ接合部に作用してブレークダウン（絶縁破壊）する。 When the width of the depletion layer 33 becomes narrower, even if a small reverse voltage is applied, the electric field from the cathode electrode 7 acts on the Schottky junction to cause breakdown (dielectric breakdown).
つまり、逆方向電圧を加えた際の耐圧（逆耐圧）は、電界についての、ｎ層３２からｎ−半導体層２にかけての深さ方向の積分値であり、ｎ層３２に生じる電界は、空乏層が薄い場合には深さ方向にいくに従って急激に小さくなるからその積分値が小さくなり、耐圧は低くなる。 That is, the breakdown voltage (reverse breakdown voltage) when a reverse voltage is applied is an integral value of the electric field in the depth direction from the n layer 32 to the n − semiconductor layer 2, and the electric field generated in the n layer 32 is depleted. When the layer is thin, the integral value becomes small and the withstand voltage becomes low because the layer rapidly decreases in the depth direction.
このように、ショットキ接合部に面して濃度の高いｎ層３２を設けると、低い逆方向電圧でバリアメタル８とｎ−半導体層３２の境界が臨界電界に達し、絶縁破壊を生じる可能性がある。つまり、順方向電圧ＶＦを低下させＶＦ特性を改善しようとすることと、リーク電流ＩＲを小さくし、耐圧を高め逆方向電圧・電流特性（以下、「ＩＲ特性」という）を改善することとは、相反する（トレードオフ）こととなる。 As described above, when the n layer 32 having a high concentration is provided facing the Schottky junction, the boundary between the barrier metal 8 and the n − semiconductor layer 32 reaches a critical electric field with a low reverse voltage, and there is a possibility that dielectric breakdown may occur. is there. In other words, reducing the forward voltage VF to improve the VF characteristics, and reducing the leakage current IR, increasing the breakdown voltage, and improving the reverse voltage / current characteristics (hereinafter referred to as “IR characteristics”). This is a contradiction (trade-off).
そこで、本発明のショットキーバリアダイオードは、構成、作用等の詳細は実施例において詳記するが、図４（ａ）に示すように、ガードリング４で囲まれた整流領域（アクティブ領域）において、ｎ−半導体層２の主表面からその深さ方向（ｎ＋半導体基板に向かう方向）に向う複数の島状のｎ層３（濃度がｎ−半導体層より高い）を、バリアメタル８とｎ−半導体層２の境界に沿うように、間隔をおいて設け、しかも複数の島状のｎ層３の間にはｎ−半導体層２が介在しているだけであり、特許文献１のようにＰ層又はトレンチ構造は設けられていない簡単な構成とした。 Therefore, the Schottky barrier diode of the present invention will be described in detail in the embodiment in terms of configuration, operation, etc., but as shown in FIG. 4A, in the rectification region (active region) surrounded by the guard ring 4 , A plurality of island-shaped n layers 3 (concentration higher than that of the n − semiconductor layer) from the main surface of the n − semiconductor layer 2 in the depth direction (direction toward the n + semiconductor substrate) - along the boundary of the semiconductor layer 2, spaced, yet between the plurality of island-shaped n-layer 3 n - is only the semiconductor layer 2 is interposed, as in Patent Document 1 A simple structure in which no P layer or trench structure is provided.
このような本発明のショットキーバリアダイオードによると、逆方向電圧をかけると、図４（ｂ）に模式的に示すように、空乏層は島状のｎ層３の部分については延伸が抑えられ薄い空乏層２１が形成されるが、それとは別に空乏層が、矢印のように島状のｎ層３の側面に沿って、ｎ−半導体層２の深さ方向に延伸する。 According to such a Schottky barrier diode of the present invention, when a reverse voltage is applied, as shown schematically in FIG. 4B, the depletion layer can be prevented from stretching in the island-shaped n layer 3 portion. A thin depletion layer 21 is formed. Separately, the depletion layer extends in the depth direction of the n − semiconductor layer 2 along the side surface of the island-shaped n layer 3 as indicated by an arrow.
この空乏層の延伸の度合いは、逆方向電圧の大きさに応じて異なるが、逆方向電圧を大きくすると深く延伸し、島状のｎ層の下方まで廻り込んで空乏層２３を生じることとなる。 The degree of extension of the depletion layer varies depending on the magnitude of the reverse voltage, but when the reverse voltage is increased, the depletion layer extends deeply and goes down below the island-shaped n layer to generate the depletion layer 23. .
島状のｎ層３におけるバリアメタル８との境界近傍については空乏層２１の延伸が薄く抑えられ、順方向電流が低下することがなく、順方向電圧ＶＦは高くならない。そして、空乏層２１は薄いので、電界は深さ方向において急激に低下する。この現象だけをみると、上記別の従来例のショットキーバリアダイオード３１の場合のように耐圧の低下の原因となる。 In the vicinity of the boundary between the island-like n layer 3 and the barrier metal 8, the extension of the depletion layer 21 is suppressed thin, the forward current does not decrease, and the forward voltage VF does not increase. And since the depletion layer 21 is thin, an electric field falls rapidly in the depth direction. If only this phenomenon is observed, it causes a decrease in breakdown voltage as in the case of the Schottky barrier diode 31 of another conventional example.
しかしながら、島状のｎ層３の下方に空乏層２３が生じるので、この空乏層２３によって、電界強度はさらには急激に低下することなく、空乏層の深さ方向の延伸状態に応じてゆっくり低下し、所定の電界強度を維持する。この空乏層２３における電界によって、カソード電極７の電界をブロックし、逆方向電圧をかけた際の耐圧の低下を防ぐことができ、しかもリーク電流ＩＲを低く抑えることができる。 However, since the depletion layer 23 is formed below the island-shaped n layer 3, the depletion layer 23 slowly decreases according to the extending state in the depth direction of the depletion layer without further rapidly decreasing the electric field strength. And a predetermined electric field strength is maintained. By the electric field in the depletion layer 23, the electric field of the cathode electrode 7 can be blocked to prevent a decrease in breakdown voltage when a reverse voltage is applied, and the leakage current IR can be suppressed to a low level.
よって、本来トレードオフの関係にあるＶＦ特性及びＩＲ特性の両者を改善することが可能となり、所要の耐圧も維持することが可能となる。 Therefore, it is possible to improve both the VF characteristic and the IR characteristic that are originally in a trade-off relationship, and it is possible to maintain a required breakdown voltage.
本発明のショットキーバリアダイオードの原理は、以上のとおりであるが、この原理に基づく本発明のショットキーバリアダイオードは、基本的な構成として、第１導電型の半導体基板と、該第１導電型の半導体基板より濃度の低く、第１導電型の半導体基板の主表面上に形成された第１導電型の半導体層と、第１導電型の半導体層の主表面上に形成されたバリアメタルと、バリアメタル上を覆うように形成されたアノード電極と、第１導電型の半導体層の主表面から半導体基板の方向である深さ方向に向けて形成された第２導電型の半導体層から成るガードリングと、第１導電型の半導体基板の主裏面に形成されたカソード電極と、を備えている。 The principle of the Schottky barrier diode of the present invention is as described above. The Schottky barrier diode of the present invention based on this principle has, as a basic configuration, a first conductivity type semiconductor substrate and the first conductivity type. The first conductivity type semiconductor layer having a lower concentration than the first type semiconductor substrate and formed on the main surface of the first conductivity type semiconductor substrate, and the barrier metal formed on the main surface of the first conductivity type semiconductor layer An anode electrode formed so as to cover the barrier metal, and a second conductivity type semiconductor layer formed from the main surface of the first conductivity type semiconductor layer toward the depth direction which is the direction of the semiconductor substrate. And a cathode electrode formed on the main back surface of the first conductivity type semiconductor substrate.
そして、このような構成において、本発明のショットキーバリアダイオードは、ガードリングで囲まれた領域において、第１導電型の半導体層より高く第１導電型の半導体基板より低い濃度を有し、第１導電型の半導体層の主表面から深さ方向に向けて形成され、互いに第１導電型の半導体層のみを介して間隔をおいて配置された複数の第１導電型の島状の層を備えており、逆方向電圧を印加すると、複数の島状の層の側面に沿って、第１導電型の半導体層の主表面から深さ方向に向けて空乏層が延伸し、さらに第１導電型の島状の層より深い領域に廻り込んで、第１導電型の半導体層における島状の層より深い領域に空乏層が形成される構成を特徴とする。 In such a configuration, the Schottky barrier diode of the present invention has a concentration higher than the first conductivity type semiconductor layer and lower than the first conductivity type semiconductor substrate in the region surrounded by the guard ring, A plurality of first conductivity type island-like layers formed in the depth direction from the main surface of the one conductivity type semiconductor layer and spaced apart from each other only through the first conductivity type semiconductor layer. When a reverse voltage is applied, the depletion layer extends from the main surface of the first conductivity type semiconductor layer in the depth direction along the side surfaces of the plurality of island-shaped layers, and further the first conductivity It is characterized in that a depletion layer is formed in a region deeper than the island-shaped layer in the semiconductor layer of the first conductivity type by going into a region deeper than the island-shaped layer of the type.
本発明のショットキーバリアダイオードの実施例を以下説明する。この実施例のショットキーバリアダイオード１１では、第１導電型をｎ型とし、第２導電型をｐ型とする。また、この実施例では、ｎ型不純物層として、ｎ−、ｎ、ｎ＋、の記号を用いているが、ｎ型不純物濃度は、ｎ−＜ｎ＜ｎ＋の順に高いものとする。 Examples of the Schottky barrier diode of the present invention will be described below. In the Schottky barrier diode 11 of this embodiment, the first conductivity type is n-type and the second conductivity type is p-type. In this embodiment, the symbols n − , n, and n + are used as the n-type impurity layer. The n-type impurity concentration is assumed to increase in the order of n − <n <n + .
図１は、本発明の実施例のショットキーバリアダイオード１１の構成を説明する図である。Ｓｉ（シリコン）から形成されたｎ＋半導体基板１の主表面１２上に１２μｍの厚さのｎ−半導体層２がエピタキシヤル成長で形成されている。ｎ−半導体層２の比抵抗を２．８Ω・ｃｍとする。 FIG. 1 is a diagram illustrating the configuration of a Schottky barrier diode 11 according to an embodiment of the present invention. An n − semiconductor layer 2 having a thickness of 12 μm is formed by epitaxial growth on a main surface 12 of an n + semiconductor substrate 1 made of Si (silicon). The specific resistance of the n − semiconductor layer 2 is 2.8 Ω · cm.
ｎ−半導体層２の主表面１３上に略リング状に電界を緩和させるための耐圧構造が配置されている。この実施例では、耐圧構造は、ガードリング４と酸化膜５（絶縁膜）が配置されている。 On the main surface 13 of the n − semiconductor layer 2, a breakdown voltage structure for relaxing the electric field in a substantially ring shape is arranged. In this embodiment, the guard ring 4 and the oxide film 5 (insulating film) are arranged in the breakdown voltage structure.
ガードリング４はｐ＋層で形成され、酸化膜５はＳｉＯ２（二酸化珪素）で形成されている。酸化膜５の開口内でありガードリング４（略リング状の耐圧構造）の内側は、整流領域１６（アクティブ領域）として機能する。 The guard ring 4 is formed of a p + layer, and the oxide film 5 is formed of SiO 2 (silicon dioxide). Inside the opening of the oxide film 5 and inside the guard ring 4 (substantially ring-shaped withstand voltage structure) functions as a rectifying region 16 (active region).
この整流領域１６のｎ−半導体層２内において、主表面１３から深さ方向（ｎ＋半導体基板１の方向）に向けて、複数のｎ層から成る島状のｎ層３（この実施例の説明では「島状のｎ層」という）が形成されている。島状のｎ層３のドーパントとして、Ａｓを用いて、ドーズ量を２×１０１５ｉｏｎｓ／ｃｍ２とする。 In the n − semiconductor layer 2 of the rectifying region 16, an island-shaped n layer 3 composed of a plurality of n layers from the main surface 13 toward the depth direction (n + direction of the semiconductor substrate 1) (in this embodiment) In the description, an “island-like n layer” is formed. As is used as the dopant of the island-shaped n layer 3 and the dose is set to 2 × 10 15 ions / cm 2 .
複数の島状のｎ層３は、平面視では、ｎ−半導体層２のみを介して互いに間隔をおいて島状（アイランド状）に形成されるが、具体的な平面形状は、例えば、ストライプ状（帯状）又はドット状（例．円、多角形等）に形成されている。 The plurality of island-shaped n layers 3 are formed in an island shape (island shape) at a distance from each other via only the n − semiconductor layer 2 in a plan view. It is formed in a shape (band shape) or dot shape (eg, circle, polygon, etc.).
この実施例では島状のｎ層３は、図１（ｂ）に示すように、ストライプ状に形成されており、その幅ｗは０．１μｍ〜０．４μｍであり、深さｄは、０．２５μｍである。複数の島状のｎ層３の相互の間隔であるピッチｓは、２．０μｍである。 In this embodiment, as shown in FIG. 1B, the island-shaped n layer 3 is formed in a stripe shape, the width w is 0.1 μm to 0.4 μm, and the depth d is 0. .25 μm. The pitch s, which is the distance between the plurality of island-shaped n layers 3, is 2.0 μm.
整流領域１６の全面を覆うように、ｎ−半導体層２の主表面１３上にバリアメタル８が形成されている。バリアメタル８は、その材料として、例えば、ＰｄＭｏが使用される。バリアメタル８及び酸化膜５の表面上にアノード電極６が形成されている。また、ｎ＋半導体基板１１の主裏面１７にカソード電極７が形成されている。 Barrier metal 8 is formed on main surface 13 of n − semiconductor layer 2 so as to cover the entire surface of rectifying region 16. For example, PdMo is used as the material of the barrier metal 8. An anode electrode 6 is formed on the surfaces of the barrier metal 8 and the oxide film 5. A cathode electrode 7 is formed on the main back surface 17 of the n + semiconductor substrate 11.
島状のｎ層３とバリアメタル８の接合部１８のバリアハイトは、ｎ−半導体層２とバリアメタル８の接合部１９のバリアハイトと比較すると変わらないが、トンネル現象の大小により電流の流れ易さが違ってくる。 The barrier height of the junction 18 between the island-shaped n layer 3 and the barrier metal 8 is not different from the barrier height of the junction 19 between the n − semiconductor layer 2 and the barrier metal 8, but the current easily flows due to the size of the tunnel phenomenon. Is different.
接合部１８では、ｎ−半導体層２よりドーピング濃度の高い島状のｎ層３を設けることで、空乏層２１の深さ方向への延伸が小さくなり、その深さ方向の幅が小さくなるのでトンネル電流がより多く流れ、オーミック接触が形成されることとなる。 By providing the island-shaped n layer 3 having a higher doping concentration than the n − semiconductor layer 2 at the junction 18, the extension in the depth direction of the depletion layer 21 is reduced, and the width in the depth direction is reduced. More tunnel current flows and ohmic contact is formed.
また、島状のｎ層３はｎ−半導体層２よりドーピング濃度が高いために、電圧を印加した際に、接合部１８は接合部１９より接合界面に高い電界がかかり、トンネル電流が多くなる。接合部１９は、接合界面に高い電界がかからないため、トンネル電流は少ない。 Further, since the island-like n layer 3 has a higher doping concentration than the n − semiconductor layer 2, when a voltage is applied, the junction 18 is subjected to a higher electric field at the junction interface than the junction 19, and the tunnel current increases. . Since the junction 19 does not apply a high electric field to the junction interface, the tunnel current is small.
これにより、ショットキー障壁ができても、コンタクト抵抗を低減することができる。本発明の構造は、このような接合部１８を設ける構成によって、トンネル電流が多く流れるため、順方向電圧は低くなり、低いＶＦ特性が得られる。 Thereby, even if a Schottky barrier is formed, the contact resistance can be reduced. In the structure of the present invention, since a large tunnel current flows due to the configuration in which such a junction portion 18 is provided, the forward voltage is lowered and low VF characteristics are obtained.
ところで、この実施例のショットキーバリアダイオードに逆方向電圧を印加していくと、図２（ａ）に示すように、島状のｎ層３の両側において、ｎ−半導体層の主表面１２（ｎ−半導体層とバリアメタルとの接合部）から、ｎ−半導体層１内に空乏層２２が生じ、島状のｎ層３の側面に沿って深さ方向に延伸する。 By the way, when a reverse voltage is applied to the Schottky barrier diode of this embodiment, the main surface 12 of the n − semiconductor layer (on both sides of the island-shaped n layer 3 (see FIG. 2A)). The depletion layer 22 is generated in the n − semiconductor layer 1 from the junction of the n − semiconductor layer and the barrier metal, and extends in the depth direction along the side surface of the island-shaped n layer 3.
そして、さらに図２（ｂ）に示すように、空乏層２２は、島状のｎ層３の両側から島状のｎ層３の下方に向けて曲がるようにして回り込む。このような延伸乃至回り込みの程度は、逆方向電圧が大きくなると、大きくなる。 Further, as shown in FIG. 2 (b), the depletion layer 22 turns around so as to bend from both sides of the island-shaped n layer 3 toward the lower side of the island-shaped n layer 3. The extent of such stretching or wrapping increases as the reverse voltage increases.
そして、約１Ｖで、島状のｎ層３の両側に沿って深さ方向に延伸してきた空乏層２２が、図２（ｂ）の鎖線で示すように、島状のｎ層３より深い側においてＵ字状につながる（ピンチオフする）。 The depletion layer 22 extending in the depth direction along both sides of the island-shaped n layer 3 at about 1 V is deeper than the island-shaped n layer 3 as indicated by a chain line in FIG. Leads to a U-shape (pinch-off).
その結果、図２（ｃ）に示すように、ｎ−半導体層２内の島状のｎ層３より深い位置に、深さ方向に幅の厚い空乏層２３が発生し、逆方向電圧を印加した際に、リーク電流ＩＲの流れを抑える効果が生じる。 As a result, as shown in FIG. 2C, a depletion layer 23 having a large width in the depth direction is generated at a position deeper than the island-shaped n layer 3 in the n − semiconductor layer 2, and a reverse voltage is applied. When it does, the effect which suppresses the flow of leak current IR arises.
本発明者は、前記した従来のトレードオフの問題を解決すべき研究開発を鋭意行っていた過程で、島状のｎ層３の両側において、接合部１９から空乏層２２がｎ−半導体層２内に延伸し、Ｕ字状につながるという知見を得た。本発明者は、この知見に着目し、これを活かして、リーク電流ＩＲを抑え、高耐圧を実現する構成とした。 The present inventor has conducted research and development that should solve the conventional trade-off problem described above, and the depletion layer 22 is formed from the junction 19 to the n − semiconductor layer 2 on both sides of the island-shaped n layer 3. It has been found that it extends inward and leads to a U-shape. The inventor paid attention to this knowledge, and made use of this knowledge to suppress the leak current IR and realize a high breakdown voltage.
この点について以下さらに図３において説明する。空乏層２２がＵ字状につながった時点で、整流領域１６には、接合部１８の界面から深さ方向（ｎ＋半導体基板１へ向かう方向）に向けて存在する上側の空乏層２１と、ｎ−半導体層内で島状のｎ層３の下方に存在する下側の空乏層２３という２つの空乏層が存在する。 This point will be further described with reference to FIG. At the time when the depletion layer 22 is connected in a U shape, the rectification region 16 has an upper depletion layer 21 existing in the depth direction (direction toward the n + semiconductor substrate 1) from the interface of the junction 18; There are two depletion layers, a lower depletion layer 23 existing below the island-like n layer 3 in the n − semiconductor layer.
単位電圧印加に対して、上側の空乏層２１の延伸（広がり）は小さく、深さ方向の幅は小さい（薄い）が、空乏層２２の延伸は大きくその結果生じた下側の空乏層２３の深さ方向の幅は大きく（厚く）なる。よって、空乏層の占める割合の殆どは、空乏層２３で占めることになる。全体の空乏層の厚みが大きくなる。 When the unit voltage is applied, the extension (spread) of the upper depletion layer 21 is small and the width in the depth direction is small (thin), but the extension of the depletion layer 22 is large, and the resulting depletion layer 23 of the lower depletion layer 23 is formed. The width in the depth direction becomes large (thick). Therefore, most of the ratio occupied by the depletion layer is occupied by the depletion layer 23. The thickness of the entire depletion layer is increased.
空乏層２１の深さ方向の幅は小さく薄いので、図３に示すように、電界は深さ方向に向けて急激に低下し、接合部１８にかかる電界が緩和される。また、空乏層２３の深さ方向の幅は大きく厚いので、空乏層における電界は徐々に低下し、この空乏層２３内の電界について、深さ方向の積分値（この積分値は耐圧に対応する）はある程度大きい。 Since the width in the depth direction of the depletion layer 21 is small and thin, as shown in FIG. 3, the electric field rapidly decreases in the depth direction, and the electric field applied to the junction 18 is relaxed. In addition, since the width in the depth direction of the depletion layer 23 is large and thick, the electric field in the depletion layer gradually decreases, and the integration value in the depth direction (this integration value corresponds to the breakdown voltage) of the electric field in the depletion layer 23. ) Is somewhat large.
そのために、逆方向電圧をかけた際に、カソード電極７により生じる電界が空乏層２３の電界でブロックされて、接合部１８に到達せず影響しないために、接合部１８にかかる電界が、全体として緩和され、耐圧が低下することはない。 For this reason, when a reverse voltage is applied, the electric field generated by the cathode electrode 7 is blocked by the electric field of the depletion layer 23 and does not reach the junction 18 so that the electric field applied to the junction 18 is not affected. And the withstand voltage is not lowered.
これによって、本発明のショットキーバリアダイオードでは、逆方向電圧を印加した際に、本来生じやすいトンネル電流に起因する大電流は見られず、また、小さな電圧で絶縁破壊電圧に到達してしまうという現象も生じない。そのため、本発明のショットキーバリアダイオードでは、島状のｎ層３を設けないショットキーバリアダイオードと同じように、１２０Ｖ以上の高耐圧を実現することが可能になる。 As a result, in the Schottky barrier diode of the present invention, when a reverse voltage is applied, a large current caused by a tunnel current that tends to occur is not seen, and the breakdown voltage is reached with a small voltage. There is no phenomenon. Therefore, in the Schottky barrier diode of the present invention, a high breakdown voltage of 120 V or higher can be realized as in the case of the Schottky barrier diode in which the island-shaped n layer 3 is not provided.
従って、本発明によれば、特許文献１記載の発明のように、複数の島状のｎ層３の間にｐ層を設けるような構成とすることがなく、複数の島状のｎ層３は、ｎ−半導体層２を介してのみ互いに間隔をおいて配置されているという、きわめて単純な構成によって、順方向電圧をかけた際に低いＶＦ特性とするとともに、逆方向電圧をかけた際に、低いＩＲ特性を得ることができ、また耐圧を低下させることもない。 Therefore, according to the present invention, unlike the invention described in Patent Document 1, there is no configuration in which a p layer is provided between a plurality of island-shaped n layers 3. Have a low VF characteristic when a forward voltage is applied and a reverse voltage when applied by a very simple configuration in which they are spaced apart from each other only via the n − semiconductor layer 2. In addition, low IR characteristics can be obtained, and the breakdown voltage is not reduced.
本発明のショットキーバリアダイオード１１の実施例は以上の説明のとおりであるが、整流領域１６に形成した複数の島状のｎ層３の個数、寸法（例．ストライプの横幅、縦幅、深さ等）、ピッチ（配置間隔）、ショットキ接合面全体に対する面積の割合等を変えることによって、空乏層の発生状態（空乏層の厚み、領域等）を変え、所定のＩＲ特性を備えたショットキーバリアダイオードを意図的に構成することも可能である。 The embodiment of the Schottky barrier diode 11 of the present invention is as described above. However, the number and dimensions of the plurality of island-like n layers 3 formed in the rectifying region 16 (eg, the horizontal width, vertical width, depth of the stripe) Etc.), pitch (arrangement interval), ratio of area to the entire Schottky junction surface, etc. are changed to change the depletion layer generation state (depletion layer thickness, region, etc.), and Schottky with predetermined IR characteristics. It is also possible to construct the barrier diode intentionally.
以上、本発明のショットキーバリアダイオードを実施するための形態を実施例に基づいて説明したが、本発明はこのような実施例に限定されるものではなく、特許請求の範囲に記載された技術的事項の範囲内でいろいろな実施例があることは言うまでもない。 As mentioned above, although the form for implementing the Schottky barrier diode of this invention was demonstrated based on the Example, this invention is not limited to such an Example, The technique described in the claim It goes without saying that there are various embodiments within the scope of the subject matter.
本発明のショットキーバリアダイオードは上記のような構成であるから、電力変換器の省エネ化、というメリットを有する。これをもって、省エネ社会、低炭素社会を実現することを期待できる。 Since the Schottky barrier diode of the present invention is configured as described above, it has an advantage of energy saving of the power converter. With this, we can expect to realize an energy-saving society and a low-carbon society.
１ ｎ＋半導体基板
２ ｎ−半導体層
３ 島状のｎ層
４ ガードリングを構成するＰ層
５ 酸化膜（ＳｉＯ２膜）
６ アノード電極メタル
７ カソードメタル
８ バリアメタル
１１ ショットキーバリアダイオード
１２ ｎ＋半導体基板の主表面
１３ ｎ−半導体層の主表面
１６ 整流領域
１７ ｎ＋半導体基板の主裏面
１８ 島状のｎ層とバリアメタルの接合部
１９ ｎ−半導体層とバリアメタルの接合部
２１ 上側の空乏層
２２ 島状のｎ層の側面に沿って延伸する空乏層
２３ 下側の空乏層
２６ 従来例のショットキーバリアダイオード
２７ 空乏層
３１ 別の従来例のショットキーバリアダイオード
３２ ｎ層
３３ 空乏層
1 n + semiconductor substrate 2 n - P layer 5 oxide film constituting the semiconductor layer 3 island-shaped n layer 4 guard ring (SiO 2 film)
6 Anode electrode metal 7 Cathode metal 8 Barrier metal 11 Schottky barrier diode 12 n + Main surface of semiconductor substrate 13 n − Main surface of semiconductor layer 16 Rectification region 17 n + Main back surface of semiconductor substrate 18 Island-shaped n layer and barrier metal junction 19 n - semiconductor layer and the barrier depletion 26 conventional example of the depletion layer 23 below the extending along the sides of the joint 21 above the depletion layer 22 island-shaped n-layer of the metal of the Schottky barrier diode 27 Depletion layer 31 Another conventional Schottky barrier diode 32 n layer 33 depletion layer
Claims (5)
ガードリングで囲まれた領域において、第１導電型の半導体層の主表面から深さ方向に向けて形成され、互いに第１導電型の半導体層のみを介して間隔をおいて配置された複数の第１導電型の島状の層を備えており、該第１導電型の島状の層は、第１導電型の半導体層より高濃度であって第１導電型の半導体基板より低濃度であり、
逆方向電圧を印加すると、複数の第１導電型の島状の層のそれぞれ側面に沿って、第１導電型の半導体層の主表面から深さ方向に向けて空乏層が延伸し、さらに該島状の層より深い領域に廻り込んで、第１導電型の半導体層の該島状の層より深い領域に空乏層が形成される構成であることを特徴とするショットキーバリアダイオード。 A first conductivity type semiconductor substrate; a first conductivity type semiconductor layer formed on a main surface of the first conductivity type semiconductor substrate and having a lower concentration than the first conductivity type semiconductor substrate; and a first conductivity type semiconductor substrate. A barrier metal formed on the main surface of the semiconductor layer, an anode electrode formed to cover the barrier metal, and a direction from the main surface of the first conductivity type semiconductor layer to the first conductivity type semiconductor substrate. A Schottky barrier diode comprising a guard ring made of a second conductivity type semiconductor layer formed in the depth direction and a cathode electrode formed on the main back surface of the first conductivity type semiconductor substrate. ,
In the region surrounded by the guard ring, a plurality of first conductivity type semiconductor layers are formed in the depth direction from the main surface and are spaced from each other only through the first conductivity type semiconductor layers. A first conductivity type island-shaped layer, the first conductivity type island-shaped layer having a higher concentration than the first conductivity type semiconductor layer and a lower concentration than the first conductivity type semiconductor substrate; Yes,
When a reverse voltage is applied, a depletion layer extends in the depth direction from the main surface of the first conductivity type semiconductor layer along the side surfaces of each of the plurality of first conductivity type island-shaped layers. A Schottky barrier diode characterized in that a depletion layer is formed in a region deeper than the island-shaped layer of the first conductivity type semiconductor layer by going into a region deeper than the island-shaped layer.
ガードリングで囲まれた領域において、ｎ−半導体層の主表面から深さ方向に向けて形成され、互いにｎ−半導体層のみを介して間隔をおいて配置されたｎ層の複数の島状の層を備えており、該複数の島状の層は、ｎ−半導体層より高濃度であってｎ＋半導体基板より低濃度であり、
逆方向電圧を印加すると、複数のｎ層の島状の層の側面に沿って、ｎ−半導体層の主表面から深さ方向に向けて空乏層が延伸し、さらに該島状の層より深い領域に廻り込んで、ｎ−半導体層の該島状の層より深い領域に空乏層が形成される構成であることを特徴とするショットキーバリアダイオード。 An n + semiconductor substrate, an n − semiconductor layer, a barrier metal formed on the main surface of the n − semiconductor layer, a barrier metal formed on the main surface of the n + semiconductor substrate, and a barrier metal. A Schottky barrier diode comprising : an anode electrode; a guard ring comprising a p + layer formed in a depth direction from the main surface of the n − semiconductor layer; and a cathode electrode formed on the main back surface of the n + semiconductor substrate. Because
In the region surrounded by the guard ring, n - is formed toward the depth direction from the main surface of the semiconductor layer, n mutually - semiconductor layer only a plurality of island-shaped n-layer which are spaced apart via The plurality of island-shaped layers is higher in concentration than the n − semiconductor layer and lower in concentration than the n + semiconductor substrate;
When a reverse voltage is applied, the depletion layer extends in the depth direction from the main surface of the n − semiconductor layer along the side surfaces of the plurality of n-layer island-shaped layers, and further deeper than the island-shaped layers. A Schottky barrier diode, characterized in that a depletion layer is formed in a region deeper than the island-shaped layer of the n − semiconductor layer around the region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012039376A JP2013175607A (en) | 2012-02-24 | 2012-02-24 | Schottky barrier diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012039376A JP2013175607A (en) | 2012-02-24 | 2012-02-24 | Schottky barrier diode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013175607A true JP2013175607A (en) | 2013-09-05 |
Family
ID=49268262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012039376A Pending JP2013175607A (en) | 2012-02-24 | 2012-02-24 | Schottky barrier diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013175607A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946374A (en) * | 2016-10-12 | 2018-04-20 | 重庆中科渝芯电子有限公司 | A kind of Schottky rectifier and manufacture method with surface impurity concentration regulatory region |
| CN107946373A (en) * | 2016-10-12 | 2018-04-20 | 重庆中科渝芯电子有限公司 | A kind of shallow embedding floor height pressure Schottky rectifier and its manufacture method |
| WO2021261075A1 (en) * | 2020-06-22 | 2021-12-30 | ソニーセミコンダクタソリューションズ株式会社 | Antenna device, rectifier circuit, power supply device and electronic device |
-
2012
- 2012-02-24 JP JP2012039376A patent/JP2013175607A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946374A (en) * | 2016-10-12 | 2018-04-20 | 重庆中科渝芯电子有限公司 | A kind of Schottky rectifier and manufacture method with surface impurity concentration regulatory region |
| CN107946373A (en) * | 2016-10-12 | 2018-04-20 | 重庆中科渝芯电子有限公司 | A kind of shallow embedding floor height pressure Schottky rectifier and its manufacture method |
| WO2021261075A1 (en) * | 2020-06-22 | 2021-12-30 | ソニーセミコンダクタソリューションズ株式会社 | Antenna device, rectifier circuit, power supply device and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4843253B2 (en) | Power semiconductor device | |
| JP5787853B2 (en) | Power semiconductor device | |
| JP4621708B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9147758B2 (en) | Semiconductor device | |
| US20140361312A1 (en) | Semiconductor device | |
| WO2015145929A1 (en) | Semiconductor device | |
| US20110227187A1 (en) | Schottky barrier semiconductor device | |
| US9082815B2 (en) | Semiconductor device having carrier extraction in electric field alleviating layer | |
| US20170294526A1 (en) | Reverse-conducting semiconductor device | |
| WO2015166608A1 (en) | Silicon carbide semiconductor device | |
| JP6214680B2 (en) | Silicon carbide semiconductor device | |
| JP5711646B2 (en) | diode | |
| JP2012124329A (en) | SiC SEMICONDUCTOR DEVICE | |
| JP2021022745A (en) | Nitride semiconductor device | |
| KR20110094066A (en) | Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device | |
| JPWO2011024214A1 (en) | Fast recovery diode | |
| JP2019500746A (en) | Area efficient floating field ring termination | |
| JP2014060376A (en) | Schottky barrier diode and manufacturing method of the same | |
| US9613951B2 (en) | Semiconductor device with diode | |
| JP2013175607A (en) | Schottky barrier diode | |
| JP2008251925A (en) | Diode | |
| JP2005243716A (en) | Semiconductor device | |
| US8648447B2 (en) | Semiconductor rectifier device | |
| JP2013201450A (en) | Semiconductor device | |
| KR101477358B1 (en) | Semiconductor device and method for manufacturing the same |