JP2006154722A - Ｃｕ／ｌｏｗ−ｋ多層配線構造のアッシング残渣の剥離液及び剥離方法 - Google Patents

Ｃｕ／ｌｏｗ−ｋ多層配線構造のアッシング残渣の剥離液及び剥離方法 Download PDF

Info

Publication number
JP2006154722A
JP2006154722A JP2005134250A JP2005134250A JP2006154722A JP 2006154722 A JP2006154722 A JP 2006154722A JP 2005134250 A JP2005134250 A JP 2005134250A JP 2005134250 A JP2005134250 A JP 2005134250A JP 2006154722 A JP2006154722 A JP 2006154722A
Authority
JP
Japan
Prior art keywords
acid
low
ashing
film
stripping solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005134250A
Other languages
English (en)
Inventor
Mitsushi Itano
充司 板野
Takehiko Kezuka
健彦 毛塚
Takashi Kanemura
崇 金村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries Ltd filed Critical Daikin Industries Ltd
Priority to JP2005134250A priority Critical patent/JP2006154722A/ja
Priority to US11/259,128 priority patent/US20060091355A1/en
Publication of JP2006154722A publication Critical patent/JP2006154722A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Cleaning By Liquid Or Steam (AREA)

Abstract

【課題】アッシング残渣の剥離液を提供する。
【解決手段】0.007〜0.04mol/kgの酸、前記酸の２０倍以上の濃度の非金属フッ化物塩および水を含む、ドライエッチング及び／又はアッシングにより生じたCu/low-k多層配線構造のアッシング残渣の剥離液。
【選択図】なし

Description

本発明は、Cu/Low-k多層配線構造におけるダマシン構造およびデュアルダマシン構造の形成、リソグラフィーなど一部のプロセスのやり直し(リワーク)などの半導体の製造プロセスや液晶パネル素子において、Low-k膜やシリコン含有膜に対する薬液によるエッチングを抑制してレジスト、反射防止膜、埋め込み材およびドライエッチング残渣などの不要物の有無にかかわらず、アッシング(灰化)時に形成された、Cu/low-k多層配線構造のアッシング残渣を選択的に除去するための剥離液及び該剥離液を用いてこれらを剥離除去する方法に関するものである。
近年まで、配線材料としてAlあるいはAl合金などを用い、層間絶縁膜としてSiO2膜を使用するAl/SiO2多層配線構造の半導体デバイスが中心に製作されてきた。現在は、デバイスの微細化に伴う配線遅延を低減するため、配線材料として抵抗値の低いCuを用い、SiO2膜の代わりに層間絶縁膜として配線間容量の小さいlow-k膜（低誘電率膜）を用いるCu/low-k多層配線構造が開発されている。
Cu/low-k多層配線構造では、ドライエッチングにより、まずlow-k膜に溝(トレンチ)や穴(ビアホール)を加工し、その加工部分に主に銅などの配線材料を埋め込み、配線構造を形成するダマシンといわれる方法により加工が行われる。さらに、デュアルダマシン法においては、配線のためのトレンチとビアホールを同時にlow-k膜に形成し、その後、銅などの配線材料を埋め込む。
デュアルダマシン構造の形成には、ビアホールを先に形成した後、配線のための溝を形成するビアファーストプロセス、この逆の順序で配線のためのトレンチを先に形成した後、ビアホールを形成するトレンチファーストプロセス、その他にミドルファーストプロセス、デュアルハードマスクプロセス、トリプルハードマスクプロセスなどがある。
ビアファーストのプロセスにおいては、埋め込み材が使用されることが多い。ビアホールをドライエッチングにより形成した後、埋め込み材を埋め込み、トレンチを形成するためのリソグラフィーを行い、ドライエッチングする。その後、埋め込み材は選択的に除去される。これに対して、デュアルハードマスクプロセス、トリプルハードマスクなどのプロセスでは、埋め込み剤を使用しない。
Al/SiO2多層配線構造では、配線のためのメタルエッチングやビアホール加工のためのビアエッチング後には、レジスト、反射防止膜やエッチング残渣などの不要物を除去するために酸素ラジカルを含んだプラズマによりアッシングを行っていた。
Cu/low-k多層配線構造では、多量の酸素ラジカルを含んだプラズマによりアッシングを行うと、low-k膜にダメージを与えてしまう。このため、多量の酸素ラジカルを含んだプラズマアッシングを行わずに、水素プラズマアッシング、Heなどの不活性ガスを用いたアッシングおよびHe/水素などの混合ガスプラズマ、もしくは酸素を含んでlow-k膜にダメージを与えないように酸素ラジカルを減らしたプラズマアッシングをした後に、レジストやドライエッチング残渣などの不要物を除去することが望ましい。このようなアッシング方法を用いても、レジスト、反射防止膜、ドライエッチング残渣および埋め込み材などの無機系の残渣が残る場合がある。ダマシン、デュアルダマシン構造のトレンチやビアホールに、バリアメタルのTaNや配線材料のCuなどの金属を埋め込む際に、ビアホール或いはトレンチ表面にアッシング残渣があると、半導体デバイスの不良の原因となる。さらに、半導体回路のパターンのリソグラフィー(描画)をやり直すリワークの場合も含めて、このようなアッシング残渣を選択的に取り除く必要がある。
ドライエッチング及び／又はアッシングにより生じたCu/low-k多層配線構造のアッシング残渣を現在市販されている従来のレジストなどのポリマー剥離液で除去しようとすると、銅、Low-k膜などのデバイスを構成する膜がエッチングされてしまい、十分選択的に除去できず、本来の設計寸法どおりの加工ができない。特にダメージを受けたLow-k膜の場合、スリットやえぐれ等の側壁のエッチング（Critical Dimensionロス）が生じ易い。
例えば、ダメージを受けたCu/Low-k多層配線構造の場合、アッシング残渣の除去に、水で希釈した塩酸やフッ酸を用いると、無機系のアッシング残渣は除去できるが、解離したH+が多いため銅が腐食しやすい。
また、レジスト、反射防止膜、埋め込み材およびドライエッチング残渣などの不要物が、Cu/Low-k多層配線構造の周辺に共存する場合、水で希釈した塩酸やフッ酸ではこれらを取り除けないため、均一な除去ができない。さらに、これらの薬液によりドライエッチングによりダメージを受けた層間絶縁膜、特に層間絶縁膜がポーラスLow-kである場合に著しくエッチングされて、設計寸法通りに加工ができなくなる。
このようにダマシンおよびデュアルダマシンを形成するあらゆるプロセスにおいて、生じたCu/low-k多層配線構造のアッシング残渣の剥離除去のための専用薬液はこれまで存在していないし、未だ開発されていない。
特許文献１は、CMP後の銅フィルムの洗浄剤を開示しているが、アッシング後に生じるアッシング残渣の除去については言及していない。
特許文献２は、従来のAl配線を使用した工程でのアッシング後の残渣を除去するための洗浄液を記載しているが、Cu/low-k多層配線構造のアッシング残渣除去については記載していない。
特表２００１−５２１２８５ 特開平１０−２５６２１０
本発明は、Cu/low-k多層配線構造におけるダマシン、デュアルダマシン構造の形成において、シリコン含有膜やLow-k膜に対して薬液によるエッチングを抑制し、銅の腐食を抑制し、生じたCu/low-k多層配線構造のアッシング残渣を選択的に除去するための剥離液を提供することにある。
本発明者は、特定濃度の酸と非金属フッ化物塩を基本組成とする溶液を用いることにより、短時間でかつ選択的にCu/low-k多層配線構造のアッシング残渣を選択的に除去できることを見出し、本発明を完成するに至った。
即ち、本発明は以下の通りである。
１． 0.007〜0.04mol/kgの酸、前記酸の20倍以上の濃度の有機または無機の非金属フッ化物塩および水を含む、ドライエッチング及び／又はアッシングにより生じたCu/low-k多層配線構造における残渣の剥離液。
２． 酸がＨＦまたはフッ素原子で置換されていてもよいカルボン酸である請求項１に記載の剥離液。
３． 酸がＨＦ、酢酸又はH(CF2CF2)nCOOH（ｎは２〜４の整数である）である請求項１又は２に記載の剥離液。
４． 有機または無機の非金属フッ化物塩が、フッ化アンモニウムである請求項１〜３のいずれかに記載の剥離液。
５． さらに、界面活性剤を含む請求項１〜４のいずれかに記載の剥離液。
６． さらに、防食剤を含む請求項１〜５のいずれかに記載の剥離液。
７． 項１〜６のいずれかに記載の剥離液と、表面上にドライエッチング及び／又はアッシングにより生じたCu/low-k多層配線構造のアッシング残渣を有する除去処理対象物とを接触させることにより、該アッシング残渣を剥離する方法。
８． 項７の方法によって得られた剥離処理物。
本発明の剥離液は、Low-k膜に対する剥離液のエッチング及び銅配線の腐食を抑制し、Low-k膜の上、ビアホール、トレンチの側面ないし底面などのアッシング残渣を選択的に除去することができる。
本発明のCu/low-k多層配線構造のアッシング残渣の剥離液（以下、「本発明の剥離液」という。）は、Cu/low-k膜に対するスリット、えぐれ（側壁エッチング）をほとんど或いは全く起こさず、アッシング残渣を選択的に溶解ないし剥離して除去し、かつ銅に対する防食効果を有することを特徴とする。
本発明の剥離液は、導電性金属として、銅（Cu）を用いて成膜したウェハーにおいて、アッシング残渣を除去するのに適している。
アッシング残渣としては、シングルダマシン又はデュアルダマシン等のダマシンプロセスにおいて、ドライエッチングの際に形成されたレジストないしポリマー残渣、或いは埋め込み材をアッシングにより除去した後の主として無機物からなる残渣が挙げられる。
本発明の剥離液は、酸、非金属フッ化物塩および水を特定の比率で混合することにより、銅に対する防食効果を維持したまま、ドライエッチング及び/又はアッシングによる、Cu/low-k多層配線構造のアッシング残渣に対する溶解性を向上させることが可能である。
本発明で使用する酸としては、無機酸，有機酸が挙げられる。
無機酸としては、ＨＦ、ＨＣｌ、Ｈ３ＰＯ４，Ｈ２ＳＯ４等が挙げられる。
有機酸としては、カルボン酸基が挙げられ、具体的にはフッ素化されていてもよいモノカルボン酸、ポリカルボン酸及びスルホン酸が挙げられる。
フッ素化されていてもよいモノカルボン酸としては、ギ酸、酢酸、プロピオン酸、酪酸、イソ酪酸、吉草酸、カプロン酸、カプリル酸、エナント酸、オクタン酸、トリメチル酢酸、モノクロロ酢酸、ジクロロ酢酸、トリクロロ酢酸、モノフルオロ酢酸、ジフルオロ酢酸、トリフルオロ酢酸、モノブロモ酢酸、ジブロモ酢酸、トリブロモ酢酸、α−クロロ酪酸、β−クロロ酪酸、γ−クロロ酪酸、乳酸、アクリル酸、グリコール酸、グリセリン酸、ピルビン酸、グリオキサル酸、アセト酢酸、ベンジル酸、アントラニル酸、カルバミン酸、オキサミド酸、パーフルオロプロピオン酸、パーフルオロブタン酸、パーフルオロペンタン酸、パーフルオロヘキサン酸、パーフルオロヘプタン酸、パーフルオロオクタン酸、パーフルオロノナン酸、パーフルオロデカン酸、パーフルオロウンデカン酸、パーフルオロドデカン酸、３，３，３−トリフルオロ−２−（トリフルオロメチル）プロピオン酸、３H−テトラフルオロプロピオン酸、５H−オクタフルオロペンタン酸、７H−ドデカフルオロヘプタン酸からなる群より選ばれる少なくとも１種が挙げられる。
スルホン酸としては、メタンスルホン酸、エタンスルホン酸、プロパンスルホン酸、ブタンスルホン酸、ペンタンスルホン酸、ヘキサンスルホン酸、ヘプタンスルホン酸、オクタンスルホン酸、トリフルオロメタンスルホン酸、タウリン、システイン酸などのフッ素置換されていてもよいアルキルスルホン酸、ベンゼンスルホン酸、トルエンスルホン酸などの置換されていてもよいアリールスルホン酸などが例示される。
ポリカルボン酸としては、シュウ酸、マロン酸、コハク酸、グルタル酸、アジピン酸、スベリン酸、アゼライン酸、マレイン酸、フマル酸、酒石酸、リンゴ酸、クエン酸からなる群より選ばれる少なくとも１種が挙げられる。
好ましい有機酸としては、ギ酸、酢酸、酪酸、モノクロロ酢酸、ジクロロ酢酸、トリクロロ酢酸、モノフルオロ酢酸、ジフルオロ酢酸、トリフルオロ酢酸、モノブロモ酢酸、ジブロモ酢酸、トリブロモ酢酸、パーフルオロプロピオン酸、パーフルオロブタン酸、パーフルオロペンタン酸、パーフルオロヘキサン酸、パーフルオロヘプタン酸、パーフルオロオクタン酸、パーフルオロノナン酸、パーフルオロデカン酸、パーフルオロウンデカン酸、パーフルオロドデカン酸、３，３，３−トリフルオロ−２−（トリフルオロメチル）プロピオン酸、３H−テトラフルオロプロピオン酸、５H−オクタフルオロペンタン酸、７H−ドデカフルオロヘプタン酸、メタンスルホン酸などが例示される。
本発明の有機酸は0.007〜0.04mol/kgの濃度範囲で水に対して溶解するため、成分の蒸発や消費されることによって、組成が変化しにくく、たとえ若干変化したとしても、十分な量の酸をアッシング残渣に対して供給できる。そのため、非常に安定したアッシング残渣の除去効果を発現できる。
本発明の剥離液には、非金属フッ化物塩をモル比で有機酸の２０倍以上、例えば２０〜５００倍、さらに３０〜３００倍程度の濃度で配合するのがよい。
非金属フッ化物塩の好ましい濃度範囲は、０．１５〜２０mol/kg程度；好ましくは0.225〜12mol/kg程度である（但し、酸の２０倍以上のモル濃度を有する）。
非金属フッ化物塩としては、フッ化アンモニウム（ＮＨ４Ｆ）、ヒドロキシルアミンフッ化物塩、アルカノールアミンフッ化物塩、、NR3で表される第一級，第二級、第三級アミンのフッ化物塩、脂環式アミン、複素環式アミンなどが挙げられる。
具体的には、ヒドロキシルアミン類としては、ヒドロキシルアミン、Ｎ，Ｎ−ジエチルヒドロキシルアミンが挙げられる。
アルカノールアミンとしては、モノエタノールアミン、ジエタノールアミン、トリエタノールアミンが挙げられる。
NR3において、３つのRは、同一又は異なって、フッ素原子で置換されていてもよい炭化水素基、又は水素原子である。但し、３つのRがいずれも水素原子である場合は除く。
フッ素原子で置換されていてもよい炭化水素基としては、直鎖若しくは分岐を有する炭素数１〜８のフッ素原子で置換されていてもよいアルキル基が好ましい。
NR3で表される化合物としては、具体的には、脂肪族アミン、例えばメチルアミン、エチルアミンなどの第１級アミン；ジメチルアミン、ジエチルアミンなどの第２級アミン；トリメチルアミン、トリエチルアミンなどの第３級アミンが挙げられる。
また、シクロヘキシルアミン、ジシクロヘキシルアミンなどの脂環式アミン；ピロリジン、モルホリン、ピペリジン、Ｎ−ヒドロキシエチルピペリジンなどの複素環式アミンが挙げられる。
第四級アンモニウムのフッ化物塩としては、テトラメチルアンモニウムフルオライド（TMAF(Tetramethylammonium hydroxide)）、テトラエチルアンモニウムフルオライドなどが挙げられる。
本発明の好ましいフッ化物塩は、フッ化アンモニウム、エチルアミンフッ化物塩、ジエチルアミンフッ化物塩、トリエチルアミンフッ化物塩、メチルアミンフッ化物塩、ジメチルアミンフッ化物塩、トリメチルアミンフッ化物塩、エタノールアミンフッ化物塩等が挙げられる。
本発明の好ましい組成は、
酸：フッ化物塩：水＝0.007〜0.04mol/kg；0.15〜20mol/kg；残量；より好ましくは
酸：フッ化物塩：水＝0.007〜0.04mol/kg；0.225〜12mol/kg；残量である。
本発明の剥離液の主要除去処理対象物は、Si含有残渣、銅酸化物及び/又は銅変質層（ドライエッチング、アッシングなどの際に銅表面に形成される）、無機埋込材由来の残渣などであり、無機物が主体となっているが、有機／無機複合化合物、或いはドライエッチングのポリマー残渣、さらにはレジスト由来の残渣、反射防止膜残渣、有機埋め込み材残渣なども同時に除去することが可能である。
これらの対象物の除去は、水と酸及び非金属フッ化物塩を特定濃度で含む本発明の剥離液により行うことができるが、該剥離液にさらに他の成分（例えば防錆剤、界面活性剤（アニオン界面活性剤、ノニオン界面活性剤など）を加えてもよい。
また、デバイスの誘電率を下げるためLow-k膜として比誘電率が2.4近傍あるいはそれ以下のポーラスlow-kあるいはウルトラlow-kと呼ばれる膜が使用される場合がある。これら膜は薬液によりエッチングされやすい。したがって、このような場合にはフッ化水素などのフッ素化合物を少量添加するか添加しないのが好ましい。また、ドライエッチング及び/又はアッシング後に層間絶縁膜にダメージ層が形成されており、これを取り除かずに残したい場合も、フッ素化合物を少なくするか、添加しないほうが好ましい。
本発明の剥離液は、酸、非金属フッ化物塩及び水を含む。酸としては、ＨＦ又は有機酸（カルボン酸、スルホン酸）が挙げられ、ＨＦと水溶性のモノカルボン酸がより好ましい。水溶性の酸は、本発明の剥離液で処理したあと、純水でリンスすることにより、ウェハーなどの被処理物に残った本発明の剥離液を容易に取り除くことができるためである。
水としては純水を使用するのが好ましい。
本明細書において、Low-k膜とは、例えばフッ素を含んだシリコン酸化膜(FSG膜)を包含し、比誘電率が、１より大きく、４以下程度、好ましくは３以下程度、より好ましくは２．８以下程度、さらに好ましくは２．６以下程度、特に２．５以下程度の絶縁膜を意味する。Low-k膜としては、例えば、Black Diamond（商品名、アプライドマテリアルズ社製）、コーラル（商品名、Novellus社製）、LKDシリーズ（商品名、JSR社製）、オーロラ（商品名、ASM社製）、HSGシリーズ（商品名、日立化成社製）、Nanoglass（商品名、Honeywell社製）、IPS（商品名、触媒化成社製）、Z3M（商品名、Dow Corning社製）、XLK（商品名、Dow Corning社製）、FOｘ（商品名、Dow Corning社製）、Orion(商品名Tricon社製)、NCS（商品名、触媒化成社製）、SiLK(商品名、Dow Corning社製)などが挙げられる。
Low-k膜の組成としては例えばOHと結合したシリコン(Si−OH結合) および／またはHと結合したシリコン(Si−H結合)を含む低誘電率膜(Low-k膜、SiOC, SiOC:Hなどの組成を示した形で表現されることもある)などのシリコン(Si)含有化合物などが挙げられる。ポリアリルエーテルなどを主成分とするものであってもよい。
Low-k膜は主に塗布と有機プラズマCVDにより生成される。塗布の場合は原料固有の膜の名称がつけられ、有機プラズマCVDの場合は原料と装置により固有の膜の名称がつけられる。
レジストとしては、KrF（クリプトンエフ）、ArF、F2レジスト等が挙げられるが、これに限定されるものではない。
反射防止膜および埋め込み材は、有機物を主成分とするものとシリコンなどの無機物を含むものなどがある。シリコンなどの無機物を含む反射防止膜および埋め込み材とはシリコン、Si-OH結合および/又はSi-H結合などを含むものを示し、プラズマアッシングによりダメージを受けたものもこれに該当する。Si-H結合を含む反射防止膜および埋め込み材とは、Si-CH3結合がない或いは少なく、Si-H結合が多い膜であり、FT-IR測定データとして有意なSi-H吸収スペクトル(2200〜2300cm-1)を有するSiOxCyHzで示される膜であり、一般にHSQ(Hydrogen Silsesquioxane)と呼ばれているものも含む。
本発明の剥離液は、プラズマTEOS膜(P-TEOS)のエッチングレートが好ましくは１５〜４０Å／分、より好ましくは２０〜３５Å／分である。
アッシング残渣の除去方法
本発明の方法は、Cu/Low-k多層配線構造において、ダマシン、デュアルダマシンなどの構造を形成する場合およびキャパシタ構造において、ドライエッチングによりビアホール、トレンチなどを形成した後、アッシングによりレジスト、埋め込み材を除去し、Cu/Low-k多層配線構造のアッシング残渣（例えば、ビアホール、トレンチなどの底面及び側壁、並びにレジストが塗布されたLow-k膜の上面等に付着する）を有する半導体基板等の被除去対称物を本発明の剥離液に接触させることにより実施し、これによりlow-k膜の側壁のスリット形成などのCDロスを抑制し、銅を腐食することなくアッシング残渣を除去することができる。
基板上にLow-k膜を形成した後には、必要に応じてLow-k膜上にSiN、SiC、TaN膜などの絶縁膜バリアを形成し、該SiN、SiC、TaN膜などをLow-k膜と共にエッチングすることもできる。
Low-k膜及びレジストは、通常、それぞれ０．０１〜２μｍ程度、０．００１〜０．２μｍ程度、０．０１〜１０μｍ程度の厚みを有している。また、必要に応じて形成されるSiN膜、SiC膜、TaN膜、反射防止膜なども、通常、それぞれ０．０１〜２μｍ程度、０．００１〜０．２μｍ程度、０．０１〜１０μｍ、０．０１〜０．１μｍ程度の厚みを有している。
半導体基板等の除去処理対象物は、ドライエッチング後、本発明の剥離液に接触させる前に、レジスト、反射防止膜、埋め込み材およびエッチング残渣などの不要物を除去するために、多量の酸素ラジカルを含んだプラズマによりアッシングを行うと、Low-k膜にダメージを与えてしまう。
本発明で実施されるアッシングとしては、水素プラズマアッシング、Heなどの不活性ガスを用いたアッシングおよびHe/水素などの混同ガスプラズマ、もしくは酸素を含んでもLow-k膜にダメージを与えないように酸素ラジカルを減らしたプラズマでアッシングを例示することができる。多量の酸素ラジカルを含んだプラズマによりアッシングを行うと、Low-k膜にダメージを与えてしまうからである。従って、アッシング残渣としては、このような緩和な条件で行われたアッシング残渣が挙げられる。途中でアッシングを中断してレジスト、反射防止膜、埋め込み材およびエッチング残渣などの不要物を完全に取り除かないハーフアッシングと呼ばれる手法が用いられる場合もあり、このようなハーフアッシング後の半導体基板も、本発明におけるアッシング残渣の除去処理対象物となる。
本発明の剥離液を用いたアッシング残渣の除去方法は、エッチング後さらにアッシングにより生じた、Cu/Low-k多層配線構造の半導体基板などの除去処理対象物に好ましく適用される。
本発明の剥離液の被除去処理対象物への適用は、low-k膜に実質的にダメージを与えない程度の温度及び時間で行うものである。シリコン含有膜やLow-k膜に実質的にダメージを与えないとは、剥離液を用いた処理前後のシリコン含有膜やLow-k膜の物性が、例えば半導体基板に用いられたときにその性能に影響を与えない程度しか変化していないこと、例えば、レジストとシリコン含有膜やLow-k膜の界面において実質的にシリコン含有膜やLow-k膜を侵す（エッチングする）ことなく、被処理物の膜の積層方向における断面形状を実質的に変化させないようなもの、或いは、剥離液を用いた処理前後にシリコン含有膜やLow-k膜の比誘電率が実質的に変化しないことをいう。実質的にシリコン含有膜やLow-k膜をエッチングしないとは、シリコン含有膜やLow-k膜のエッチング量が、好ましくは２０ｎｍ以下程度、より好ましくは１０ｎｍ以下程度、さらに好ましくは５ｎｍ以下程度であることをいう。剥離液を用いた処理前後のシリコン含有膜やLow-k膜の比誘電率が実質的に変化しないとは、比誘電率の変化が、好ましくは２０％以下程度、より好ましくは１０％以下程度、さらに好ましくは５％以下程度であることをいう。
剥離液での処理は、例えば、アッシング残渣を有するCu/Low-k多層配線構造の被処理対象物（例えば半導体基板）を本発明の剥離液に浸漬することにより行うことができる。剥離液への浸漬条件は、アッシング残渣が除去でき、銅の腐食を抑えて、Low-k膜に実質的にダメージを与えなければ特に限定されることはなく、剥離液の種類や温度に応じて適宜設定することができる。例えば、剥離液の温度は、例えば10〜60℃程度、好ましくは15〜40℃程度にするのがよい。浸漬時間としても限定されず適宜選択することができるが、例えば、0.5分〜１０分程度、好ましくは1分〜５分程度が例示できる。また、必要に応じて、撹拌下の剥離液にウェハーを浸漬してもよい。撹拌の速度も限定されず、適宜選択することができる。
また、剥離液を被処理物に接触させればアッシング残渣の除去を行うことができるので、例えば、被処理物を回転させながらその上から液を供給して洗浄してもよいし、被処理物に組成物をスプレーで吹付け続けて洗浄してもよい。
本発明の剥離液での処理は、アッシング残渣が剥離しにくい場合、例えば被処理物を剥離液に浸漬して超音波洗浄を行ってもよい。
本発明剥離液を用いて銅酸化物、及び/又は、エッチング及び/又はアッシングにより生じた、銅酸化物を含む銅変質層の除去を行った半導体基板は、例えば、銅配線をするなど、慣用されている方法（例えば、詳説半導体CMP技術、土肥俊郎 編著 ２００１年 に記載された方法）に従って、様々な種類の半導体装置へと加工することができる。
以下に実施例を示し、本発明の特徴を一層明確にする。本発明はこれら実施例に限定されるものではない。
実施例１〜１５および比較例１〜５
本発明の剥離液を用いて処理した場合のアッシング残渣の除去、Low-k膜のＣＤロス（膜の側面のエッチングとスリット形成）、銅の腐食性及びP-TEOSのエッチング速度（Å／分）を下記の表１に示す
実験には、成膜した8インチウェハーを一定の大きさに切り出した成膜ウェハーを用いて調べた。
使用した成膜ウェハーを以下に示す。
膜厚1000Å、30mm×30mm銅のスパッタ成膜ウェハー、
膜厚5000Å、15mm×10mmのP-TEOS膜ウェハー、
銅の腐食性を測定するためのウェハーは、使用前に、0.1NのH2SO4水溶液で、銅の酸化膜と銅の一部を除去した。
テストパターン付きウェハーにより、レジスト、反射防止膜及び埋め込み材、ドライエッチング及びアッシングに由来する残渣（アッシング残渣）と銅が共存する場合、アッシング残渣の除去とパターンの形状の変化（Critical Dimensionロス）を調べた。
テストパターン付きウェハーは、次のようにして作製した。有機プラズマCVDにより形成したLow-k膜（コーラル）、絶縁膜バリアであるP-TEOS膜、SiN膜、シリコンを含有する反射防止膜（BARC）、レジスト膜が形成されたSi基板について、ビアエッチングと酸素ラジカルを減らした酸素プラズマアッシング処理を行い、その後、埋め込み材を充填して、再度、リソグラフィー、トレンチエッチング、酸素ラジカルを減らした酸素プラズマでアッシングを行った。SiN膜の表面上に若干のレジスト（表面のレジストがドライエッチング処理により変質したものを含む）と若干の反射防止膜（BARC）、及びアッシング残渣を有し、ビアやトレンチ内にも埋め込み材由来のアッシング残渣が若干残った銅配線形成前のデュアルダマシン構造の被処理物を得た。
実験は、成膜ウェハーあるいはパターン付きウェハーを、本発明の剥離液に23℃で1．５分間浸漬することにより行った。その後、１リットルの純水を満たした容器に２リットル/minで純水をオーバーフローさせて、その容器の中で１〜5分間リンスし、N2パージで乾燥した。剥離液に浸漬する前後の成膜ウェハーの膜厚を測定し、その膜厚差（Å）からP-TEOS膜のエッチング量（Å/分）および銅の侵食量を求めた。
テストパターンのレジスト、反射防止膜及び埋め込み材やドライエッチング及びアッシングに伴い発生する残渣（アッシング残渣）除去の具合や断面形状は電子顕微鏡（SEM）を用いて観察した。結果を表１に示す。
銅の腐食性は、３Å/min以下の場合は“○”、３Å/min超の場合は“×” で表した。
アッシング残渣の除去および断面形状の変化（CDロス）は、アッシング残渣ないしCDロス（スリット形成、穴の側壁のエッチング）がSEMで観察されない場合を“○”、観察された場合を“×”とした。
Figure 2006154722

Claims (8)

  1. 0.007〜0.0４mol/kgの酸、前記酸の２０倍以上の濃度の有機または無機の非金属フッ化物塩および水を含む、ドライエッチング及び／又はアッシングにより生じたCu/low-k多層配線構造における残渣の剥離液。
  2. 酸がＨＦまたはフッ素原子で置換されていてもよいカルボン酸である請求項１に記載の剥離液。
  3. 酸がＨＦ、酢酸又はH(CF2CF2)nCOOH（ｎは２〜４の整数である）である請求項１又は２に記載の剥離液。
  4. 有機または無機の非金属フッ化物塩が、フッ化アンモニウムである請求項１〜３のいずれかに記載の剥離液。
  5. さらに、界面活性剤を含む請求項１〜４のいずれかに記載の剥離液。
  6. さらに、防食剤を含む請求項１〜５のいずれかに記載の剥離液。
  7. 請求項１〜６のいずれかに記載の剥離液と、表面上にドライエッチング及び／又はアッシングにより生じたCu/low-k多層配線構造のアッシング残渣を有する除去処理対象物とを接触させることにより、該アッシング残渣を剥離する方法。
  8. 請求項７の方法によって得られた剥離処理物。
JP2005134250A 2004-10-28 2005-05-02 Ｃｕ／ｌｏｗ−ｋ多層配線構造のアッシング残渣の剥離液及び剥離方法 Pending JP2006154722A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005134250A JP2006154722A (ja) 2004-10-28 2005-05-02 Ｃｕ／ｌｏｗ−ｋ多層配線構造のアッシング残渣の剥離液及び剥離方法
US11/259,128 US20060091355A1 (en) 2004-10-28 2005-10-27 Solution and method for removing ashing residue in Cu/low-k multilevel interconnection structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004314561 2004-10-28
JP2005134250A JP2006154722A (ja) 2004-10-28 2005-05-02 Ｃｕ／ｌｏｗ−ｋ多層配線構造のアッシング残渣の剥離液及び剥離方法

Publications (1)

Publication Number Publication Date
JP2006154722A true JP2006154722A (ja) 2006-06-15

Family

ID=36260754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005134250A Pending JP2006154722A (ja) 2004-10-28 2005-05-02 Ｃｕ／ｌｏｗ−ｋ多層配線構造のアッシング残渣の剥離液及び剥離方法

Country Status (2)

Country Link
US (1) US20060091355A1 (ja)
JP (1) JP2006154722A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011094100A (ja) * 2009-09-30 2011-05-12 Fujifilm Corp 洗浄組成物、洗浄方法、及び半導体装置の製造方法
WO2020247176A1 (en) * 2019-06-07 2020-12-10 Applied Materials, Inc. Process integration approach for selective metal via fill

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60232120D1 (de) * 2001-06-12 2009-06-10 Ajinomoto Kk Verfahren zur Herstellung von L-Lysin oder L-Arginin unter Verwendung methanolassimilierender Bakterien
CN101657887B (zh) * 2007-04-13 2012-02-01 大金工业株式会社 蚀刻液
US7807579B2 (en) * 2007-04-19 2010-10-05 Applied Materials, Inc. Hydrogen ashing enhanced with water vapor and diluent gas
KR20100123757A (ko) * 2008-03-07 2010-11-24 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 비-선택적 산화물 에칭용 습윤 세정 조성물 및 사용 방법
CN201219685Y (zh) * 2008-04-16 2009-04-15 韩广民 组装结构产品及庭院椅
WO2010042457A1 (en) * 2008-10-09 2010-04-15 Mallinckrodt Baker, Inc. Aqueous acidic formulations for copper oxide etch residue removal and prevention of copper electrodeposition
JP5476161B2 (ja) * 2010-03-02 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011094100A (ja) * 2009-09-30 2011-05-12 Fujifilm Corp 洗浄組成物、洗浄方法、及び半導体装置の製造方法
WO2020247176A1 (en) * 2019-06-07 2020-12-10 Applied Materials, Inc. Process integration approach for selective metal via fill

Also Published As

Publication number Publication date
US20060091355A1 (en) 2006-05-04

Similar Documents

Publication Publication Date Title
JP5431630B2 (ja) エッチング残渣を除去するための組成物基板及びその使用
JP2006154722A (ja) Ｃｕ／ｌｏｗ−ｋ多層配線構造のアッシング残渣の剥離液及び剥離方法
JP6339555B2 (ja) 高いｗｎ／ｗ選択率を有するストリッピング組成物
TWI403579B (zh) 清潔溶液及使用該溶液之清潔方法
TWI275642B (en) Cleaning composition, method of cleaning semiconductor substrate, and method of forming wiring on semiconductor substrate
TWI237659B (en) Compositions for cleaning organic and plasma etched residues for semiconductor devices
TWI399621B (zh) 用於去除光阻殘渣及聚合物殘渣之組成物
TWI582230B (zh) A cleaning solution for a semiconductor element, and a cleaning method using the cleaning solution
JP6066552B2 (ja) 電子デバイス用洗浄液組成物
JP4499751B2 (ja) フォトレジスト、エッチ残留物及びｂａｒｃを除去するための配合物及び同配合物を含む方法
JP4628209B2 (ja) 剥離剤組成物
KR101608952B1 (ko) 반도체소자의 세정용 액체 조성물, 및 반도체소자의 세정방법
JP2007016232A (ja) カチオン塩含有残留物除去用の組成物及びそれを使用する方法
JP2009515055A (ja) 低ｋ誘電体材料をその上に有する半導体ウェハをリサイクルするための組成物および方法
JP2006009006A (ja) 基材から残留物を除去するための組成物及びその組成物を用いた方法
JP2009260249A (ja) 半導体デバイス用洗浄液、および洗浄方法
KR20070041350A (ko) 잔재물을 제거하기 위한 수성 세정 조성물 및 이것을사용하는 방법
JP2007019506A (ja) 半導体基板用洗浄液組成物、該洗浄液組成物の製造方法、該洗浄液組成物を用いた半導体基板の洗浄方法、および該洗浄方法を含む半導体素子の製造方法
JP2009231354A (ja) 半導体デバイス用洗浄液、および洗浄方法
JP2006251491A (ja) フォトレジスト剥離液組成物及びフォトレジストの剥離方法
TW200830393A (en) Solution for removing residue after semiconductor dry process and method of removing the residue using the same
TW201923058A (zh) 清潔液、清潔方法及半導體晶圓之製造方法
JP2009212383A (ja) 洗浄剤組成物及び半導体基板の製造方法
JP4263995B2 (ja) フォトレジストポリマー除去用洗浄剤組成物及びフォトレジストパターン洗浄方法
JP4689855B2 (ja) 残渣剥離剤組成物およびその使用方法